DE1909657C3 - Digitales Filter - Google Patents

Description

.13

■10

beschreibbar ist;
dabei bedeuten:

ρ der ganzzahlige Quotient aus der Anzahl r der vorangegangenen aufeinanderfolgenden Abtastwerte des Eingangssignals, die zur Bildung des betrachteten diskreten Ausgangssignals herangezogen werden und aus der Zahl u, also p= r/u,

q der ganzzahlige Quotient aus der Anzahl m der vorangehenden aufeinanderfolgenden diskreten Ausgangssignale, die zur Bildung des betrachteten diskreten Ausgangssignals herangezogen werden und aus der Zahl u, also q — m/u,

I₁ und A:, die den Multiplizierern des modifizierten digitalen Filters seitens des Nurlesespeichers zugeführten, nach Maßgabe der vorgeschriebenen Filter-Übertragungsfunktion bemessenen Faktoren, die in j Gruppen unterteilt sind und spezifische Werte V.. /,,und k»... A,·aufweisen, (₎₀

z-'den Z-Transformationsoperator nach Maßgabe der durch die Taktzeit bestimmten Signalverzögerung z, mit der /Abtastproben aufeinanderfolgen,

π die Maximalzahl der vorangegangenen aufeinan- h% derfolgenden Abtastwerte des Eingangssignals bzw. der vorangegangenen aufeinanderfolgenden Abtastwerte des Ausgangssignals, die zur Bildung des betrachteten diskreten Ausgangssignals des Filters vom Grad η erforderlich ist.

2. Digitales Filter nach Anspruch I, dadurch gekennzeichnet, daß von der Taktgeberschaltung (15) gesteuerte Schalteinrichtungen (65,66) vorgesehen sind, die das modifizierte digitale Filter (12) von den Eingangs- und Ausgangsanschlüssen abtrennen und mit einem Rückkopplungsweg (67) verbinden, um Eingangssignale über das Filter umlaufen zu lassen.

Die Erfindung betrifft ein digitales Filter vom Grad n, das als rekursives Filter verwirklicht ist und das in quantisierter Form aufbereitete Abtastfolgewerte des Eingangssignals verarbeitet und bei welchem die Multiplikationsvorgänge unter Heranziehung eines Speichers erfolgen.

In einer digitalen Filteranordnung werden die auf die Eingangsanschlüsse gelangenden Analogensignale zu nächst abgetastet und dann in Signale codiert, welche die Größe der Abtastwerte repräsentieren. Dieses Abtasten und Codieren führt zu Serien codierter Signale, welche Zahlen darstellen, die ihrerseits die Größen üer Abiastwerte repräsentieren. Dabei können prakt^:sch alle üblichen Signalarten abgetastet und codiert werden (»System Analysis by Digital Compu ter«, ]ohn Wiley, 1966: Chapter 7 Digital Filters«).

Digitale Filter weisen gegenüber Analogfiltern eine Anzahl von Vorteilen auf. Es läßt sich beispielsweise eine größere Genauigkeit erzielen, wobei auch ein größerer Einsatzbereich der Filter verwirklicht werden kann, wie z. B. auch relativ schmalbandige und wenig aufwendige Niederfrequenzfilter. Darüber hinaus werden bei einem solchen Filter digitale Schaltungen benutzt, die mehrere Vorteile gegenüber analogen Filterschaltungen besitzen. Zum einen weisen digitale Schaltungen eine größere Toleranz gegenüber Typenstreuungen der verwendeten Bauelemente auf. Zum anderen benötigen digitale Schaltungen keine Spulen. Dies stellt einen entscheidenden Vorteil dar, wenn gedruckte oder integrierte Schallungen benutzt werden.

Aus der US-PS 33 70 292 sind digitale Filter beliebig hohen Grades bekannt, die als rekursive kanonische Filter verwirklicht werden sollen urd bei denen die Multiplikationsvorgänge unter Heranziehung eines Speichers erfolgen.

Die bekannten digitalen Filter verwenden eine Vielzahl von Multiplizierern. Bei Verwendung einer Vielzahl von digitalen Filtern, beispielsweise für Multiplex-Einrichtungen in Fernsprechanlagen, ist daher ein nicht mehr tragbarer Aufwand bezüglich der notwendigen Multiplizierer erlorderlich.

Der Erfindung liegt die Aufgabe zugrunde, das eingangs definierte digitale Filter derart weiterzubilden, daß die Anzahl der Multiplizierer reduziert wird.

Diese Aufgabe wird gemäß der Erfindung gelöst durch die Modifikation eines rekursiven Digitalfilters vom Grad n, die eine Verringerung der erforderlichen Anzahl der Multiplizierer durch deren Mehrfachausnuizung in der Weise bewirkt, daß das modifizierte digitale Filter ansprechend auf Signale von der diesem Filter zugeordneten Taktgeberschaltung u-mal für jedes einzelne quantisierte Eingangssignal Ausgangssignale abgibt, die durch Multiplikationen der Multipli-

zierer zustande kommen, für die einerseits der Nurlesespeicher die in u Gruppen aufgeteilten und gruppenweise aus diesem Speicher durch die Taktgebeirschaltung zeitlich nacheinander abrufbaren Koeffizienten als den einen Faktor und für die andererseits die Verzögerungsschaltungen. die gegenüber den Verzögerungsschaltungen mit der Verzögerzeit T des äquivalenten nichtmodifizierten digitalen Filters jeweils durch die Kettenschaltung aus u, durch Schieberegister verwirklichte, in Γ/u-Intervallen taktmäßig beaufschlagte Verzögerungsanordnungen mit der Verzögerungszeit T/u verwirklicht sind, jeweils den anderen Faktor mit der Maßgabe bereitstellen, daß das modifizierte digitale Filter eine Übertragungscharakteristik aufweist, die durch die ,₅ Systemfuraktion

beschreibbar ist;
dabei bedeuten:

20

ρ der ganzzahlige Quotient aus der Anzahl r der vorangegangenen aufeinanderfolgenden Abtastwerte des Eingangssignals, die zur Bildung des betrachteten diskreten Ausgangssignals herangezogen werden und aus der Zahl u, also p= r/u.

q der ganzzahiige Quotient aus der Anzahl m der vorangehenden aufeinanderfolgenden diskreten Ausgangssignale, die zur Bildung des betrachteten diskreten Ausgangssignals herangezogen werden und aus der Zahl (/,also q=m/u,

/, und Ar, die den Multiplizierern des modifizierten digitalen Filters seitens des Nurlesespeichers zugeführten, nach Maßgabe der vorgeschriebenen Filter-Übertragungsfunktion bemessenen Faktoren, die in u Gruppen unterteilt sind und spezifische ^ Werte /0... /_Pund Ic₀... Ar,, aufweisen,

z-'den Z-Transformationsoperator nach Maßgabe, der durch die Taktzeit bestimmten Signalverzögerung 2, mit der /Abtastproben aufeinanderfolgen,

η die Maximalzahl der vorangegangenen aufeinanderfolgenden Abtastwerte des Eingangssignals bzw. der vorangegangenen aufeinanderfolgenden Abtastwerte des Ausgangssignals, die zur Bildung des betrachteten diskreten Ausgangssignals des Filters vom Grad π erforderlich ist. ^₀

Die Reduzierung der Multiplizierer ergibt sich durch eine Mehrfachausnutzung der Multiplizierer, indem die Multipliziererfaktoren bei jeder Benutzung geändert werden.

Eine Weiterbildung der Erfindung besteht dflrin, daß von der Taklgeberschaltung gesteuerte Schalteinrichtungen vorgesehen sind, die das modifizierte digitale Filter von den Eingangs- und Ausgangsanschlüssen abtrennen und mit einem Rückkopplungsweg verbin- <« den, um Eingangssignale über das Filter umlaufen zu lassen. Jedes digitale Eingangssignal läuft also so lange durch das Filter, bis die Multipliziererfaktoren sämtlicher Multiplizierer geändert sind.

Im folgenden soll das Wesen der Erfindung anhand 1«, der Zeichnungen näher erläutert werden, in den Zeichnungen zeigen

Fi e. 1 und 4 Blockschaltbilder verschiedener Ausrührungsbeispiele der Erfindung,
F i g. 2 ein digitales Filter achter Ordnung,

F i g. 3 eine Abwandlung des Filters nach F i g. 2, die bei der praktischen Anwendung der Erfindung benutzt wird.

Ein Aysführungsbeispiel der Erfindung ist in Fig.! dargestellt Jedes digitale Eingangssignal wird zeitweilig in einem Speicherregister 11 gespeichert. Während das Eingangssignal sich im Register 11 befindet, wird es an ein modifiziertes Filter 12 gegeben, desssn Ausgangssignale wiederum in einem Akkumulator 13 angesammelt werden.

Wie im folgenden noch genauer erläutert werden soll, enthält das Filter 12 eine Vielzahl von Multiplizierern. Gruppen von Multipliziererfaktoren für diese Multiplizierer werden sequentiell von einem Nurlesespeicher 14 geliefert, der zeitlich von einer Taktgeberschaltung 15 gesteuert wird. Diese steuert auch das Register 11 und den Akkumulator 13. Das Register 11 wird zeitlich so gesteuert, daß jedes digitale Eingangssignal so lange an das Filter 12 angelegt ist, bis alle Gruppen von MuJtipliziererfaktoren aus dem Speicher 14 gelesen sind, und der Akkumulator 13 wird zeitlich so gesteuert, daß jedes seiner Ausgangssignale die Summierung einer bestimmten Anzahl von Ausgangssignalen des Filters 12 umfaßt.

Es ist ohne weiteres klar, daß das Ausführungsbeispiel so ausgebildet sein kann, daß die Ziffern in jedem digitalen Eingangssignal und in jedem Ausgangssignal in Parallel- oder Serienform vorliegen. Mit Ausnahme des modifizierten digitalen Fillers 12 sind alle Elemente übliche Anordnungen nach dem Stand der Technik.

Um das Verständnis des modifizierten Filters 12 sowie der erfindungsgemäßen Betriebsweise und Vorteile zu erleichtern, betrifft die folgende Erläuterung zunächst ein typisches digitales Filter n-ter Ordnung, bei dem η = 8 ist.

Danach folgt eine Erläuterung einer Modifizierung dieses typischen Filters, die bei einer Verwendung in der Anordnung nach Fig. I eine mit der des typischen Filters identische Funktion ergibt. Ein Vergleich des modifizierten Filters mit dem nicht modifizierten Filter verdeutlicht sofort die verringerte Zahl der Multiplizierer.

Außerdem gibi diese Erläuterung dem Fachmann die Möglichkeit, leicht auch andere digitale Filter nach dem Stand der Technik so abzuändern, daß sie zur praktischen Durchführung der Erfindung verwendet werden können.

Fig. 2 zeigt ein digitales Filter achter Ordnung mit einem Aufbau, der in Fig. 4 des Aufsatzes »Digital Filter Design Techniques in the Frequency Domain« in »Proceedings of the IEEE«, Februar 1967, Seiten 149—171, gezeigt ist. In der vorliegenden Beschreibung wurden die Symbole dieses Aufsatzes benutzt.

Das Filter nach Fig. 2 enthält Eingangs- und Ausgangsaddierschaltungen 16 und 17, Multiplizierer 21 bis 28 und 30 bis 38 sowie Verzögerungsschaltungen 41 bis 48. Alle diese Schaltungen, von denen einige nur durch die strichlierten Linien angedeutet sind, stellen natürlich digitale Schallungen dar. Außerdem weisen die Verzögerungsschaltungen häufig Speicherregister auf, die von einer Taktgeberschaltung gesteuert werden, um synchronisierte verzögerte Ausgangssignale in Zeitintervallen zu liefern, die gleich Tsind.

Der Addierer 16 erhält digitale Eingangsdaten und Ausgangssignale von den Multiplizierern 21 bis 28, und der Addierer 17 erhält Ausgangssignale von den

Multiplizierern 30 bis 38. Die Ausgangssignale des Addierers 16 sind an den Multiplizierer 30 sowie an die in Reihe liegenden Verzögerungsschaltungen 41 bis 48 angelegt. Den Eingängen der Multiplizierer 21 bis 28 und 31 bis 38 werden Ausgangssignale der Verzögerungsschaltungen zugeführt. Die Multiplizierer 21 bis 28 und 30 bis 38 erhalten außerdem Multipliziererfaktoren — K\ bis — Ks bzw. Lo bis Lg.

Wie die Gleichung (8) des IEEE-Aufsatzes zeigt, weist ein digitales Filter /i-ter Ordnung eine Übertragungskennlinie auf, die durch die Systemfunktion beschrieben wird:

i-0

wobei:

r = Anzahl der vorhergehenden, aufeinan

derfolgenden Eingangssignale, die zur Berechnung jedes Ausgangssignals benutzt werden;

m = Anzahl der vorhergehenden, aufeinan

derfolgenden Ausgangssignale, die zur Berechnung jedes Ausgangssignals benutzt werden;

LjundKi = Multipliziererfaktoren zur Erzielung einer gegebenen Filterbedingung;

ζ-' = den z-Transformationsoperator, der

einer Verzögerung von / Abtastperioden des Filtereingangssignals entspricht;

η = den Maximalwert der ganzen Zahlen r

und m.

Für F i g. 2 gilt: r = m = η = 8.

Erfindungsgemäß wird ein Filter n-ter Ordnung unter Verwendungen eines modifizierten Filters n-ter Ordnung in F i g. 1 aufgebaut.

Dieses modifizierte Filter muß eine Übertragungskennlinie besitzen, die durch die Systemfunktion beschrieben wird:

Σ'.ζ-

ΣΜ-'

Es bedeuten:

/,und kj — Multipliziererfaktoren, die den Multiplizierern des modifizierten Filters zur Durchführung einer gegebenen Filterbedingung zugeführt werden, wobei die Faktoren in u Gruppen auftreten und jede Gruppe besondere Werte für Abis /_pund k\ bis Ar, aufweist;

ρ = eine ganze Zahl gleich r/u;

q — eine ganze Zahl gleich m/u.

F i g. 3 zeigt das Filter nach F i g. 2, das so modifiziert ist, daß es der vorgenannten Funktion genügt. Dieses modifizierte Filter enthält Eingangs- und Ausgangsaddierschaltungen 50 und 51, Multiplizierer 52 bis 56 und acht in Reihe liegende Verzögerungsschaltungen 57 bis 64. Bei diesem modifizierten Filter ist u=4. so daß p=<7=2. Für jedes Eingangssignal des Speicherregisters 11 muß der Nurlese-Speicher 14 in Fig. 1 daher nacheinander vier Gruppen von Multipliziererfaktoren liefern, nämlich:

ων LIII

-A₁₁, —»21, M)I, Lu, L2i;

(2) — A|2, — «"22, £o2, £.12, £·22;

(3) -A¹IJ, — A23, L₀₃, £.13, £.23;

(4) -Au, -A₂₄, £0,, Lu, L₂,.

Da außerdem u=4 ist, müssen vier Gruppen von Daten zwischen dem Eingangssignal des Multiplizierers 54 und den Eingangssignalen der Multiplizierer 52, 55 und vier Gruppen von Daten zwischen den Eingangssignalen der Multiplizierer 52,55 und den Eingangssignais len der Multiplizierer 53, 56 gespeichert werden. Eine Möglichkeit dazu besteht in der Verwendung eines in 774-lntervaIlen taktmäüig beaufschlagten Registers für jede der Verzögerungsschaltungen 57 bis 64.

Wenn das modifizierte Filter nach Fig.3 bei dem Ausführungsbeispiel nach Fig. 1 verwendet wird, hat

dieses die Charakteristik eines digitalen Filters achter

Ordnung, d. h, seine Charakteristik ist die gleiche wie

die des Filters in F i g. 2.

Es sei jetzt in etwas allgemeinerem Sinn auf Fig. 3 eingegangen. Dort sind υ Gruppen von Multipliziererfaktoren und υ Verzögerungsschaltungen in jeder Gruppe von Verzögerungsschaltungen vorhanden, wobei jede Schaltung eine Verzögerung von T/u liefert. Während das Filter nach Fig.2 (2n+l) Multiplizierer benötigt, sind für das modifizierte Filter

(¥♦■)

Multiplizierer erforderlich, d. h.,

-C-D

weniger Multiplizierer. Bei dem vorliegenden Beispiel kommen zwölf Multiplizierer in Wegfall. Diese Einsparung ist von besonderem Interesse bei einem Vielkanalbetrieb, bei dem der Nurlesespeicher 14 und die Taktgeberschaltung 15 von den Filtern in den entsprechenden Kanälen gemeinsam benutzt werden.

Bevor das weitere Ausführungsbeispiel der Erfindung beschrieben wird, sei allgemein noch auf folgendes hingewiesen. Zunächst ist die Erfindung nicht auf eine Filterfunktion gerader Ordnung beschränkt. Beispiels weise kann ein Filter siebter Ordnung hergestellt werden, in dem geeignete Multipliziererfaktoren in den oben angegebenen Gruppen zu Nuü gemacht werden. Zum anderen ist das modifizierte Filter nicht auf das gezeigte Filter beschränkt, sondern kann aus jedem 55 bekannten Filter n-ter Ordnung abgeleitet werden oder kann auch eine Modifizierung eines Ausführungsbeispiels der Erfindung sein.

Das Ausführungsbeispiel nach Fig.4 ähnelt dem nach F i g. 1. Der Unterschied besteht in dem Ersatz des Speicherregisters 11 und des Akkumulators 13 durch Schalter 65 bzw. 66 und einem zwischen diesen Schaltern liegenden Rückkopplungsweg 67. Wenn der Schalter 65 in der a-Stellung ist, wird das digitale Dateneingangssignal dem modifizierten Filter 12 zugeführt. Wenn der Schalter 66 dagegen in der b-Stellurig ist, werden die Daten auf dem Rückkopplungsweg 67 dem modifizierten Filter 12 zugeführt. Entsprechend ist, wenn der Schalter 66 sich in der

a-Stellung befindet, das Ausgangssignal des modifizierten Filters 12 das Ausgangssignal des dargestellten Ausführungsbeispiels, während in der b-Stellung das Ausgangssignal des modifizierten Filters 12 dem Rückkopplungsweg 67 zugeführt wird.

Im Betrieb empfängt das Ausführungsbeispiel nach Fig.4 ein digitales Eingangssignal, wenn der Schalter 65 in der a-Stellung ist. Die Schalter 65 und 66 werden dann in die b-Stellung umgeschaltet, so daß eine vorbestimmte Zahl von Ausgangssignalen des Filters 12 mit Hilfe des Rückkopplungsweges 67 erneut über das Filter !2 laufen. Die Vervielfacherkonstanten werden bei jedem Durchlauf von Daten über das modifizierte Filter 12 geändert Die Schalter 65 und 66 gehen dann zurück in ihre a-Stellung, so daß ein neues digitales

Eingangssignal dem Filter 12 zugeführt werden kann, während das Filterausgangssignal als Ausgangssignal des Ausführungsbeispiels erzeugt wird. Bei gewissen Anordnungen können die Schalter gleichzeitig umschalten, während bei anderen Anordnungen ein Schalter dem anderen vorangeht.

Dieses Ausführungsbeispiel der Erfindung benutzt digitale Filter n-ter Ordnung, die entsprechend der obigen Erläuterung des Ausführungsbeispiels nach ■ο Fig. 1 modifiziert sind. Außerdem gelten alle anderen obigen Bemerkungen auch für dieses AusführungsbeispieL Dem Fachmann dürfte klar sein, daß die Wahl eines Ausführungsbeispiels nach der Erfindung die Bestimmung der Multipliziererfaktoren beeinflußt.

Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Digitales Riter vom Grad n. das als rekursives Filter verwirklicht ist und das in quantisierter Form aufbereitete Abtastfolgewerte des Eingangssignals verarbeitet und bei welchem die Multiplikationsvorgänge unter Heranziehung eines Speichers erfolgen, gekennzeichnet durch die Modifikation eines rekursiven Digitalfilters vom Grad n, die eine Verringerung der erforderlichen Anzahl der Multiplizierer durch deren Mehrfachausnutzung in der Weise bewirkt, daß das modifizierte digitale Filter (12) ansprechend auf Signale von der diesem Filter zugeordneten Taktgeberschaltung (15) u-mal für is jedes einzelne quantisierte Eingangssignal Ausgangssignale abgibt, die durch Multiplikationen der Multiplizierer (52 ... 56) zustande kommen, für die einerseits der Nurlesespeicher(14)die in u Gruppen aufgeteilten und gruppenweise aus diesem Speicher durch die Taktgeberschaltung (15) zeitlich nacheinander abrufbaren Koeffizienten als den einen Faktor und für die andererseits die Verzögerungsschaltungen, die gegenüber den Verzögerungsschaltungen mit der Verzögerzeit Γ des äquivalenten nichtmodifizierten digitalen Filters jeweils durch die Kettenschaltung aus u, durch Schieberegister verwirklichte, in r/ü-lntervallen laktmäßig beaufschlagte Verzögerungsanordnung (57 ... 64) mit der Verzögerungszeit T/u verwirklicht sind, jeweils den anderen Faktor mit der Maßgabe bereitstellen, daß das modifizierte digitale Filter (12) eine Übertragungscharakteristik aufweist, die durch die Systemfunklion