DE2634593C3 - Programmgesteuertes Leiterplatten- Prüfgerät - Google Patents
Programmgesteuertes Leiterplatten- PrüfgerätInfo
- Publication number
- DE2634593C3 DE2634593C3 DE19762634593 DE2634593A DE2634593C3 DE 2634593 C3 DE2634593 C3 DE 2634593C3 DE 19762634593 DE19762634593 DE 19762634593 DE 2634593 A DE2634593 A DE 2634593A DE 2634593 C3 DE2634593 C3 DE 2634593C3
- Authority
- DE
- Germany
- Prior art keywords
- counter
- potential
- test
- program
- connection points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 75
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft ein programmgesteuertes Leiterplatten-Prüfgerät,
bei dem über Anschlußpunkte eine anschließbare zu prüfende Platte entsprechend einem vorgegebenen Programm nacheinander mit
unterschiedlichen Potentialmustern beaufschlagt wird und die aus diesen Potentialmustern unter dem Einfluß
der zu prüfenden Platte resultierenden Potentialmuster an den Anschlußpunkten mit durch das Programm vorgegebenen
Sollwertmustern verglichen werden.
Derartige Leiterplatten-Prüfgeräte zeichnen sich
dadurch aus, daß in Abhängigkeit von einem speziell für
&iacgr;&ogr; die zu prüfende Leiterplatte zugeschnittenen gespeicherten
Programm nacheinander bestimmte Potentialmuster auf die Anschlußpunkte gegeben werden, welche
das Prüfgerät mit der zu prüfenden Platte verbinden.
is Derartige Anschlußpunkte können beispielsweise durch eine genormte Klemmleiste vorgegeben sein,
wobei das Potentialmuster durch gleichzeitig an den einzelnen Klemmpunkten anliegende unterschiedliche
Potentiale bedingt ist.
Aufgrund des von dem Leiternlatten-Prüfgerät gesendeten
Potentialmusters werden in der zu prüfenden Platte Reaktionen ausgelöst, die das gesendete Potentialmuster
verändern.
Dabei können nicht nur die von dem Leiterplatten-Prüfgerät
nicht mit Potential beschickten und als Ausgang der zu prüft-lden Platte dienenden Anschlußpunkte
durch die zu prüfende Platte mit Potential versorgt werden, sondern es kann auch das von dem Leiterplatten-Prüfgerät
angelegte Potential an manchen Anschlußpunkten durch entsprechende Beschallung innerhalb der zu prüfenden Platte geändert werden.
Das so durch die Wirkung der zu prüfenden Platte an den Anschlußpunkten entstehende Antwortpotentialmuster
wird mit einem durch das Programm vorgegebene Sollwertmuster verglichen. Werden hierbei vorbestimmte
Toleranzgrenzen überschritten, wird die Fehlerhaftigkeit der zu prüfenden Platte angezeigt.
Nachteilig bei derartigen Leite-platten-Prüfgeräten
kann es sein, daß durch nicht ohne weiteres ersichtliche Netzstörungen, fehlerhafte oder gestörte Bauelemente,
Störungen beim Einspeichern des Programms oder ähnlichem, das von dem Prüfgerät auf die Anschlußpunkte
gesendete Potentialmuster nicht der gewünschten Form entspricht. Dies kann insbesondere dann auftreten,
wenn bei kleineren mobilen Leiterplatten-Prüfgeräten für die prüfende Bedienungsperson die aus dem Netz
resultierenden Störungen an jedem Prüfort eine andere Form annehmen können.
Aufgabe der Erfindung ist es daher, eine einfache Einrichtung zum Prüfen eines eingangs genannten Leiterplatten-Prüfgerätes
zu schaffen, durch welches weitgehend sichergestellt werden kann, daß die programmgespeicherten
Potentialmuster auch tatsächlich an den Anschlußpunkten gesendet werden.
Die Aufgabe wird bei einem Leiterplatten-Prüfgerät der eingangs genannten Art erfindungsgemäß dadurch
gelöst, daß anstelle der zu prüfenden Platte eine Testplatte anschließbar ist, welche die Anschlußpunkte daraufhin
überwacht, ob ein gemäß einem Sonderprogramm schrittweise von einem Anschlußpunkt zum
nächsten fortgeschaltetes einzelnes Prüfpotential gerade auf dem programmgemäß vorgesehenen Anschlußpunkt
angetroffen wird, und ob die restlichen Anschlußpunkte frei von diesem Prüfpotentialwert sind.
Durch eine derartige Ausgestaltung ergeben sich eine ganze Reihe von Vorteilen. Zum einen kann die Prüfung
mittels einer anstelle der zu prüfenden Platte steckbaren Einrichtung (Testplatte) vorgenommen werden.
Die Prüfung ist auch vollkommen unabhängig von dem Aufbau der zu prüfenden Platte. Für die Bedienungsperson
ist es also nicht notwendig, zum Einsatzort jeweils den zu prüfenden Platten entsprechende fehlerfreie
Platten als Normale mitzunehmen.
Durch den Test wird weiterhin auch sichergestellt, daß nicht nur die gerade benötigten Anschlußpunkte,
sondern sämtliche Anschlußpunkte das gewünschte Potential zu senden vermögen. Durch die systematische
Abfrage sämtlicher Anschlußpunkte wird weiterhin die Sendefähigkeit dieser Anschlußpunkte in sehr kurzer
Zeit festgestellt.
Um ein anderenfalls notwendiges aus einer Vielzahl von Gattern bestehendes Netzwerk zur Abfrage der
einzelnen Anschlußpunkte zu vermeiden, empfiehlt es sich in Weiterbildung der Erfindung,
daß das Prüfpotential in fortlaufender Folge von einem Anschlußpunkt zum folgenden weitergegeben wird, daß
auf der Testplatte ein erster Zähler vorgesehen ist, daß die Fortschaltung des ersten Zählers mit der sonderprogrammgemäßen
Fortschaltung des Prüfpotenüals übsr die Anschlußpunkte synchronisiert ist,
daß ein zweiter Zähler vorgesehen ist, dessen Fortschaltung mit der schrittweisen Abtastung der Abtastpunkte
zur Prüfpotentialfeststellung durch eine Abfragelogik synchronisiert ist, wobei ein ganzer Zyklus des zweiten
Zählers zwischen zwei Schritten des ersten Zählers abläuft,
daß ein die Zählerstände der beiden Zähler vergleichender Vergleicher vorgesehen ist, der bei Koinzidenz der
Zählerstände der Abfragelogik anzeigt, daß von dem augenblicklich abgetasteten Anschlußpunkt Prüfpotential
abgegeben werden sollte.
Die einzelnen Gatter werden hierbei durch zwei Zähler und einen Vergleicher ersetzt. Dabei gibt der Zähierstand
des ersten Zählers Auskunft darüber, an weichem Anschlußpunkt programmgemäß gerade Prüfpotential
liegen soll, während die von dem zweiten Zähler abgegebenen Adressen festlegen, welcher der
Anschlußpunkte gerade auf Prüfpotential überprüft wird. Verabredungsgemäß müssen sämtliche Anschlußpunkte
potentialfrei sein bis auf einen einzigen, der durch den Zählerstand des ersten Zählers gekennzeichnet
ist. Durch den Vergleicher wird der Abtastlogik mitgeteilt, ob der gerade abgetastete Anschlußpunkt
programmgemäß potentialfrei oder mit Prüfpotential behaftet sein soll.
Stimmt nämlich die Adresse des zweiten Zählers mit der Adresse des ersten Zahlers überein, so wird gerade
der gemäß Programm mit Prüfpotential versehene 5u Anschlußpunkt abgetastet; in allen anderen Fällen darf
sich an den Anschlußpunkten kein Prüfpotential befinden.
Eine Anzeige fehlerhaft sendender Anschlußpunkte läßt sich in einfacher Weise in Weiterbildung der Erfindung
dadurch erreichen, daß auf der Testplatte eine mit der Abfragelogik verbundene Fehleranzeige vorgesehen
ist, die beim Feststellen eines vom erwarteten Potentialwert abweichenden Potentials den dem programmgemäß
mit Prüfpotential versehenen Abtast- &ohgr; punkt entsprechenden Zählerstand des ersten Zählers
anzeigt.
Bei einer derartigen Ausgestaltung der Erfindung wird ein Fehler angezeigt, wenn an dem durch den
ersten Zähler festgelegten Anschlußpunkt durch die Abfragelogik kein Prüfpotential festgestellt wird. Eine
andere Möglichkeit der Fehleranzeige kann darin bestehen, auch dann den Zählerstand des ersten Zählers
anzugeben, wenn an irgendeinem der programmgemäß potentialfreien Anschlußpunkte wider Erwarten Prüfpotential
erscheint.
Der Bedienungsperson wird in diesem Falle angezeigt, daß für den Fall, daß an einem bestimmten
Anschlußpunkt Prüfpotential gesendet werden soll, dieses Prüfpotential an dem betreffenden Anschlußpunkt
nicht erscheint und/oder an einem oder mehreren anderen Anschlußpunkten dieses Prüfpotential programmwidrig
auftritt.
Eine Verfeinerung der Anzeige kann noch dadurch erreicht werden, daß außer dem Zählerstand des ersten
Zählers durch Wirkung der Abfragelogik auch noch der Zählerstand bzw. die Zählerstände des Zählers B angezeigt
werden, bei denen nicht programmgemäßes Potential festgestellt werden konnte. Soll beispielsweise
beim Anschlußpunkt 3 Prüfpotential auftreten, während zusätzlich noch an den Anschlußpunkten 5 und 7
Prüfpotentidr festgestellt wird, so zeipt die Zähleranzeige die entsprechenden Zählerstände an und das
Bedienungspersonal weiß nicht nur, daß jeim Senden auf dem dritten Anschlußpunkt Fehler auftreten, sondern
auch noch, an welchen Anschlußpunkten sich diese Fehler ergeben.
Ein besonders einfacher Aufbau läßt sich bei dem erfindungsgemäßen Leiterplatten-Prüfgerät dadurch
erreichen, daß der durch einen Fortschaltschritt des Prüfpotentials von einer Anfangsstellung aus gestartete
und durch Impulse eines Impulsgenerators fortgeschaltete zweite Zähler mittels seiner Ausgangsadressen über
einen Multiplexer die einzelnen Anschlußpunkte innerhalb eines Zählerzyklus nacheinander mit der Abfragelogik
verbindet.
Hierbei wird also, ebenso wie bei der Fehleranzeige der erste Zähler, nunmehr der zweite Zähler doppelt
ausgenutzt, indem er nicht nur zur Kennzeichnung des programmgemäßen Prüfpotentials an den Anschlußpunkten,
sondern auch zur Ansteuerung der einzelnen Abtastpunkte verwendet wird, um diese mit der Abfragelogik
zu verbinden.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung erläutert. Darin zeigt
Fig. 1 in symbolischer Darstellung die Zusammenschaltung des Leiterplatten-Prüfgerätes mit der
Testplatte.
Fig. 2 eine Reihe wichtiger auf der Testplatte befindlicher Baugruppen.
Wie aus Fig. 1 ersichtlich, besteht das Leiterplatten-Prüfgerät
PC im wesentlichen aus einem Lesegerät LL, über das das auf die ;;u prüfende Platte oder die Testplatte
zugeschnittene Programm in eine Prüflogik PL eingegeben werden kann.
Piescs Programm kann auf einem Lochstreifen oder
irgendeinem anderen Träger gespeichert sein. In dem Lesegerät LL wird aas auf dem Träger T gespeicherte
Programm gelesen, gegebenenfalls umcodiert und anschließend in die Prüflogik PL eingespeichert. Die
Prüflogik sendet dann entsprechend dem eingespeicherten Programm über eine Treiberschaltung TR die einzelnen
gewünschten Potentialmuster auf die Anschlußpunkte AP.
Die aufgrund einer zu prüfenden Platte Pl resultierenden Muster werden dann durch die Prüflogik bewertet
und eine in Fig. 1 nicht dargestellte Anzeigeeinrichtung zeigt an, ob das Antwortpotentialmuster mit
dem vom Programm vorgegebenen Sollwerten übereinstimmt oder ob ein Fehler vorliegt.
Während die obeneenannten Zusammenhänee für
Während die obeneenannten Zusammenhänee für
den Fall gelten, daß die in Fig. 1 dargestellte Platte Pl
eine zu prüfende Platte bildet, wird beim Prüfen des Leiterplatten-Prüfgerätes PG statt der zu prüfenden
Platte eine Testplatte TP mit den Anschlußpunkten verbunden. Zusätzlich ist noch eine die Prüflogik mit
der Testplatte verbindende Steuerleitung StL vorgesehen.
Anschließend werden die Prüfvorgänge im Zusammenhang mit Fig. 1 und Fig. 2 kurz beschrieben:
Beim Starten des Trägers werden der erste Zähler ZA und der zweite Zähler ZB über den an die Steuerleitung
StL angeschlossenen Sonderprüfpunkt PPI in ihre Grundstellung bzw. Anfangsstellung gebracht. Die Sonderprüfpunkte
PPI, PPI werden durch den Träger, der beispielsweise ein Lochstreifen sein kann, über die Prüflogik
direkt adressiert. Statt der direkten Ansteuerung durch den Lochstreifen kann aber auch die weiter oben
schon erwähnte Zwischenspeicherung in der Prütlogik angewendet werden.
Nachfolgend setzt ein erster Befehl alle Anschluß- 2<) punkte AP auf einen niedrigen Pegel. Dieser niedrige
Pegel wurde weiter oben als »Potentialfreiiieit« bezeichnet.
Der nächste Befehl setzt den Anschlußpunkt 1 auf einen hohen Pegel, was mit der weiter oben bezeichneten
Anschaltung von Prüfpotential an diesem Anschlußpunkt identisch ist. Als nächstes wird durch einen entsprechenden
Programmbefehl über den ebenfalls durch die Steuerleitung StL betätigten Sonderprüfpunkt PPI
der erste Zähler ZA, auf den Zählerstand 1 gestellt und Mt
der zweite Zähler ZB wird angestoßen, woraufhin er einen Zyklus durchläuft. Während dieses Zyklus gibt er
die Adressen aller Anschlußpunkte ab. Gemäß Fig. 2 bedeutet dies, daß am Ausgang des Zählers in codierter
Form nacheinander die Ziffern 1 bis 256 erscheinen. Das Anlassen des zweiten ZähJers ZB über den Sonderprüfpunkt
PPI geschieht mittels eines Impulses, der eine Umlaufsteuerung US ansteuert, welche daraufhin
solange Impulse eines Impulsgebers /G zu dem Zähler ZB durchläßt, bis der Zählerstand 256 erreicht, d. h.
der Zyklus vollendet ist.
Der zum Ansteuern der Umlaufsteuerung US verwendete Impuls dient gleichzeitig zur Fortschaltung des
ersten Zählers ZA, um jeweils einen Schritt. Die Ausgangssignale auf dem 8-Bit-Ausgang des zweiten Zählers
ZB steuern einen Multiplexer MP an, so daß über diesen während eines Zyklus nacheinander alle 256
Anschlußpunkte mit einer Abfragelogik AL verbunden werden. Diese Abiragelogik stellt fest, ob das Potential
an dem gerade abgetasteten Anschlußpunkt AP mit dem programmgemäßen Potential übereinstimmt.
Dieses Potential muß immer einen niedrigen Pegel haben (potentialfrei sein), außer für den Anschlußpunkt,
der gerade durch die Adresse am Ausgang des ersten Zählers ZA gekennzeichnet ist. Das sich so ergebende
Prüfprogramm wird der Abfragelogik durch einen Vergleicher VG übermittelt, der nur dann ein
Signal abgibt, wenn die Zählerstände der beiden Zähler ZA, ZB gleich sind, also gerade die Abfragelogik mit
dem Anschlußpunkt verbunden ist, der einen hohen Potentialpegel besitzen soll. Das Prüfgerät PG arbeitet
also solange fehlerfrei, wie das Ausgangssignal des Vergleichers mit dem Ausgangssignal des Multiplexers
übereinstimmt.
Liegt keine Übereinstimmung vor, so wird durch die Abfragelogik eine Fehleranzeige FA angesteuert, die
daraufhin den gerade vorliegenden Zählerstand des ersten Zählers ZA anzeigt. Das Bedienungspersonal
kann also erkennen, daß bei diesem Prüfschritt ein Fehler vorliegt. Gleichzeitig wird über die Leitung St
ein Signal an die Prüflogik PL gegeben. Dieses Signal hält das Prüfgerät PG an und verhindert das Lesen
weiterer Daten durch das Lesegerät LL.
Eine Verfeinerung der Fehleranzeige läßt sich noch dadurch erreichen, daß zusätzlich zu dem Zählerstand
des ersten Zählers ZA auch noch der Zählerstand des zweiten Zählers ZB angegeben wird. Dies kann für die
Fälle interessant sein, in denen nicht nur in Abweichung von dem Programm kein Potential an dem Anschlußpunkt
erscheint, an dem ein Prüfpotential erscheinen sollte, sondern weiterhin gleichzeitig Prüfpotential an
anderen Anschlußpunkten auftritt, an denen programmgemäß ein niedriger Pegel passen sollte.
Die Adressen dieser Anschlußpunkte, an denen programmwidrig Prüfpotential herrscht, können dann
durch die Anzeige des Zählerstandes des zweiten Zählers ZB festgelegt werden.
Nachdem der Anschlußpunkt 1, wie weiter oben schon beschrieben, auf Prüfpotential gesetzt wurde, und
kein Fehler festgestellt wurde, werden nacheinander die folgenden Anschlußpunkte entsprechend dem Programm
auf dem Träger T auf Prüfpotential gesetzt, bis ein Fehler festgestellt wird oder bis der Test ohne
Feststellung eines Fehlers beendet wird, was der Fall ist, wenn au dem Anschlußpunkt 256 Prüfpotential angelegt
wurde.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Programmgesteuertes Leiteiplatten-Prüfgerät, bei dem über Anschlußpunkte eine anschließbare zu
prüfende Platte entsprechend einem vorgegebenen Programm nacheinander mit unterschiedlichen Potentialmustern
beaufschlagt wird und die aus diesen Potentialmustern unter dem Einfluß der zu prüfenden
Platte resultierenden Potentialmuster an den Anschlußpunkten mit durch das Programm vorgegebenen
Sollwertmustern verglichen werden, dadurch gekennzeichnet, daß anstelle der zu prüfenden Platte eine Testplatte (TP) anschließbar
ist, welche die Anschlußpunkte (AP) daraufhin überwacht, ob ein gemäß einem Sonderprogramm
schrittweise von einem Anschlußpunkt (AP) zum nächsten fortgeschaltetes einzelnes Prüfpotential
gerade aai dem programmgemäß vorgesehenen Anschlußpunkt (AP) angetroffen wird, und ob die
restlichen Anschlußpunkte (AP) frei von diesem Prüfpotentialwert sind.
2. Programmgesteuertes Leiterplatten-Prüfgerät nach Anspruch 1, dadurch gekennzeichnet,
daß das Prüfpotential in fortlaufender Folge von einem Anschlußpunkt (AP) zum folgenden weitergegeben
wird, daß auf der Testplatte (TP) ein erster Zähler (ZA) vorgesehen ist,
daß die Fortschaltung des ersten Zählers (ZA) mit der sonderprogrammgemäßen Fortschaltung des
Prüfpotentials über die Anschlußpunkte (AP) synchronisiert ist,
daß ein zweiter Zähler (ZB) vorgesehen ist, dessen Fortschaltung mit der schrittweisen Abtastung der
Abtastpunkte (AP) zur Prüfpotentialfeststellung durch eine Abfragelogik (AL) synchronisiert ist,
wobei ein ganzer Zyklus des zweiten Zählers (ZB) zwischen zwei Schritten des ersten Zählers (ZA)
abläuft,
daß ein die Zählerstände der beiden Zähler vergleichender Vergleicher (VG) vorgesehen ist, der bei
Koinzidenz der Zählerstände der Abfragelogik (AL) anzeigt, daß von dem augenblicklichen abgetasteten
Anschlußpunkt (AP) Prüfpotential abgegeben werden sollte.
3. Programmgesteuertes Leiterplatten-Prüfgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß auf der Testplatte (TP) eine mit der Abfragelogik (AL) verbundene Fehleranzeige (FA) vorgesehen
ist, die beim Feststellen eines vom erwarteten Potentialwert abweichenden Potentials den dem programmgemäß
mit Prüfpotential versehenen Abtastpunkt (AP) entsprechenden Zählerstand des ersten
Zählers (ZA) anzeigt.
4. Programmgesteuertes Leiterplatten-Prüfgerät nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß
der durch einen Fortschaltschritt des Prüfpotentials von einer Anfangsstellung aus gestartet und durch
Impulse eines Impulsgenerators (JG) fortgeschaltete zweite Zähler (ZB) mittels seiner Ausgangsadressen
über einen Multiplexer (MP) die einzelnen Anschlußpunkte (AP) innerhalb eines Zählerzyklus
nacheinander mit der Abfragelogik (AL) verbindet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762634593 DE2634593C3 (de) | 1976-07-31 | 1976-07-31 | Programmgesteuertes Leiterplatten- Prüfgerät |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762634593 DE2634593C3 (de) | 1976-07-31 | 1976-07-31 | Programmgesteuertes Leiterplatten- Prüfgerät |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2634593A1 DE2634593A1 (de) | 1978-02-02 |
DE2634593B2 DE2634593B2 (de) | 1980-03-27 |
DE2634593C3 true DE2634593C3 (de) | 1987-09-10 |
Family
ID=5984465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762634593 Expired DE2634593C3 (de) | 1976-07-31 | 1976-07-31 | Programmgesteuertes Leiterplatten- Prüfgerät |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2634593C3 (de) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3182253A (en) * | 1960-06-13 | 1965-05-04 | North American Aviation Inc | Wiring tester including a standard unit and a selective switch means |
-
1976
- 1976-07-31 DE DE19762634593 patent/DE2634593C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2634593B2 (de) | 1980-03-27 |
DE2634593A1 (de) | 1978-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3111852C2 (de) | ||
EP0318768B1 (de) | Logikanalysator | |
EP0063650B1 (de) | Prüfsystem | |
DE3702408C2 (de) | ||
DE2538651A1 (de) | Verfahren und vorrichtung zum testen digitaler schaltungen | |
DE3625462A1 (de) | Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen | |
DE2121330C3 (de) | Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile | |
DE3719497A1 (de) | System zur pruefung von digitalen schaltungen | |
DE2634593C3 (de) | Programmgesteuertes Leiterplatten- Prüfgerät | |
DE2219395C3 (de) | Elektrisches Prüfgerät | |
DE2723705A1 (de) | Pruef- und ueberwachungseinrichtung fuer hochfrequenz-nachrichtenanlagen | |
DE2544929C3 (de) | Verfahren zum Ermitteln von sporadischen Fehlern in Fernmelde-, insbesondere Fernsprechanlagen | |
DE3230208C2 (de) | ||
DE3029839C2 (de) | ||
DE3689245T2 (de) | Automatische Prüfvorrichtung. | |
DE102018217406B4 (de) | Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe | |
DE2903383B1 (de) | Testgeraet fuer addressierbare digitale Schaltungen | |
DE2025864A1 (de) | Verfahren und Vorrichtung zur elektrischen Funktionsprüfung von elektronische Bauelemente enthaltenden, gedruckten Schaltungskarten | |
DE3424124A1 (de) | Schaltungsanordnung zur pruefung der funktionen von fernmelde-, insbesondere fernsprechvermittlungsanlagen | |
DE3239921C1 (de) | Überwachungsverfahren für Sensoren zur Nachrichtenverkehrserfassung | |
DE102021125430A1 (de) | Verfahren zur automatisierten Fehleridentifikation von Hardware/Software-Systemen | |
DE1932614C3 (de) | Prüfeinrichtung zur Feststellung einer Mehrfachauswahl von Verarbeitungs einheiten in einem Datenverarbeitungs system | |
DE2633986C3 (de) | Verfahren zum Prüfen von Leitungsvielfachen in zentral gesteuerten Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE1806933C (de) | Verfahren zur Prüfung von Schaltungs baugruppen | |
DE3605359A1 (de) | Rechnersystem mit mehreren rechnern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8281 | Inventor (new situation) |
Free format text: DONNISON, BRIAN PETER, 4044 KAARST, DE |
|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TELENORMA TELEFONBAU UND NORMALZEIT GMBH, 6000 FRA |
|
8339 | Ceased/non-payment of the annual fee |