DE2624832B2 - Verfahren zum herstellen von lackmustern - Google Patents

Verfahren zum herstellen von lackmustern

Info

Publication number
DE2624832B2
DE2624832B2 DE19762624832 DE2624832A DE2624832B2 DE 2624832 B2 DE2624832 B2 DE 2624832B2 DE 19762624832 DE19762624832 DE 19762624832 DE 2624832 A DE2624832 A DE 2624832A DE 2624832 B2 DE2624832 B2 DE 2624832B2
Authority
DE
Germany
Prior art keywords
openings
paint
lacquer
flow
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762624832
Other languages
English (en)
Other versions
DE2624832C3 (de
DE2624832A1 (de
Inventor
Bai Cwo Wappingers Falls N.Y. Feng (VStA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2624832A1 publication Critical patent/DE2624832A1/de
Publication of DE2624832B2 publication Critical patent/DE2624832B2/de
Application granted granted Critical
Publication of DE2624832C3 publication Critical patent/DE2624832C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/947Subphotolithographic processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Description

hinreichenden Dampfdrucks des notwendige Temperatur eingestellt wird
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß e.n photoempfindlicher Lack verwendet wird. P 5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzewhne , daem elektronenstrahlempfindlicher Lack verwendet
wird.
Die Erfindung betrifft ein Verfahren zum Herstellen von Öffnungen aufweisenden Lackmustern auf einem
Substrat.
Lackmuster, insbesondere solche aus photo- oder elektronenstrahlempfindlichen Lacken, werden bei- ι spielsweise bei der Herstellung von integrierten Halbleiterschaltungen als Masken verwendet. Dabei bestimmen die Abmessungen der Öffnungen in den als Maske dienenden Lackmustern, welche insbesondere bei Ätzprozessen benötigt werden, die minimale, räumliche Ausdehnung der Halbleiteranordnungen. Wegen den mit den kleinen Abmessungen verbundenen günstigen Eigenschaften, wie z. B. verminderten Kapazitäten, zeigen Halbleiteranordnungen mit kleinen Abmessungen gegenüber solchen Anordnungen mit größeren Abmessungen eine bessere Leistungsfähigkeit und eine größere Schaltgeschwindigkeit und sie erleichtern den Aufbau von integrierten Schaltungen hoher Dichte. Gemäß dem Stand der Technik werden die kleinsten Abmessungen bei Anwendung lithographischer Verfahren unter Verwendung strahlungsempfindlicher Lacke erzielt. Bisher setzt aber die erreichbare Auflösung, d. h. der geringste Abstand, zweier Objektpunkte, die man noch getrennt abbilden kann, bei der Belichtung dp;. Bemühungen, kleinere Abmessungen zu erhalten, eine Grenze. Im Fall von Lackmaterial, welches photo- d. h. lichtempfindlich, ist, ist es deshalb bisher außerordentlich schwierig, Linienauflösungen zu erhalten, welche kleiner als 2,54 μιη sind. Beim Belichten mit Elektronenstrahlen treten bisher diese Schwierigkeiten auf. wenn Öffnungen unterhalb etwa 1,25 μιτι gewünscht werden.
Es ist deshalb Aufgabe der Erfindung, ein Verfahren ,!hau, wen., das Lackmuster, um den Lack ci^Ron 7u bringen, dem Dampf eines den Lack
fUm A n\ ösunßsmitfels ausgesetzt wird. Diese Durchlösenden Losunjpm^ ^ ^ ^ ^ ^
Aufwand bewerkstelligen. Beispielsweise ist es Weise möglich, das Laclcmuster, um es bringen, in einen geschlossenen, jedoch zu bringen, in dessen unteren
Teil eine genügen«* .«enge des Lösungsmittels sich befindet und in dem Behälter e.ne zur Erreichung eines u thVnden Dampfdrucks des Lösungsm.ttels notwendige Temperatur' einzustellen. Ein solcher Behälter kt ein sehr einfaches Gerät. Be. seiner Anwendung ist d r Ve brauch an Lösungsmittel gering. Dadurch ,st das Verfahren billig und eine wesentliche Belastung durch ι ösunesmitteldämpfe tritt nicht ein.
Es ist vorteilhaft, als Lösungsmittel Azeton zu verwenden. Dieses Lösungsmittel ist billig, kommerziell in s^hr reiner Form erhältlich und löst seht gut e.ne E-oße Anzahl von Lackmalereien. g?„ vorteilhafter Weise läßt s.ch das Verfahren auf nhotoempfindliche und auf elektronenstrahlempf.ndl.-Se Lacke anwenden. Es ist auf diese Weise möglich, die K^tanntesten ausgefeiltesten und am allgemeinsten a wandten Maskierungsverfahren, nämlich die lithographischen Verfahren, die m.t erf.ndungsgemaßen Verfahren zu kombinieren.
Die gewünschten Abmessungen lassen s.ch erreichen, indem der Lacktyp, die Lackschichtdicke, das Losungs-, Sei die Temperatur und die Zeit der Behandlung festliegt und aufeinander abgestimmt werden Dadurch läßt sich das Verfahren in sehr vorteilhafter We.se flexibel an den Gesamtprozeß der Herstellung von inieerierten Schaltungen anpassen. , Das e Lungsgemäße Verfahren läßt s.ch vorte.lh.ft durchführen, wenn als Substrat ein mit einer SiO2-Schicht abgedeckter Körper verwendet wird. SiO2 ist als bei Halbleitern gängigste Material zur Herstellung von Passivierungsschichten und von Masken be Verfahrenssctritren, bei denen das Halbleitermatenal d0WerdWendextrem kleine Öffnungen oder Öffnungen mit einem extrem kleinen Toleranzbereich angestrebt, so ist es vorteilhaft, ein Substrat zu verwenden, das im Bereich der Öffnungen planar ist. Das Fließen hangt dann ausschließlich von den oben genannten genau kontrol- !;»rkaren Parametern ab.
Die Erfindung wird anhand von durch Zeichnungen
erläuterten Ausführungsbeispielen beschrieben. Es zeigt
Fig. 1 schematisch den Querschnitt eines Behälters, in dem die Proben mit dem Lackmuster mit Lösungsmitteldampf behandelt werden,
Fig. 2A in Draufsicht das Muuer einer nach dem Stand der Technik hergestellten Lackmaske,
F i g. 2B in Draufsicht das in F i g. 2A gezeigte Muster einer Lackmaske nach der Behandlung gemäß dem erfindungsgemäßen Verfahren,
Fig.3a einen Querschnitt an der angezeigten Stelle durch das in der F i g. 2A gezeigte Muster und
F i g. 3B einen Querschnitt an der angezeigten Stelle durch das in der F i g. 2B gezeigte Muster.
Um eine Lackmaske herzustellen, die öffnungen aufweist, deren Linienbreiten unterhalb 1 μηι liegen, wird zunächst eine Maske gemäß dem Stand der Technik hergestellt. Soll beispielsweise eine integrierte Halbleiteranordnung mittels der photol'thographischen Maskiertechnik hergestellt weiden, so wird das Halbleitersubstrat 1 in der Fig.3A zunächst mit einer Diffusionsmaskierschicht 2 aus Siliciumdioxid bedeckt, auf welche eine Photolackschicht 3 aufgebracht wird. Dazu wird üblicherweise das Halbleitersubstrat 1 zur Erzeugung der Schicht 2 oxydiert. Die Schicht 2 wird anschließend gereinigt und auf sie wird dann die Photolackschicht 3 aufgebracht, welche gehärtet, durch eine Maske belichtet und entwickelt wird, so daß in ihr gemäß dem gewünschten Muster öffnungen entstehen. Das Muster der öffnungen ist in F i g. 2A gezeigt und in der Fig.3A als öffnung 4 angedeutet. Die Oberfläche der Oxidschicht 2 ist innerhalb der öffnung 4 eben. Gemäß dem Stand der Technik wird dann mittels Ätzung die Oxidschicht 2 an den nicht von der Lackschicht 3 bedeckten Stellen weggeätzt. Die geätzte Oxidschicht kann dann wiederum als Maske bei einer nachfolgenden Diffusion von Dotierungsmaterial in das Substrat 1 hinein dienen. Durch die Abmessungen der Flächen, in die diffundiert wird, ist die Größe der herzustellenden Halbleiteranordnung bestimmt. Die Abmessungen der öffnungen 4 in der Lackschicht 3 bestimmen somit letztlich die Abmessungen der Flächen, in die diffundiert wird.
Nachdem die in F i g. 2A und 3A gezeigte Lackmaske gemäß dem Stand der Technik fertiggestellt ist, wird die Struktur mit dem Lackmuster in den in der F i g. 1 gezeigten Behälter 5 gebracht, welcher eine Atmosphäre 6 von Dämpfen eines den Lack lösenden Lösungsmittels enthält. Eine ausreichende Menge 7 des Lösungsmittels bedeckt dazu den Boden des Behälterinnenraumes. Der Dampf 6 verteilt sich durch den Rost 8 gleichmäßig im Behälter und kommt mil den Oberflächen der Strukturen 9 in Berührung, die auf dem Rost 8 angeordnet sind. Der Lack auf den Oberflächen der Strukturen 9 absorbiert den Dampf 6 und beginnt deshalb gleichmäßig in die öffnungen 4 hineinzufließen, da sein Volumen durch die Dampfabsorption zunimmt und gleichzeitig seine Viskosität abnimmt. Das Fließen des Lacks ist wegen der ebenen Ausbildung der Oxidschicht 2 ungehindert innerhalb der öffnungen, wie z.B. innerhalb der öffnung 4 in der Fig. 3A. Das ungehinderte Fließen erleichtert eine gleichmäßige, kontrollierte Verkleinerung der öffnungen entsprechend den während des Fließens angewandten Prozeßparametern.
Ein Verfahren, bei dem Lack zum Fließen gebracht wird, ist bereit in der OS 25 25 224 beschrieben. Eb dient jedoch dort dazu, die Oberfläche integrierter Schaltungen durch selektives Maskieren mit Photolack einzuebnen. Das Fließen des Lacks läßt sich dabei nicht durch Variation der Prozeßparameter steuern. Vielmehr wird dort der Lack auf e\nsr unebenen Substratoberfläche in den tiefer liegenden Bereichen aufgebracht. Die Flanken der höher liegenden Bereiche bestimmen die Grenzen, innerhalb derer der Lack fließt.
Wie die Abmessungen der öffnungen in der Lackschicht gemäß der vorliegenden Erfindung reduziert werden, ist ersichtlich aus dem Vergleich der F i g. 2A und 2B bzw. den F i g. 3A und 3B. Die F i g. 2A zeigt eine Lackmaske gemäß dem Stand der Technik, die benutzt wird zur Herstellung der Isolationszonen integrierter Halbleiterschaltungen. Auf den Flächen 3 verbleibt der Lack nach der Belichtung und der Entwicklung. Die Flächen 4 sind die öffnungen in der Lackschicht, welche die Stellen der gewünschten Isolationszonen definieren. Fig. 3A zeigt einen die öffnung 4 einschließenden Querschnitt an der in der Fi g. 2A angezeigten Stelle.
Wenn die Struktur mit dem Lackmuster gemäß den F i g. 2A und 3A den Dämpfen im Lösungsmittelbehälter 5 in der Fig. 1 für eine bestimmte Zeit bei einer bestimmten Temperatur ausgesetzt wird, verkleinert sich, wie in Fig. 2B und 3B gezeigt ist, die Fläche der öffnung 4. Da die öffnungen sich über einer ebenen Fläche der darunterliegenden Schicht 2 befinden, ist das Fließen des Lacks unbehindert, d. h., der Lack trifft beim Fließen nicht auf körperliche Hindernisse, und die Kanten der Lackschicht 3, die den Rand jeder öffnung bestimmen, bewegen sich gleichmäßig entsprechend den durch Parameter, wie Lackdicke, Art des Lösungsmittels, Temperatur und Zeit der Behandlung, gegebenen Bedingungen vorwärts.
Die Temperatur im Lösungsmittelbehälter wird typischerweise auf 25 ± I0C gehalten, wenn ein Photolack, der als Harzkörper einen m-Kresol-Formaldehyd-Novolak oder eine Mischung aus einem m-Kresol-Formaldehyd-Novolakund einem Polyvinyl-methyläther und als Sensibilisator ein Diazoketon enthält, verwendet wird. Wenn der Lack vom ersten Typ in einer Dicke zwischen 1 und 2 μηι oder wenn der Lack vom zweiten Typ in einer Dicke zwischen 0,7 und 1,5 μηι aufgetragen wird, können 2,5 bis 3 μηι breite öffnungen auf eine Breite von etwa 0,25 μηι verkleinert werden, wenn das Photolackmuster während etwa 5 Minuten im Behälter 5 der Fig. 1 Azetondämpfen ausgesetzt wird. Das Ausmaß der Verkleinerung der öffnung kann geändert werden, indem die Art des Lackmaterials, beispielsweise ein photoempfindlicher oder ein elektronenstrahlempfindlicher Lack, die Art des Lösungsmittels, die Zeit und Temperatur der Behandlung sowie die Dicke der Lackschicht variiert wird. Normalerweise wird sich mit zunehmend dickerer Lackschicht die öffnung zunehmend schneller verkleinern, wenn die übrigen Parameter gleich bleiben.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    ,. Verfahren zum Herstellen von öffnungen aufweisenden Lackmustern auf einem Sutatnu.
    seiner Ausbildung; a
    zeichnet, daß das Lackmuster, um den Lack zum Fließen zu bringen, dem Dampf e.nes den L** lösenden Lösungsmittels, beapielswe.se von Azeton, AJ
    TAJ nach Anspruch , oder 2, djd-n* gekennzeichnet, daß das Substrat mit dem Lack™ Lr. um den Lack zum Fließen ™*™W™^
    u „ mit dem insbesondere solche Lackmuster anzugeben, mn öffnungen aufweisen, deren
    auf einem ^^γ^_^ reprodu2,ierbar und steuerbar in
    BrCnen f^r Icmäßigen Rahmen ohne großen zeitlichen
    einem fabrikmamee „t werden kön
    und apparauven Au wand he^ ^^ ^ ^
    D.ese Aufgabe wjra daß ^^ bek
    genannten Art **™*JW erzeugt wird, aas dem in seiner Ausbildung ähnlich ist, aber "öffnungen aufweist, und daß anschließend der κ tJm Fließen auf dem Substrat in die Öffnungen K^f.mSindungsgemäßen Verfahren läßt sich die
    Ml A ftffnuSi reproduzierbar auf weniger als Bre.te der Öffnungen^ P^,.^ Gesetzmaßigkeit
    ■ichung noch kleinerer Breiten entgegen. ■Ben erfolgt hinreichend langsam, so daß heliebipe Breiten zwischen dem genannten Wert und 5er BrSe. von der ausgegangen wurde, reproduz.erbar
DE2624832A 1975-06-09 1976-06-03 Verfahren zum Herstellen von Lackmustern Expired DE2624832C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/584,789 US4022932A (en) 1975-06-09 1975-06-09 Resist reflow method for making submicron patterned resist masks

Publications (3)

Publication Number Publication Date
DE2624832A1 DE2624832A1 (de) 1976-12-16
DE2624832B2 true DE2624832B2 (de) 1977-12-01
DE2624832C3 DE2624832C3 (de) 1978-07-27

Family

ID=24338799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2624832A Expired DE2624832C3 (de) 1975-06-09 1976-06-03 Verfahren zum Herstellen von Lackmustern

Country Status (13)

Country Link
US (1) US4022932A (de)
JP (1) JPS51150279A (de)
BE (1) BE841436A (de)
BR (1) BR7603684A (de)
CA (1) CA1053090A (de)
CH (1) CH614314A5 (de)
DE (1) DE2624832C3 (de)
FR (1) FR2314520A1 (de)
GB (1) GB1516044A (de)
IT (1) IT1063397B (de)
NL (1) NL7606035A (de)
SE (1) SE408739B (de)
ZA (1) ZA762476B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT358072B (de) * 1976-03-29 1980-08-25 Kufstein Schablonentech Gmbh Verfahren zum herstellen einer metallschablone
US4211834A (en) * 1977-12-30 1980-07-08 International Business Machines Corporation Method of using a o-quinone diazide sensitized phenol-formaldehyde resist as a deep ultraviolet light exposure mask
US4266138A (en) * 1978-07-11 1981-05-05 Cornell Research Foundation, Inc. Diamond targets for producing high intensity soft x-rays and a method of exposing x-ray resists
US4238186A (en) * 1978-12-04 1980-12-09 Western Electric Company, Inc. Methods and apparatus for heating articles selectively exposed to a generated vapor through a volume controllable vapor barrier
FR2460037A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede d'auto-alignement de regions differemment dopees d'une structure de semi-conducteur
US4278710A (en) * 1979-08-27 1981-07-14 The United States Of America As Represented By The Secretary Of The Navy Apparatus and method for submicron pattern generation
US4347302A (en) * 1980-06-06 1982-08-31 Alexander Gotman Process for applying a thin coating in liquid form and subsequently drying it
US4398964A (en) * 1981-12-10 1983-08-16 Signetics Corporation Method of forming ion implants self-aligned with a cut
US4459320A (en) * 1981-12-11 1984-07-10 At&T Bell Laboratories Maskless process for applying a patterned solder mask coating
CA1198082A (en) * 1981-12-11 1985-12-17 Gerald B. Fefferman Applying coating to circuit board spaced from hole edges and curing sub-layer
US4546066A (en) * 1983-09-27 1985-10-08 International Business Machines Corporation Method for forming narrow images on semiconductor substrates
US4824747A (en) * 1985-10-21 1989-04-25 General Electric Company Method of forming a variable width channel
US4837775A (en) * 1985-10-21 1989-06-06 General Electric Company Electro-optic device having a laterally varying region
JP2550982B2 (ja) * 1987-04-06 1996-11-06 富士通株式会社 レジストマスクの形成方法
JP3001607B2 (ja) * 1989-04-24 2000-01-24 シーメンス、アクチエンゲゼルシヤフト 二層法における寸法安定な構造転写方法
JP3393286B2 (ja) * 1995-09-08 2003-04-07 ソニー株式会社 パターンの形成方法
US6365325B1 (en) * 1999-02-10 2002-04-02 Taiwan Semiconductor Manufacturing Company Aperture width reduction method for forming a patterned photoresist layer
KR100421034B1 (ko) * 1999-04-21 2004-03-04 삼성전자주식회사 레지스트 조성물과 이를 이용한 미세패턴 형성방법
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
US6486058B1 (en) 2000-10-04 2002-11-26 Integrated Device Technology, Inc. Method of forming a photoresist pattern using WASOOM
JP2006261683A (ja) * 2001-08-28 2006-09-28 Nec Kagoshima Ltd 基板処理装置
JP4513985B2 (ja) * 2001-08-28 2010-07-28 日本電気株式会社 基板処理装置
US6828082B2 (en) 2002-02-08 2004-12-07 Chartered Semiconductor Manufacturing Ltd. Method to pattern small features by using a re-flowable hard mask
JP3976598B2 (ja) * 2002-03-27 2007-09-19 Nec液晶テクノロジー株式会社 レジスト・パターン形成方法
US20040266155A1 (en) * 2003-06-30 2004-12-30 Chartered Semiconductor Manufacturing Ltd. Formation of small gates beyond lithographic limits
AU2004271224B2 (en) * 2003-09-09 2009-08-20 Csg Solar Ag Adjustment of masks by re-flow
US7592201B2 (en) * 2003-09-09 2009-09-22 Csg Solar Ag Adjustments of masks by re-flow
US7585781B2 (en) * 2003-09-09 2009-09-08 Csg Solar Ag Method of forming openings in an organic resin material
US20050084807A1 (en) * 2003-10-17 2005-04-21 Meagley Robert P. Reducing photoresist line edge roughness using chemically-assisted reflow
DE10351963B4 (de) * 2003-11-07 2013-08-22 Süss Microtec Lithography Gmbh Verfahren zum Belacken von Halbleitersubstraten
JP4343018B2 (ja) 2004-04-20 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
US7371509B2 (en) * 2004-05-07 2008-05-13 Micron Technology, Inc. Resist pattern and reflow technology
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
JP2008311250A (ja) * 2007-06-12 2008-12-25 Tokyo Electron Ltd リフローシステムおよびリフロー方法
JP2009086685A (ja) * 2008-12-24 2009-04-23 Nec Lcd Technologies Ltd 液晶表示装置の製造方法
CN104810252B (zh) * 2014-01-24 2018-07-06 中芯国际集成电路制造(上海)有限公司 底部抗反射涂层的涂布方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US243200A (en) * 1881-06-21 Process of embossing mirrors
US2138578A (en) * 1936-01-22 1938-11-29 Du Pont Method and apparatus for the production of cellulosic structures
US2294479A (en) * 1939-11-28 1942-09-01 Du Pont Process for polishing coatings
GB994095A (en) * 1963-04-22 1965-06-02 Ici Ltd Apparatus for dip-coating
US3597257A (en) * 1968-07-02 1971-08-03 Dow Chemical Co Method of coating articles with a film-forming material
US3539381A (en) * 1969-02-19 1970-11-10 Jacques K Kayarian Method and apparatus for flow coating
BE787366A (fr) * 1971-08-09 1973-02-09 Dow Chemical Co Methode de modification de l'etat de surface de matieres plastiques

Also Published As

Publication number Publication date
DE2624832C3 (de) 1978-07-27
US4022932A (en) 1977-05-10
SE408739B (sv) 1979-07-02
ZA762476B (en) 1977-11-30
BE841436A (fr) 1976-09-01
JPS51150279A (en) 1976-12-23
FR2314520B1 (de) 1978-11-17
JPS5343014B2 (de) 1978-11-16
BR7603684A (pt) 1977-01-18
CH614314A5 (de) 1979-11-15
IT1063397B (it) 1985-02-11
SE7605690L (sv) 1976-12-10
NL7606035A (nl) 1976-12-13
DE2624832A1 (de) 1976-12-16
CA1053090A (en) 1979-04-24
GB1516044A (en) 1978-06-28
FR2314520A1 (fr) 1977-01-07

Similar Documents

Publication Publication Date Title
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
EP0002795B1 (de) Verfahren zum Erzeugen von Masken für lithographische Prozesse unter Verwendung von Photolack
DE2534801C2 (de) Verfahren zum Herstellen von dotierten Gebieten in einem Halbleiterkörper durch Ionen-Implantation
DE2628099C2 (de) Verfahren zum Herstellen einer Maske
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE2655455C2 (de) Verfahren zum Herstellen einer Maske und Lackstruktur zur Verwendung bei dem Verfahren
DE1080697B (de) Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung
CH619303A5 (de)
DE4306033A1 (de) Resistmuster und Verfahren zu deren Herstellung
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2945630C2 (de) Verfahren zur Bildung eines Musters
CH663912A5 (de) Verfahren zum ausbilden eines gleichfoermigen schutzfilms auf einem substrat.
DE2024608B2 (de) Verfahren zum Atzen der Oberfläche eines Gegenstandes
DE3112196A1 (de) "photosensitive zusammensetzung zur trockenentwicklung"
DE69125653T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung einschliesslich eines Herstellungsschrittes für ein Muster eines Fotoresistfilms
DE2643811A1 (de) Verfahren zur herstellung eines musters in einer photolackschicht und hierfuer geeignete maske
DE69031153T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2123887B2 (de)
DE2535156C3 (de) Verfahren zur Herstellung einer Schicht mit vorgegebenem Muster von Bereichen geringerer Schichtdicke und Verwendung der Schicht als Maske bei der Dotierung
DE2452326A1 (de) Verfahren zur herstellung einer aetzmaske mittels energiereicher strahlung
DE10203358A1 (de) Photolithographische Maske
DE4200647C2 (de) Verfahren zur Herstellung einer Maske
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
EP1421445B1 (de) Photolithographische maske
DE112017007592T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee