DE3030653A1 - Verfahren zur herstellung von halbleiteranordnungen - Google Patents

Verfahren zur herstellung von halbleiteranordnungen

Info

Publication number
DE3030653A1
DE3030653A1 DE19803030653 DE3030653A DE3030653A1 DE 3030653 A1 DE3030653 A1 DE 3030653A1 DE 19803030653 DE19803030653 DE 19803030653 DE 3030653 A DE3030653 A DE 3030653A DE 3030653 A1 DE3030653 A1 DE 3030653A1
Authority
DE
Germany
Prior art keywords
film
resist film
resist
area
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803030653
Other languages
English (en)
Other versions
DE3030653C2 (de
Inventor
Kozo Mochiji
Fumio Murai
Shinji Okazaki
Susumu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3030653A1 publication Critical patent/DE3030653A1/de
Application granted granted Critical
Publication of DE3030653C2 publication Critical patent/DE3030653C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

303-353
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere ein Verfahren, bei dem die lagegerechte Übereinstimmung zwischen einem Kontaktloch und einer Metallverbindung mit hoher Präzision unter Verwendung der Elektronenstrahl-Lithographie durchgeführt werden kann.
Es ist bekannt, daß die verschiedensten Halbleiteranordnungen mit einer Technologie hergestellt werden können, dieüblicherweise als Photolithographie bezeichnet wird. Diese Technik besteht darin, daß ein Photoresistfilm auf ein Werkstück aufgebracht, durch eine Maske mit einem gewünschten Muster mit Licht belichtet und anschließend entwickelt wird, um ein dem gewünschten Muster entsprechendes Muster des Photoresistfilmes zu bilden, und daß danach eine Naß- oder Trockenätzung durchgeführt wird, um die freiliegenden Teile des Werkstückes zu entfernen.
Bei der Herstellung von Halbleiteranordnungen muß das Verfahren vom Aufbringen des Photoresistfilmes bis zun Ätzen wiederholt durchgeführt werden. Hierbei treten jedes Mal, wenn die Maske in einer vorgegebenen Stellung angeordnet wird, unvermeidlicherweise gewisse Fehler auf. Bei der Herstellung von Halbleiteranordnungen muß daher eine Toleranz vorgegeben werden, die den Fehlern entspricht, die sich bei der Maskenausrichtung ergeben. Dies hat einen von wesentlichen Gründen dargestellt, welche die Erhöhung der Integrationsdichte von Halbleiteranordnungen behindern.
Zur Lösung dieses Problems hat man bereits an ein Verfahren gedacht, das als Selbstausrichtung bezeichnet wird und keine Vorgabe der Toleranz erfordert, wobei dieses Verfahren bereits in einer ganzen Reihe von Fällen verwendet worden ist.
Es ist bekannt, daß die Selbstausrichtung eine Technik darstellt, bei der zwei oder mehr miteinander auszurichtende Schichten aus gerichtet werden, ohne daß spezielle Mittel zur Ausrichtung hinzugefügt werden.
130009/0924
ORIGINAL INSPECTED
ο η ο ■" ^r ο
Bei einem derartigen Verfahren nimmt die besetzte Fläche erheblich ab, was sehr wirkungsvoll ist, um eine hohe Integrationsdichte und Betriebsgeschwindigkeit der Halbleiteranordnungen zu erzielen sowie ihre Streukapazität usw. zu verringern. Ein derartiges Verfahren ist daher im weiten Umfang für die Herstellung von Halbleiteranordnungen verwendet worden. Bislang ist jedoch ein solches Verfahren nicht für die Herstellung eines Kontaktloches oder die lagemäßige Übereinstimmung zwischen einem Kontaktloch und einem Verbindungsteil verwendet worden.
D.h., der Herstellungsschritt der Herstellung einer Öffnung in einer Isolierschicht zur Ausbildung eines Kontaktloches und der Herstellungsschritt der Ätzung eines Leitungsfilmes aus Metall, polykristallinem Silicium oder dergleichen zu einem vorgegebenen Muster zur Herstellung eines Verbindungsmusters, das mit einem Kontaktloch verbunden ist, sind immer noch mit der herkömmlichen Photolithographie durchgeführt worden.
Damit sind jedoch eine große Anzahl von Nachteilen verbunden, einschließlich einer Zunahme der Anzahl von Arbeitsschritten, Komplizierung des Herstellungsverfahren?, Auftreten von Fehlern aufgrund von Fehlern bei der Maskenausfluchtung, Zunahme der erforderlichen Fläche usw., so daß ein erheblicher Bedarf an Verbesserungen besteht.
Insbesondere bei großintegrierten Schaltungen oder LSI-Schaltungen machen die Verbindungsteile ungefähr 2 5 bis 5 0 % der gesamten Chip-Fläche aus, und somit ist die Verringerung der Fläche der Verbindungsteile sehr wichtig, um die Größe oder Flächenausdehnung eines Halbleiterchips zu verringern. Bislang war es jedoch nicht möglich, die Fläche des Kontaktloches und den Teil der daran angeschlossenen Verbindung zu verringern. Dies hat unvermeidlicherweise zu einer großen Fläche oder Ausdehnung des Halbleiterchips
130009/0924
ORIGINAL INSPECtED
3 0 3 f.: 3 5 3
geführt und ein erhebliches Hindernis bei der Steigerung der Integrationsdichte dargestellt.
Aufgabe der Erfindung ist es daher, ein Verfahren zur Herstellung von Halbleiteranordnungen anzugeben, mit dem sich eine höhere Integrationsdichte erreichen läßt.
Zur Erreichung dieses Zieles ist gemäß der Erfindung vorgesehen, daß Teile eines Resistfilmes, in dem ein Kontaktloch und eine Verb-ingung herzustellen sind, jeweils mit Elektronenstrahlen unterschiedlicher Intensitäten bestrahlt werden, um dadurch ein Resistmuster mit sich lokal ändernder Dicke zu bilden, so daß das Kontaktloch und das Verbindungsteil mit im wesentlichen gleichem Genauigkeitsgrad wie bei der Selbstausrichtung hergestellt werden können.
Mit dem erfindungsgemäßen Verfahren wird in vorteilhafter Weise erreicht, daß die erforderliche Fläche für die Verbindungsteile klein ist und daß Kontaktlöcher mit den dazugehörigen angeschlossenen Verbindungen leicht und mit hoher Genauigkeit hergestellt werden können.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in
Fig. la bis Ie Darstellungen im Schnitt zur Erläuterung der
verschiede
Verfahren;
verschiedenen Stadien beinv erfindungsgemäßen
Fig. 2 eine schematische Draufsicht zur Erläuterung
der Bestrahlung mit Elektronenstrahlen; und in
Fig. 3a bis 3e Darstellung im Schnitt zur Erläuterung der und Fig. 4a bis 4f verschiedenen Schritte bei zwei weiteren Ausführungsformen des erfindungsgemäßen Verfahrens.
1 30009/0924
ORIGINAL INSPECTED
303!/·353
Beispiel 1:
Zunächst werden, wie in Fig. la dargestellt, ein Phospho-silikatglasfilm oder PSG-FiIm 2 mit einer Dicke von 0,6 μπι mit einem chemischen Dampfauftragungsverfahren sowie ein Polymethylisopropylenylketon-Filin oder PMIPK-FiIm 3 mit einer Dicke von 1,3 mn als positiver Elektronenstrahlresist übereinander auf ein Siliciumsubstrat aufgetragen. Obwohl ein Halbleiterelement in dem Siliciumsubstrat ausgebildet ist, ist es in der Darstellung und Beschreibung der Deutlichkeit halber weggelassen, um das Verständnis zu erleichtern, da es nicht von ausschlaggebender Bedeutung für das erfindungsgemäße Verfahren ist.
Anschließend wird, wie bei der Draufsieht gemäß Fig. 2 angedeutet, unter Verwendung eines Elektronenstrahles der Teil h des Resistfilmes, in dem ein Kontaktloch auszubilden ist, einer Bestrahlung
— 5 2
mit ungefähr 30 % (ungefähr 5 χ 10 Coulomb/cm ) einer Optimaldosis unterworfen, worauf—hin Teile S, in denen Verbindungen auszubilden sind, einer Bestrahlung mit ungefähr 70 % (ungefähr
-5 2
7 χ 10 Coulomb/cm ) der Optimaldosis ausgesetzt werden. Infolgedessen wird der Teil 4, in dem das Kontaktloch auszubilden ist, mit der Summe der Dosen der beiden Bestrahlungen bestrahlt.
Wenn solche Bestrahlungen durchgeführt werden, erreicht die Summe der Dosen der beiden Bestrahlungen im Teil U, in dem das Kontaktloch auszubilden ist, im wesentlichen die Optimaldosis. Wie in Fig. Ib dargestellt, wird daher, wenn die Entwicklung durchgeführt wird, der PMIPK-FiIm als Resistfilm 3 des Teiles 4, in dem das Kontaktloch auszubilden ist, vollständig entfernt^ um die Oberfläche des PSG-Filmes 2 freizulegen und die Dicke des Resistfilmes 3 der Teile 5, in denen die Verbindungen auszubilden sind, nimmt auf ungefähr 0,3 um ab.
1 30009/0924
3 O 3 Γ·: 5 3
Anschließend wird das erhaltene Substrat mit einem reaktiven Zerstäubungsätzen bearbeitet, bei dem als Atmosphärengas eine Gasmischung verwendet wird, die aus CUFR und He besteht. Dann wird, wie in Fig. Ic dargestellt, der Teil des PSG-Filmes 2, in welchem die Oberflache freigelegt ist, zur Bildung des Kontaktloches entfernt, und gleichzeitig wird der dünnere Resistfilm entfernt, um die Oberfläche des PSG-Filmes 2 freizulegen. Beim nächsten Schritt wird ein Film 5, beispielsweise aus Aluminium, als Metallfilm für Verbindungen durch Vakuumverdampfung aufgetragen, wie es in Fig. Id dargestellt ist. Danach wird, wenn der verbleibende Resistfilm 3 zusammen mit dem darauf aufgebrachten Film 6 aus Aluminium entfernt wird, ein Kontakt 6', der sich "zu der Verbindung auf dem PSG-FiIm 2 und dem Substrat 1 erstreckt, zusammen mit der Verbindung 6 auf dem PSG-FiIm 2 gebildet, wie es in Fig. Ie dargestellt ist.
Wie oben erläutert, werden beim erfindungsgemäßen Verfahren die Bestrahlungen der Teile des Resistfilmes, in welchem das Kontaktloch und die Verbindungen auszubilden sind, mit Elektronenstrahlen durchgeführt und keine Maske zur Belichtung mit Licht verwendet. Es ist somit nicht erforderlich, wiederholt Maskenausfluchtangen oder lagemäßige Übereinstimmungen vorzunehmen, wie es bei der Bestrahlung des Werkstückes mit Licht der Fall ist. Infolgedessen treten keinerlei Fehler im Zusammenhang mit der Maskenausrichtung auf. Da darüber-hinaus die Genauigkeit der Positionierung mit dem Elektronenstrahl sehr gut ist und innerhalb von - 0,1 um liegt, kann das Kontaktloch mit dem gleichen ausgezeichneten Genauigkeitsgrad wie bei der Selbstausrichtung ausgebildet werden.
Bei der vorliegenden Ausführungsform sind die Dosen für die Teile, in denen das Kontaktloch und die Verbindungen auszubilden sind, mit 30 % bzw. 7 0 % der Optimaldosis zur Ausbildung eines genauen Resistmusters angegeben. Lediglich der Vollständigkeit halber darf jedoch darauf hingewiesen werden, daß das Kontaktloch und die Verbindungen ohne Schwierigkeit auch dann ausgebildet werden können, wenn die Dosen von den genannten Werten etwas abweichen.
130009/0924
3 Q 3 Γ· '· .·
Wenn jedoch die Summe der Dosen wesentlich höher als die Optimaldosis ist, nimmt die Menge des durch die Entwicklung zu entfernenden Resistfilmes zu und die Formen werden ungenau. Es ist daher besser, jegliche überschüssige Bestrahlung zu vermeiden.
Die Dosen des Elektronenstrahls für die Teile, in denen das Kontaktloch und die Verbindungen auszubilden sind, betragen ungefähr bis 60 % bzw. 90 bis 40 % der Optimaldosis im praktischen Betrieb. Sie werden so gewählt, daß ihre Summe im wesentlichen gleich der Optimaldosis wird.
Selbstverständlich können außer Phospho-silikatglas (PSG) auch verschiedene andere Materialien, wie z.B. Siliciumdioxid und Siliciumnitrid für die Isolierschicht verwendet werden.
Beispiel 2:
Bei der hier beschriebenen Ausführungsform handelt es sich um ein Beispiel, bei dem zwei Arten von Resistfilmen mit unterschiedlichen Eigenschaften übereinander geschichtet anstelle des einschichtigen Resistfilmes 3 bei dem Beispiel 1 verwendet werden.
Wie in Fig. 3a dargestellt, werden ein PSG-FiIm 2, ein erster Resistfilm 7 und ein zweiter Resistfilm 8 nacheinander auf ein Sxlxciumsubstrat 1 aufgebracht. Die zu verwendenden ersten und zweiten Resistfilme 7 und 8 sind so gewählt, daß die Relationen eines guten Lösungsmittels und eines schlechten Lösungsmittels bei der Entwicklung einander gegenüberstehen und daß der zweite Resistfilm 8 eine höhere Empfindlichkeit als der erste Resistfilm besitzt.
130009/0924
ORIGINAL INSPECTED.
O U ν1 . _■ .j ^j
Das bedeutet, die zu verwendenden Resistfilme werden in der nachstehend angegebenen V/eise ausgewählt. Ein bestrahlter Teil des ersten Resistfilmes wird mit einem bestimmten flüssigen Entwickler Λ entfernt", jedoch wird der Teil des zweiten Resistfilmes damit nicht entfernt. Bei der Verwendung eines anderen flüssigen Entwicklers B wird der bestrahlte Teil des ersten Resistfilmes nicht entfernt, aber der des zweiten Resistfilmes entfernt. Darüber hinaus hat der zweite Resistfilm eine höhere Empfindlichkeit als der erste Resistfilm.
Als erste und zweite Resistfilme, die diesen Bedingungen genügen, können viele Arten von Resist filmen verwendet werden. Beim vorliegenden Beispiel wurde P(MMA-MA) als Copolymer zwischen PoIymethylmethacrylat PMMA und Methylacrylat MA als zweiter Resistfilm verwendet, während Polymethylisopropylenylketon PMIPK als erster Resistfilm verwendet wurde. Nach dem Vorheizen der ersten und zweiten Resistfilme bei einer Temperatur von 1500C für eine Dauer von 60 Minuten wurden sie in gleicher Weise wie beim Beispiel 1 mit einem Elektronenstrahl bestrahlt. Die über Teilen liegenden Resistfilme, auf denen Verbindungen auszubilden waren, warden mit einer Optimaldosis für den zweiten Resistfilm 8 bestrahlt , und die über einem Teil liegenden Resistfilme, auf dem ein Kontaktloch auszubilden war, wurden mit einer Optimaldosis für den ersten Resistfilm 7 bestrahlt· Die Dosen im vorliegenden
-5 -4
Beispiel lagen in der Größenordnung von 10 bzw. 10 Coulomb/cm ,
Der zweite Resistfilm 8 wurde unter Verwendung eines dafür geeigneten flüssigen Entwicklers entwickelt, nämlich einem gemischten Lösungsmittel, das aus Methylisobutylketon und Isopropanol in einem Volumenverhältnis von 2 : 1 besteht. Dann werden, wie in Fig. 3b dargestellt, nur die bestrahlten Teile des zweiten Resistfilmes 8 entfernt, und der erste Resistfilm 7 wird nicht entfernt, da er mit dem genannten flüssigen Entwickler nicht entwickelt ist.
1 30009/0924
JgKSWAL INSPECTED
3 ο:
Anschließend wird der erste Resistfilm 7 mit einem dafür geeigneten flüssigen Entwickler entwickelt, nämlich einem gemischten Lösungsmittel aus /Vinylacetat und n-Butylcal Josolve bei einem Volumenverhältnis von 3:4. Dann wird, da der Tci1 des ersten Resistfilmes 7, in welchem dan Kontaktloch auszubilden ist, mit der oben angegebenen Optimaldosis für den ersten Resistfilm 7 bestrahlt worden ist, in der in Fig. 3c angedeuteten V/eise entfernt und die Oberfläche des PSG-Filines 2 freigelegt.
Nach dem Entfernen des freiliegenden Teiles des PSG-Filmes 2 mit einer Flußnäure-Ammoniumfluorid-Lösung in einem Mischungsverhältnis von 1 : 10 werden die Teile des ersten Resistfilmes 7, in dem die Verbindungen herzustellen sind, mit einem Entwickler entfernt, wobei ein ketonartiger flüssiger Entwickler (Methylisobutylketon) verwendet wird. Da in diesem Falle die Dosis für die Teile, in denen die Verbindungen herzustellen sind, kleiner ist als die Optimaldosis für den ersten Resistfilm 7 der oben beschriebenen Art, wird eine Sensibilisierung zur Erhöhung der Löslichkeit des Resistfilmes vorgenommen. Wie in Fig. 3d dargestellt, erfolgt daher eine Seitenätzung des ersten Resistfilmes 7, und es werden Überhänge 8' des zweiten Resistfilmes 8 gebildet.
Die Temperatur und die Entwicklungszeit eines flüssigen Entwicklers bei der in diesem Falle durchgeführten Sensibilisierung sind beispielsweise 25°C bzw. 2 Minuten, wobei der erste Resistfilm 7 seitlich ungefähr 0,5 pm geätzt wird.
In gleicher Weise wie beim Beispiel 1 wird ein Aluminiumfilm 9 durch Vakuumverdanpfung auf die gesamte Fläche aufgetragen, woraufhin die ersten und zweiten Resistfilme 7 und 8 zusammen mit dem darauf aufgebrachten Aluminiumfilm 9 entfernt werden, wobei ein derartiges Entfernen des Aluminiumfilmes üblicherweise als Abheben oder Lift-off bezeichnet wird. Dann wird, wie in
130009/0924
Fig. 3e dargestellt, der Aluminiumfilm 9 nur an den Stellen oder Teilen gelassen, an denen der Kontakt und die Verbindungen auszubilden sind, so daß der Kontakt 9" mit dem Substrat und die Verbindungen 9 auf dem PSG-FiIm 2 gebildet werden. Da in diesem Falle wegen des vorstehend beschriebenen zweiten Resistfilmes 8 die überhängenden Teile vorhanden sind, erfolgt die Bildung des Kontaktes und der Verbindungen durch das Abheben in sehr günstiger Weise. Auch wenn im vorliegenden Beispiel beim ersten Resistfilm das Material PMIPK durch das Material PMMA (Polymethylmethycrylat) ersetzt wurde, ließen sich sehr gute Ergebnisse erzielen.
Beispiel 3:
Beim vorliegenden Beispiel werden ein Resistfilm, dessen Löslichkeit bei Bestrahlung mit einem Elektronenstrahl ansteigt, und ein Photoresistfilm, dessen Löslichkeit bei Bestrahlung mit ultravioletter Strahlung ansteigt, verwendet, zwischen denen ein polycristalliner Siliciumfilm als Schutzfilm für den Photoresistfilm bei der Entwicklung des Resistfilmes d?zwischengescha]tet wird.
Wie in Fig. 4a dargestellt, werden ein PSG-FiIm 2, ein Photoresistfilm 10, bei dem es sich um das unter der Bezeichnung . AZl35OJ von der Firma Shipley Inc. im Handel erhältliche Material handeln kann, ein polykristalliner Siliciumfilm 11 als Zwischenschicht oder Schutzfilm, und ein Resistfilm 12 aus PMMA, der mit einem Elektronenstrahl reagieren kann, übereinander auf einem Siliciumsubstrat 1 in der angegebenen Weise aufgebracht.
Wie beim Beispiel 1 wird ein Teil, in welchem ein Kontaktloch auszubilden ist, zuerst mit dem Elektronenstrahl mit einer Dosis von 30 % einer Optimaldosis bestrahlt. Anschließend werden die Teile, in denen Verbindungen herzustellen sind, mit einer Dosis
1 30009/092A INSPECTED
ο U ο .j j j - 13 -
von 70 % der Optimaldosis bestrahlt. Somit wird der Teil, in dem das Kontaktloch auszubilden ist, mit der Summe der beiden Dosen bestrahlt.
VJenn das Werkstück entwickelt ist, wie es in Fig. Hb dargestellt ist, ist der Teil des Resistfilmes 12, in welchem das Kontaktloch auszubilden ist, vollständig entfernt, so daß die Oberfläche des polykristallinen Siliciumfilmes 11 freiliegt, während der Resistfilm 12 nicht vollständig entfernt ist und eine verringerte Dicke in den Teilen aufweist, in denen die Verbindungen herzustellen sind.
Der freiliegende Teil des polycristallinen Siliciumfilmes 11 wird durch ein reagierendes Zerstäubungsätzen unter Verwendung von CF^ entfernt, außerdem wird die gesamte Oberfläche mit ultravioletter Strahlung bestrahlt. Dann wird in dem Photoresistfilm 10 nur der durch das Entfernen des polykristallinen Siliciumfilmes 11 freiliegende Teil der ultravioletten Strahlung ausgesetzt und erhält eine höhere Löslichkeit. Wenn daher die Entwicklung nach der Bestrahlung mit ultravioletter Strahlung durchgeführt wird, wird eine öffnung 13a in der in Fig. 4c dargestellten Weise ausgebildet .
Anschließend wird unter Verwendung des reaktiven Zerstäubungsätzens der freiliegende Teil des PSG-Filmes 2 zur Herstellung des Kontaktloches entfernt. In diesem Falle nimmt auch die Dicke des Resistfilmes 12 ab, mit dem Ergebnis, daß in der in Fig. Hd dargestellten Weise der dünnere Resistfilm entsprechend den Teilen, an denen Verbindungen herzustellen sind, entfernt wird, um die Oberfläche des polykristallinen Siliciumfilmes 11 freizulegen.
Nach dem Entfernen der freiliegenden Teile des polykristallinen Siliciumfilmes 11 unter Verwendung des reaktiven Zerstäubungsätzens unter Verwendung von CF^ wird die gesamte Oberfläche mit
1 30009/0924
ORIGINAL INSPECTED
η ι"; c
intensiver ultravioletter Strahlung bestrahlt und das Werkstück der Entwicklung ausgesetzt. Somit werden, wie in Fig. Ue dargestellt, diejenigen Teile des Photoresistfilmes 10, an denen Verbindungen herzustellen sind, zur Freilegung der Oberfläche des PSG-Filmes 2 entfernt; dabei werden gleichzeitig überhängende Teile wegen des polykristallinen Siliciumfilmes 11 und des Resistfilmes 12 durch seitliches Ätzen gebildet.
Wie im Beispiel 2 wird ein Aluminiumfilm 13 durch Vakuumverdampfung aufgebracht, woraufhin der übrige Photoresistfilm 10 zusammen mit dem polykristallinen Siliciumfilm. 11 und dem darauf aufgebrachten Resistfilm 12 entfernt wird. Dann werden,"wie in Fig. Uf dargestellt, ein Kontakt 13' und die Verbindungen 13 durch den zurückgelassenen Aluminiumfilm gebildet.
Auch bei dieser Ausführungsform wird die Überhanganordnung mit den überhängenden Teilen gebildet und dann das Abnehmen der Schichten wie bei dem Beispiel 2 durchgeführt, so daß eine gute Halbleiteranordnung mit außerordentlich hoher Präzision hergestellt wird.
Es versteht sich von selbst, daß für die Zwischenschicht oder den Schutzfilm 11 die verschiedensten Isoliermaterialien außer dem polykristallinen Silicium verwendet werden können, wie z.B. Siliciumdioxid, Siliciumnitrid und Aluminiumoxid, sowie auch Aluminium, Nickel, Chrom und Titan. Um sie zu ätzen, können die verschiedensten Ätzverfahren verwendet werden, wie z.B. das Ionenfrasen.
Hinsichtlich des Photoresistfilmes 10 und des Resistfilmes 12 können nicht nur verschiedene Materialien verwendet, sondern auch die entsprechenden Positionen umgekehrt werden. In dem Falle, wo der Photoresistfilm im obersten Bereich angeordnet
130009/092A
ORIGINAL !FsiSPECTED
3 03'1
wird, führt die Verwendung von zwei Masken zu einem Fehler bei der Maskenausfluchtung, und somit müssen Fehler dadurch verhindert werden, daß nur eine einzige Belichtung mit Licht mit einer Maske durchgeführt wird, deren Lichtdurchlässigkeitsfaktor sich lokal ändert.
Zusammenfassend wird somit ein Verfahren angegeben, bei dem der Bereich eines Resistfilmes, in dem ein Kontakt auszubilden ist, und der Bereich, in dem eine Verbindung herzustellen ist, jeweils mit einem Elektronenstrahl mit einer Dosis, die im wesentlichen gleich einer Optimaldosis des Resistfilmes bzw. einer geringeren Dosis als die Optimaldosis ist, bestrahlt werden. Anschließend wird der Resistfilm entwickelt.
Durch Trockenätzen wird in dem Bereich des herzustellenden Kontaktes eine öffnung ausgebildet, die sich bis zu einem Substrat erstreckt, und die Oberfläche eines über dem Substrat liegenden Isolierfilmes in dem Bereich freigelegt, in den die Verbindung herzustellen ist.
Nach dem Aufbringen eines leitenden Metallfilmes auf die gesamte Oberfläche wird der übrig gebliebene Resistfilm zusammen mit dem darauf aufgebrachten Metallfilm entfern, so daß der Kontakt und die Verbindung hergestellt werden.
1 30009/0924
ORIGINAL INSPECTED
Leerseite

Claims (5)

  1. 'J (K-
    PAI EN tANWÄLl £
    SCHIFF v. FÜNER STREHL SCH Ü BEL-HO PF EBBINGHAUS FINCK
    MARIAHILFPL.ATZ 2 & 3, MÖNCHEN S)O
    POSTADHESSE: POSTFACH 95 OI 6O, D-E)OOO MÜNCHEN 95
    HITACHI, LTD. 13. August 19 80
    DEA-25 231
    Verfahren zur Herstellung von Halbleiteranordnungen
    Patentansprüche
    Iy Verfahren zur Herstellung von Halbleiteranordnungen, gekennzeichnet durch folgende Verfahrensschritte:
    a) Aufbringen eines Isolierfilmes und eines mit einem Elektronenstrahl reagierenden Resistfilmes in übereinander geschichteter Anordnung auf der Oberfläche eines Halbleitersubstrats,
    b) Bestrahlen des Bereiches des Resistfilmes, in dem ein Kontakt auszubilden ist, und des Bereiches, in dem eine Verbindung herzustellen ist, mit dem Elektronenstrahl mit einer Optimaldosis für den Resistfilm bzw. mit einer geringeren Dosis als der Optimaldosis , um die Löslichkeiten der bestrahlten Bereiche zu erhöhen,
    130009/0924
    ORIGINAL INSPECTED
    3030353
    c) Entwickeln des Resistfilmes zur Herstellung einer sich bis zum Isolierfilm erstreckenden Öffnung in dem Bereich des Resistfilmes, in dem der Kontakt herzustellen ist, und zur gleichzeitigen Verringerung der Filmdicke des Bereiches des Resistfilmes, in dem die Verbindung herzustellen ist,
    d) Durchführen einer Trockenätzung zur Entfernung des freiliegenden Bereiches des Isolierfilmes zur Bildung eines Kontaktloches und zum gleichzeitigen Entfernen des Resistfilmes in dem Bereich, in dem die Verbindung herzustellen ist, um eine Oberfläche des Isolierfilmes freizulegen,
    e) Aufbringen eines leitenden Metallfilmes auf die gesamte Oberfläche und
    f) Entfernen des Resistfilmes zusammen mit dem darauf aufgebrachten Metallfilm.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Resistfilm verwendet wird, der aus zwei Arten von übereinander geschichteten Resistfilmen besteht.
  3. 3. Verfahren nach Anspruch 2 , dadurch gekennzeichnet, daß zwei Arten von Resistfilmen verwendet werden, deren Löslichkeiten für flüssige Entwickler unterschiedlich sind.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß zwei Arten von Resistfilmen verwendet werden, von denen einer ein Resistfilm ist, dessen Löslichkeit durch Bestrahlung mit dem Elektronenstrahl erhöht wird, während der andere ein Photoresistfilm ist, dessen Löslichkeit durch Bestrahlung mit ultravioletter Strahlung
    130009/0924
    ORIGINAL INSPECTED
    303
    erhöht wird, daß ein Schutzfilm zwischen dem Resistfilm und dem Photoresistfilm angeordnet wird, und daß der Bereich des Photoresistfilmes, in dem der Kontakt herzustellen ist, mit ultravioletter Strahlung bestrahlt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für den Schutzfilm ein Material aus der Gruppe gewählt wird, die aus polykristallinem Silicium, Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Aluminium, Nickel, Chrom und Titan besteht.
    ORIGINAL INSPECTED
DE3030653A 1979-08-13 1980-08-13 Verfahren zur Herstellung von Halbleiteranordnungen Expired DE3030653C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10224579A JPS5626450A (en) 1979-08-13 1979-08-13 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3030653A1 true DE3030653A1 (de) 1981-02-26
DE3030653C2 DE3030653C2 (de) 1984-02-23

Family

ID=14322219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3030653A Expired DE3030653C2 (de) 1979-08-13 1980-08-13 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (4)

Country Link
US (1) US4315984A (de)
JP (1) JPS5626450A (de)
DE (1) DE3030653C2 (de)
NL (1) NL184755C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
JPS61117832A (ja) * 1984-11-14 1986-06-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE3446789A1 (de) * 1984-12-21 1986-07-03 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum herstellen von halbleiterbauelementen
JP2570709B2 (ja) * 1986-10-28 1997-01-16 ソニー株式会社 エツチング方法
JPH0750704B2 (ja) * 1987-03-20 1995-05-31 富士通株式会社 半導体装置の製造方法
US5049972A (en) * 1988-01-29 1991-09-17 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US4855252A (en) * 1988-08-22 1989-08-08 International Business Machines Corporation Process for making self-aligned contacts
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
JP2794118B2 (ja) * 1989-05-16 1998-09-03 三菱電機株式会社 微細パターンの形成方法
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist
JPH03278432A (ja) * 1990-03-28 1991-12-10 Kawasaki Steel Corp 半導体装置の配線形成方法
US5290664A (en) * 1990-03-29 1994-03-01 Sharp Kabushiki Kaisha Method for preparing electrode for semiconductor device
US5407785A (en) * 1992-12-18 1995-04-18 Vlsi Technology, Inc. Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures
US5478779A (en) 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6025116A (en) * 1997-03-31 2000-02-15 Siemens Aktiengesellschaft Etching of contact holes
US6146986A (en) * 1999-01-08 2000-11-14 Lam Research Corporation Lithographic method for creating damascene metallization layers
US6174801B1 (en) 1999-03-05 2001-01-16 Taiwan Semiconductor Manufacturing Company E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6528934B1 (en) 2000-05-30 2003-03-04 Chunghwa Picture Tubes Ltd. Beam forming region for electron gun
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
JP2008022028A (ja) * 2007-09-18 2008-01-31 Nec Lcd Technologies Ltd 薄膜トランジスタの製造方法
JP2008047932A (ja) * 2007-09-18 2008-02-28 Nec Lcd Technologies Ltd 薄膜トランジスタの製造方法
FR2921751B1 (fr) * 2007-10-02 2009-12-18 St Microelectronics Crolles 2 Procede de realisation de dispositif semi-conducteur a architecture asymetrique
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2547792A1 (de) * 1974-10-25 1976-05-20 Hitachi Ltd Verfahren zur herstellung eines halbleiterbauelementes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649393A (en) * 1970-06-12 1972-03-14 Ibm Variable depth etching of film layers using variable exposures of photoresists
US3930857A (en) * 1973-05-03 1976-01-06 International Business Machines Corporation Resist process
US4035522A (en) * 1974-07-19 1977-07-12 International Business Machines Corporation X-ray lithography mask
US4001061A (en) * 1975-03-05 1977-01-04 International Business Machines Corporation Single lithography for multiple-layer bubble domain devices
US4040891A (en) * 1976-06-30 1977-08-09 Ibm Corporation Etching process utilizing the same positive photoresist layer for two etching steps

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2547792A1 (de) * 1974-10-25 1976-05-20 Hitachi Ltd Verfahren zur herstellung eines halbleiterbauelementes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Buch: S.Schiller, U.Heise, S.Ponzer: ELEKTRONENSTRAHL-TECHNOLOGIE, Stuttgart 1977, S. 333 bis 335 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen

Also Published As

Publication number Publication date
DE3030653C2 (de) 1984-02-23
NL184755B (nl) 1989-05-16
NL184755C (nl) 1989-10-16
US4315984A (en) 1982-02-16
JPS6323657B2 (de) 1988-05-17
NL8004586A (nl) 1981-02-17
JPS5626450A (en) 1981-03-14

Similar Documents

Publication Publication Date Title
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3000746C2 (de) Verfahren zur Erzeugung von mikroskopischen Bildern
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE4440230A1 (de) Verfahren zur Ausbildung feiner Halbleitervorrichtungsmuster
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE3037876A1 (de) Verfahren zum herstellen eines feinen musters aus einem aluminiumfilm
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE4413152A1 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE19648075C2 (de) Phasenschiebemaske und Herstellverfahren für diese
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
DE69125653T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung einschliesslich eines Herstellungsschrittes für ein Muster eines Fotoresistfilms
DE2835363A1 (de) Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3424085C2 (de)
DE1639241A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2915058C2 (de) Magnetblasen-Speicheranordnung und Verfahren zu ihrer Herstellung
DE4447264A1 (de) Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee