DE2611863C2 - Schaltungsanordnung zur Umsetzung von Signalpegeln - Google Patents
Schaltungsanordnung zur Umsetzung von SignalpegelnInfo
- Publication number
- DE2611863C2 DE2611863C2 DE2611863A DE2611863A DE2611863C2 DE 2611863 C2 DE2611863 C2 DE 2611863C2 DE 2611863 A DE2611863 A DE 2611863A DE 2611863 A DE2611863 A DE 2611863A DE 2611863 C2 DE2611863 C2 DE 2611863C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- ttl
- base
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines zweiten
logischen Pegels nach dem Gattungsbegriff des Patentanspruches 1.
In Datenverarbeitungsanlagen werden heutzutage verschiedene logische Schaltkreise zur Verarbeitung
der binären Signale verwendet, so beispielsweise TTL (Transistor-Transistor-Logic)-, CML (Current-Mode-Logic)- und ECL (Emitter-Coupled-LogicJ-Schaltkreise.
In vielen der heutigen Datenverarbeitungssysteme gelangen verschiedene Arten von Logikschaltkreisen in
verschiedenen Teilen des Systems zur Anwendung. Um die Daten aus einem Teil der Datenverarbeitungsanlage
in einen anderen Teil der Anlage zu übertragen, ist es oämals erforderlich, eine logische Signalart in eine andere logische Signalart umzusetzen. Im Stand der Technik bekannte Signalumsetzer, wie beispielsweise der aus
der US-PS 37 66 406 bekannte ECL/TTL-Umsetzer. benutzen Dioden und andere Halbleitereinrichtungen, um
einen vorgegebenen Spannungsabfall zu erzeugen und auf diese Weise den einen binären Signaltyp in den anderen binären Signaltyp umzusetzen. Diese bekannten
Umsetzer benutzen ein gemeinsames Massepotential sowohl für die Eingangs- als auch für die Ausgangssignale. So benutzen beispielsweise bei dem bekannten
Umsetzer ein ECL-Fmgangssignal und ein TTL-Ausgangssignal die gleiche Schaltungsschicne als gemeinsame Masse. Die nach der gemeinsamen Schaltungsschiene fließenden Ströme innerhalb des ECL-Schaltkreises
erzeugen Slörsignalc im TTL-Ausgangsteil des Umsetzers. Ebenso werden Schwankungen der Spannungsversorgung innerhalb des ECL-Schaltkreises auf den TTL-Ausgangstcil des Schaltkreises übertragen. Weiterhin
erzeugen die einen Schaltkreise selbstinduzierte Stör-Ti spannungen mit einem Pegel, der bei einer Überführung
der Signale auf die anderen Schaltkreise nicht akzeptierbar ist. Die hinsichtlich der bekannten Umsetzer erzeugten Störsignale müssen daher eliminiert werden,
wenn man sicherstellen will, daß am Ausgang des Datenverarbcitungssyslemes keine fehlerhaften Signale
erzeugt werden.
Es ist daher die Aufgabe der vorliegenden Erfindung,
eine Schaltungsanordnung der eingangs genannten Art so auszubilden, daß etwa erzeugte Störsignale bei der
Umsetzung von einem Logikpegel auf den anderen Logikpcgel nicht mit übertragen werden, wobei gleichzeitig eine hohe Arbeitsgeschwindigkeit des Umsetzers sichergestellt werden soll. Die Lösung dieser Aufgabe
gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen des Pc-
gclumsetzcrs sind den Untcransprüchcn entnehmbar.
nnhand eines in der Zeichnung dargestellten Ausführungsbcispiclcs sei die Erfindung im folgenden näher
beschrieben. Ls zeigt
Y) F i g. I ein detailliertes Schaltungsschema eines Pegelumsctzcrs gemäß der vorliegenden Erfindung; und
F i g. 2 Impulsformcn zur Erläuterung der Arbeitsweise des Pcgelutnsetzersgemäß Fig. 1.
Gemäß Fig. I ist ein Pegelumsctzer dargestellt, der
ho ein logisches CML-Signal in ein logisches TTL-Signal
umsetzt und aus einem Stromschaltcr I, einem Spannungsteiler 2, einem TTL-Logikgalicr 3 und einer
Klemmschaltung 4 besteht. F.in an die Fingangsklcmine
Vi angelegtes CMI.-Pcgelsignal wird durch diese Sclialtungsanordnung in ein an der Ausgangsklemmen V11 auftretendes TTL-Pcgclsignal umgesetzt. Zwischen dem
Massepolcntial des TTl.-Logikgattcrs und dem Massepotential des CML-Schaltkrciscs ist eine Potentiallrcn-
nung vorgesehen, um die Störspannungen zu reduzieren, welche von der Masseschiene des TTL-Schaltkreises
auf die Masseschiene des CML-Schaltkreises übertragen werden könnten. Auf diese Weise erhält man ein
relativ störungsfreies Ausgangssignal V0 am Ausgang des TTL-Schalücreises. Durch die Potentialtrennung
zwischen dem TTL- und dem CML-Massepotential können ferner die in dem TTL-Schaltkreis erzeugten selbstinduzierten
Störsignale die Wirkungsweise des CML-Schaltkreises nicht beeinflussen. Auf Grund der hohen
in dem TTL-Schaltkreis erzeugten Obergangsströme und der durch die Zuleitungen von den integrierten
Schaltkreisen zu dem logischen Pegelumsetzer gegebenen hohen Induktanzpegel werden Übergangs-Störspannungen
auf den Masseschienen und den Stromversorgungsschienen erzeugt. Die Übergangsspannungen
in dem TTL-Schaltkreis verursachen Veränderungen der Bezugsspannung des CML-Schaltkreises. wenn die
CML-Masseschiene an die TTL-Masseschiene angeschlossen
ist, wodurch sich eine Verzögerung oder Voreilung der Schaltoperation des Transistors Q2 ergibt,
was sich hinsichtlich des Betriebes des logischen Pegelumsetzers als schädlich erweist.
Das TTL- Logikgatter 3 weist Transistoren Qj, Qt, Qi
und Qt auf. Jedem der Transistoren Q1, Q4 und Q, ist eine
entsprechende Schottky-Diode SD2, SD3 und 5O4 zugeordnet,
wobei die Dioden jeweils zwischen der Basis und dem Kollektor des entsprechenden Transistors angeordnet
sind, um einen Sättigungsbetrieb dieser Transistoren zu vermeiden, indem die Speicherzeit derselben
auf bekannte Weise reduziert wird. Wahlweise kann ebenfalls eine Schottky-Diode zwischen der Basis und
dem Kollektor des Transistors Qi angeordnet werden.
Der Stromschalter 1 weist Transistoren Q1 und Q2 auf,
deren Emitter an die CML-Spannungsversorgung von —3,3 V über einen Widerstand A1 angeschlossen sind.
Die Basis des Transistors Qt ist über einen Widerstand
Rt an die Eingangsklemme Vi des Pegelumsetzers angeschlossen.
Dw Basis des Transistors Q2 liegt an einer
konstanten Bezugsspannung von ungefähr —0,26 V, die durch den Spannungsteiler 2 erzeugt wird. Der Spannungsteiler
2 weist zwei hintereinander geschaltete Widerstände Ri und Rb auf, die zwischen der CML-Versorgungsspannung
von -3,3 V und dem CML-Massepotential angeordnet sind. Der Kollektor des Transistors
Qi ist an die Basis des Transistors Q1 des TTL-Logikgatters
3 und ferner über einen Widerstand Rt an die Versorgungsspannung
von 5,0 V des TTL-Logikgatters 3 angeschlossen. Der Kolbktor des Transistors Q, des
Stromschalters 1 ist einerseits mit der Basis des Transistors Qt des TTL-Logikgat:ers 3 verbunden und andererseits
an die Versorgungsspannung von 5,0 V über einen Widerstand Rj angeschlossen.
Das Schalten des Transistors Q2 verursacht bzw. verhindert
einen StromfluQ in dem TTL-Logikgatter 3, wodurch die gewünschte Umsetzung des Logikpegels an
der Ausgangsklemme des Gatters in einer noch weiter zu beschreibenden Weise erfolgt. Der Transistor Q\ des
Stromschalters 1 dient in erster Linie der Steuerung der Schaltoperation des Transistors Q2 und in zweiter Linie
einer raschen Stromabschaltung des durch die Basisemitterstrecke des Transistors Qa des Gatters 3 fließenden
Stromes, falls der Transistor Q2 den nicht-leitenden
Zustand einnimmt, wodurch die Störungen in dem TTL-Schaltkreis
in einer ebenfalls noch weiter zu beschreibenden Weise reduziert v'nrden.
Der Klemmschaitkreis 4 weist einen Transistor Q als
Emitterfolger auf, wodurch hinsichtlich des Klemmschaltkreises ein hoher Eingangswiderstand und ein
niedriger Ausgangswiderstand vorgegeben wird. Die Transistoren Q* und Q>
sind hintereinandergeschaltet, wobei jeweils die Basis eines jeden Transistors und der
Kollektor kurzgeschlossen sind, so daß die Transistoren als in Durchlaßrichtung betriebene Dioden arbeiten,
von denen jede einen Spannungsabfall von ungefähr 0,8 V aufweist.
Zusammen mit dem Impulsdiagramm gemäß F i g. 2 to sei im folgenden die Wirkungsweise der Schaltungsanordnung
gemäß F i g. 1 beschrieben.
Hinsichtlich der binären Eingangssignale der CML-Logikschaltung wird eine negative Logik verwendet
dergemäß eine binäre Null durch 0 Volt und eine binäre Eins als -03 Volt dargestellt wird. Hinsichtlich der binären
Ausgangssignale des TTL-Logikschaltkreises wird eine positive Logik verwendet, dergemäß eine binäre
Null durch ungefähr 0,4 V und eine binäre Eins durch 3.5 V dargestellt wird. Wenn ein CML-Signal von
—0,5 V entsprechend einer binären Ew-ά an die Basis des
Transistors Q, angelegt wird, so gelangt -Jieser Transistor
in den nicht-leitenden Zustand, da die Basis-Emitterspannung über dem Transistor Q1 auf einen Wert
abfällt, der unterhalb der Aussteuerspannung liegt.
Gleichzeitig nimmt der Transistor Q2 den leitenden Zustand
ein, so daß ein Strom von der TTL-Spannungsversorgung von 5,0 V über den Widerstand R 4, durch die
Kollektor-Emitterstrecke des Transistors Q2 und den
Widerstand R3 zu der Spannungsversorgung von
—33 V des CML-Schaltkreises fließt. Das Potential an der Basis des Transistors Q3 fällt somit auf eine Spannung
ab, die nicht unter 0,3 V liegt. Die Spannung von 03 Volt an der Basis des Transistors Q1 wird durch die
Klemmschaltung 4 erzeugt. Das Potential am Schal-
J5 tungspunkt V, der Klemmschaltung 4 nimmt konstant
den Wert von 1,6 V ein. wobei dieser Wert durch Änderungen des Stromes durch die Klemmschaltung 4 nicht
beeinflußt wird. Der Spannungsabfall zwischen dem Schaltungspunkt V1 und dem TTL-Massepotential wird
-to durch einen jeweiligen Spannungsabfall von 0.8 V über
der Kollektor-Emitterstrecke des Transistors Q, bzw. Qi erzeugt. Auf diese Weise tritt ein Spannungsabfall
von 1.6 V zwischen dem Schaltungspunkt V, und dem TTL-Massepotential auf. Auf Grund des Spannungsab-
falles von 0,8 V über der Basis-Emitterstrecke des Transistors
Q1 und dem Spannungsabfall von 0,5 V über der in Durchlaßrichtung betriebenen Schottky-Diode SD1
ergibt sich an der Basis des Transistors Qs eine Spannung
von ungefähr 0,3 V.
so Die npn-Transisto;-en der Schaltungsanordnung gemäß
F i g 1 gelangen in den leitenden Zustand, wenn das Potential über der Basis-tmitterstrecke ungefähr 0,8 V
en eich*. Der Transistor Q3 ist daher auf Grund der Potentialdifferenz
über der Basis-EmitterstrecVe von nur 0,3 V gesperrt, so daß sich an der Basis des Transistors
Qt ein Potential von Null Volt einstellt und sich diese
ebenfalls im nicht-leitenden Zustand befindet. Das Potential im Schaltung ,punkt V3 nimmt einen Wert ein, der
den Transistor <?« durchschaltet, wodurch ein Stromweg
von der 5,0-Voli-Spannungsversorgung über den Widerstand
R7, durch die Schottky-Diode SO3, über die
Kollektor-Emitterstrecke des Transistors Q, und über den Widerstand Ä, nach dem TTL-Massepotential geschaltet
wird. Hierbei steigt das Potential an der Basis
br des Transistors <?, an, so daß dieser durchschaltet und
die Ausgangsspannung an der Ausgangsklemme V0 entsprechend
einer binären Eins auf ungefähr 3,5 V ansteigt.
ΔΌ 11 ÖOJ
5 6
Der Klemmschaltkreis 4 begrenzt den unteren Pegel dem Zeitpunkt in den nicht-leitenden Zustand, zu dem
der Spannung im Schaltungspunkt V2 auf 0,3 V. Infolge· der Transistor Q* in den leitenden Zustand gelangt, wo·
dessen ist der Transistor Qi daran gehindert, seine Sätti- durch der zuvor erwähnte Stromanstieg über die Trangung zu erreichen, falls negative Spannungsänderungen sistorcn Qi und Qt im wesentlichen verhindert wird,
auf der Leitung 13 auftreten, die durch Veränderungen <>
Es ist dem Fachmann ohne weiterei ersichtlich, daß der TTL-Spannungsversorgung oder durch Störungen der vorstehend beschriebene Pegelumsctzer in verzwischen dem TTL-und dem CML-Massepotential ver- schicdener Weise modifiziert werden kann, ohne den
ursacht werden können. Durch die Verhinderung des Erfindungsgedanken zu verlassen. Beispielsweise kann
Sättigungsbetriebes hinsichtlich des Transistors Q2 wird der Widerstand Ria des Schaltkreises entfernt werden,
für diesen eine schnelle Abschaltzeit sichergestellt, wo- io da seine einzige Funktion darin besteht, einen unzuläsdurch die Operationsgeschwindigkeit des Pegelumset- sig hohen StromfiuB im Falle eines Kurzschlusses zwizers gesteigert wird. Der Klemmschaltkrcis hat ferner sehen der TTL-Spannungsversorgung und dem Massedie Aufgebe den Effekt der parasitären Kapazität zwi- potential zu verhindern. Ebenso kann auf den dem
sehen dem Emitter und der Basis des Transistors Q2 zu Stromschalter 1 vorgeschalteten Widerstand Ri verreduzieren, da der Strom über diese Strecke durch die is ziehtet werden. Zusätzlich können die Leitungsverbingeringe Spannungsänderung im Schaltungspunkt V2 düngen 13 und 14 vertauscht werden, so daß die Leitung
zwischen 0,3 Volt und 1,6 Volt begrenzt ist. Durch Redu- 13 mit dem Leitungsabschnitt 17 und die Leitung 14 mit
zierung der Spannungsänderung über der Basisemitter- dem Leitungsabschnitt 15 verbunden wird, wodurch die
strecke des Transistors Q2 wird somit die Schaltfre- Funktion der Transistoren Qt und φ? vertauscht und das
quenz des Transistors Q2 im Betrieb erhöht. 20 Ausgangssignal V0 gegenüber dem in F i g. 2 dargestell-Wenn entsprechend einer binären Null eine Span- ten Wert gerade vertauscht wird. Ferner kann jeder der
nung von 0 Volt an die Eingangsklemme V1 angelegt Transistoren Qj, Q4 und Qt zusammen mit ihren zugewird, so gelangt der Transistor Q, in den leitenden Zu- ordneten Schottky-Dioden SD}, SDj und SDt durch entstand und der Transistor Q2 wird gesperrt. Bei gesperr· sprechende Schottky-Transistoren ersetzt werden. Der
tem Transistor Q2 führt der Transistor Qy Strom, wenn 25 Kollektor des Transistors Qi kann ferner anstelle an die
die Basisspannung des Transistors Qj ungefähr 0,8 V er- Basis des Transistors Q* auch an den Emitter dieses
reicht. In diesem Fall fließt ein Strom von der Span- Transistors angebunden werden. Schließlich kann der
nungsversorgung von 5,0 V des TTL-Logikgatters 3 Spannungsteiler 2 durch irgendeine andere Vorrichtung
über den Widerstand Ri, die Kollektor-Emitterstrecke ersetzt werden, die eine Bezugsspannung von —0,26 V
des Transistors Qi und den Widerstand Rt nach dem 30 an die Basis des Transistors Q2 abgibt.
TTL-Massepotential. Hierbei fällt das Potential im
nicht-leitenden Zustand gelangt. Wenn die Basis des
so weist die Basis des Transistors Qt ein Potential von 35
ungefähr 0,8 V auf. und der Transistor Qt wird durchgeschaltet Entsprechend dem Spannungsabfall von 0,4 V
über der Schottky-Diode SD* ergibt sich als tatsachliche
entspricht
beschrieben. Hierbei sei vermerkt, daß bei Vorliegen 45
einer Eingangsbedindung, bei der der Transistor Qi in
den stromführenden Zustand gelangt, der Transistor Qj
die zweifache Aufgabe hat. nämlich das Abschalten des
zum gleichen Zeitpunkt Wenn das Potential im Schal- so
tungspunkt V3 an äer Basis des Transistors Q4 zu lange
den hohen Wert beibehält, nachdem der Transistor Qi in
den leitenden Zustand gelangt ist, so verbleibt der Transistor Qs ebenfalls im leitenden Zustand und bewirkt
einen großen Stromanstieg des von der Versorgungs- 55
spannung über den gerade eingeschalteten Transistor
Beziehung zwischen dem Kollektorstrom IcQi im Transistor Qi und dem Kollektorstrom IcQi im Tiansistor Q2
ist im unteren Teil der F i g. 2 dargestellt, woraus man bo
entnehmen kann, daß bei einem Anstieg des Kollektor-Stromes durch den einen Transistor der Kollektorstrom
durch den anderen Transistor abfällt Der Transistor Qi
erzeugt bei seiner Durchschaltung einen schnellen . - ,
durch die CML-Versorgungsspannung von —33 V.
Claims (5)
1. Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines
zweiten logischen Pegels mit einem TTL-Logikgatter, das auf Grund eines angelegten Eingangssignales am Ausgang Signale auf dem zweiten logischen
Pegel abgibt, einem Stromschalter, dessem Eingang
Signale des ersten logischen Pegels zugeführt werden und der das Eingangssignal für das TTL-Logikgauer liefert und mit einem an den Stromschalter
angeschlossenen Klemmschaltkrcis zur Begrenzung des Stromes durch den Schalter auf einen vorbestimmten Wert, dadurch gekennzeichnet,
daß das TTL-Logikgatter (3) an ein erstes Massepotentiai (TTL-Massse) und der Stromschalter (1) an
ein zweites von dem ersten Massepotential elektrisch getrenntes Massepotential (CML-Masse) angeschlossen U.
2. Schaltungsanordnung nach Anspruch i ffiii einem CM L-Stromschalter, welcher zwei Transistoren
aufweist, deren Emitter miteinander verbunden sind, wobei die Basis des ersten Transistors an das Eingangssignal mit dem ersten logischen Pegel angeschlossen ist. die Basis des zweien Transistors an ein
konstantes Bezugspotential angeschlossen ist und der Kollektor des zweiten Transistors mit dem Eingang des TTL-Logikgatters verbunden ist, dadurch
gekennzeichnet, daß die konstante Bezugsspannung durch einen Spannungsteiler (2) gewonnen wird, der
zwischen die Betriebsspannup·» (—33 V) und das
Massepotential des CML-Stromschalters (1) geschaltet ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das TTL- Logikgatter (3)
aufweist:
einen ersten Transistor (Qi), dessen Emitter an den
Ausgang (V0) und dessen Kollektor an eine Betriebsspannung (+5 V) angeschlossen ist.
einen zweiten Transistor (Qa), dessen Emitter mit der Basis des ersten Transistors (Qi) verbunden isi
und dessen Basis und Kollektor einerseits gemeinsam an die Betriebsspannung (+5 V) angeschlossen
sind und andererseits mit dem Kollektor des ersten Transistors (Q1) des Stromschalters (1) verbunden
sind, und einen dritten Transistor (Qt). dessen Kollektor an den Ausgang (V0) und dessen Emitter an
das Massepotential (TTL-Masse) angeschlossen ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Kollektor-Emitterstrecke eines vierten Transistors (Qi) die Basis des
zweiten Transistors (Q*) mit dem Massepotential verbindet und daß die Basis des vierten Transistors
(Qi) an den Kollektor des zweiten Transistors (Qi) des Stromschalters (1) und an den Ausgang der
Klemmschaltung (4) angeschlossen ist.
5. Schaltungsanordnung nach einem der Ansprüche 1—4. dadurch gekennzeichnet, daß die Klemmschaltung (4) zwei zwischen der Betriebsspannung in
Reihe geschaltete als Dioden betriebene Transistoren (Qi, Q,) aufweist, denen ein Emitterfolger (Qi)
nachgeschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/562,329 US3974402A (en) | 1975-03-26 | 1975-03-26 | Logic level translator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2611863A1 DE2611863A1 (de) | 1976-10-07 |
DE2611863C2 true DE2611863C2 (de) | 1984-12-20 |
Family
ID=24245837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2611863A Expired DE2611863C2 (de) | 1975-03-26 | 1976-03-20 | Schaltungsanordnung zur Umsetzung von Signalpegeln |
Country Status (7)
Country | Link |
---|---|
US (1) | US3974402A (de) |
JP (1) | JPS51120143A (de) |
BE (1) | BE840019A (de) |
CA (1) | CA1085515A (de) |
DE (1) | DE2611863C2 (de) |
FR (1) | FR2305893A1 (de) |
GB (1) | GB1518455A (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4135103A (en) * | 1977-06-22 | 1979-01-16 | Honeywell Inc. | Logic transition circuits |
EP0009083A1 (de) * | 1978-09-19 | 1980-04-02 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Wechseln des Bezugspotentials von logischen Signalen |
JPS582437B2 (ja) * | 1978-11-25 | 1983-01-17 | 富士通株式会社 | スリ−ステイト出力回路 |
JPS566534A (en) * | 1979-06-29 | 1981-01-23 | Hitachi Ltd | Level converting circuit |
US4356409A (en) * | 1979-06-29 | 1982-10-26 | Hitachi, Ltd. | Level conversion circuit |
US4368395A (en) * | 1980-07-18 | 1983-01-11 | Harris Corporation | Differential linear to digital translator |
US4380698A (en) * | 1980-07-25 | 1983-04-19 | Roper Corporation | Multiprocessor control bus |
DE3215074A1 (de) * | 1982-04-22 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur anpassung einer pruefeinrichtung an einen pruefling |
DE3217512A1 (de) * | 1982-05-10 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
US4453095A (en) * | 1982-07-16 | 1984-06-05 | Motorola Inc. | ECL MOS Buffer circuits |
US4527078A (en) * | 1982-08-23 | 1985-07-02 | Signetics Corporation | Signal translator with supply voltage compensation particularly for use as interface between current tree logic and transistor-transistor logic |
US4518876A (en) * | 1983-03-30 | 1985-05-21 | Advanced Micro Devices, Inc. | TTL-ECL Input translation with AND/NAND function |
US4527079A (en) * | 1983-11-01 | 1985-07-02 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
US4533842A (en) * | 1983-12-01 | 1985-08-06 | Advanced Micro Devices, Inc. | Temperature compensated TTL to ECL translator |
EP0216756B1 (de) * | 1984-11-02 | 1990-03-07 | Advanced Micro Devices, Inc. | Integrierte schaltungsvorrichtung, die eingangssignale annimmt und ausgangssignale erzeugt auf den höhen verschiedener logischer scharen |
US4677312A (en) * | 1986-04-25 | 1987-06-30 | International Business Machines Corporation | High voltage swing open collector driver |
US4749883A (en) * | 1987-04-03 | 1988-06-07 | Motorola, Inc. | Circuit having an output referenced to a specific voltage in response to either an ECL or TTL input |
US4835420A (en) * | 1987-11-17 | 1989-05-30 | Applied Micro Circuits Corporation | Method and apparatus for signal level conversion with clamped capacitive bootstrap |
JPH0213121A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | 集積回路 |
US5030856A (en) * | 1989-05-04 | 1991-07-09 | International Business Machines Corporation | Receiver and level converter circuit with dual feedback |
GB2232313B (en) * | 1989-05-25 | 1994-03-09 | Motorola Inc | Logic interface circuit |
US4998029A (en) * | 1989-07-03 | 1991-03-05 | Motorola, Inc. | Dual supply ECL to TTL translator |
JPH03207117A (ja) * | 1990-01-09 | 1991-09-10 | Fujitsu Ltd | レベル変換回路 |
US5248909A (en) * | 1990-01-09 | 1993-09-28 | Fujitsu Limited | ECL-TO-GaAs level converting circuit |
US5422523A (en) * | 1992-11-09 | 1995-06-06 | Intel Corporation | Apparatus for translating logic signal levels from 3.3 volts to 5 volts |
US5481216A (en) * | 1994-05-31 | 1996-01-02 | National Semiconductor Corporation | Transistor drive circuit with shunt transistor saturation control |
US6693464B2 (en) * | 2002-06-14 | 2004-02-17 | Skyworks Solutions, Inc. | Low-voltage current mode logic circuits and methods |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1904650B2 (de) * | 1969-01-31 | 1975-12-18 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen |
US3755693A (en) * | 1971-08-30 | 1973-08-28 | Rca Corp | Coupling circuit |
US3766406A (en) * | 1971-12-06 | 1973-10-16 | Cogar Corp | Ecl-to-ttl converter |
-
1975
- 1975-03-26 US US05/562,329 patent/US3974402A/en not_active Expired - Lifetime
-
1976
- 1976-02-20 CA CA246,167A patent/CA1085515A/en not_active Expired
- 1976-03-20 DE DE2611863A patent/DE2611863C2/de not_active Expired
- 1976-03-23 JP JP51031875A patent/JPS51120143A/ja active Pending
- 1976-03-25 BE BE165549A patent/BE840019A/xx not_active IP Right Cessation
- 1976-03-25 GB GB12055/76A patent/GB1518455A/en not_active Expired
- 1976-03-26 FR FR7608929A patent/FR2305893A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2305893A1 (fr) | 1976-10-22 |
BE840019A (fr) | 1976-07-16 |
FR2305893B1 (de) | 1980-05-09 |
DE2611863A1 (de) | 1976-10-07 |
JPS51120143A (en) | 1976-10-21 |
US3974402A (en) | 1976-08-10 |
GB1518455A (en) | 1978-07-19 |
CA1085515A (en) | 1980-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611863C2 (de) | Schaltungsanordnung zur Umsetzung von Signalpegeln | |
DE102010039141B4 (de) | Halbleiterschaltung | |
DE3204840A1 (de) | Gleichstromnetzgeraet mit stromkonstanthaltung, insbeondere fuer eine fernmeldeanlage | |
DE1283891B (de) | Elektronische Schaltungsanordnung zum Ein- und Ausschalten einer Nutzsignal-UEbertragung | |
DE2528449A1 (de) | Schaltungsanordnung zum umsetzen von logischen signalen | |
DE2448604A1 (de) | Elektronische schaltvorrichtung | |
DE69929951T2 (de) | Steuerungsschaltung für einen im Wechselbetrieb arbeitenden Schalter mit Halbleiterbauteilen | |
EP0080726A1 (de) | Durch einen Übernahmetakt gesteuertes Flipflop in Stromumschaltetechnik | |
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE3539379C2 (de) | Monolithisch integrierte Steuerschaltung für die Umschaltung von Transistoren | |
DE1240551B (de) | Impulsgenerator zur Erzeugung extrem steilflankiger Impulse mit Speicherschaltdioden | |
DE2555260B2 (de) | Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse | |
DE3014658C2 (de) | Schaltungsanordnung zur Ermittlung von Übergängen eines Wechselsignals | |
DE2415629C3 (de) | Schaltungsanordnung zum zeitweiligen, von der Größe der veränderlichen Betriebsspannung abhängigen Blockieren eines Stromzweiges | |
EP0048490B1 (de) | Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal | |
DE2721514C2 (de) | Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiesignal | |
DE1073033B (de) | Monostabile Multivibratorschaltung mit zwei komplementären Transistoren | |
DE1299684B (de) | Anordnung zur stoerungsunempfindlichen UEbertragung von binaeren Signalen | |
DE2002578A1 (de) | Multistabile Schaltung | |
DE1169514B (de) | Grundschaltungen zur logischen Verknuepfung und Speicherung von Informationen | |
DE4113676C1 (en) | Semiconductor switch control circuit - includes beat source for activating inverters and comparator to deactivate them | |
DE1128466B (de) | Eingangsschaltung zur Steuerung eines bistabilen Schaltkreises | |
DE3131956C2 (de) | Schaltstufe | |
DE2405500C3 (de) | Bistabiler Multivibrator | |
DE1279078C2 (de) | Impulsgenerator mit einem durch ein zeitbestimmendes Glied an seiner Basis angesteuerten Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US |
|
8339 | Ceased/non-payment of the annual fee |