DE2554965A1 - Elektrische kompaktschaltungsanordnung - Google Patents
Elektrische kompaktschaltungsanordnungInfo
- Publication number
- DE2554965A1 DE2554965A1 DE19752554965 DE2554965A DE2554965A1 DE 2554965 A1 DE2554965 A1 DE 2554965A1 DE 19752554965 DE19752554965 DE 19752554965 DE 2554965 A DE2554965 A DE 2554965A DE 2554965 A1 DE2554965 A1 DE 2554965A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier plate
- circuit boards
- connections
- connector pins
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
böbiingen, den 5. Dezember 1975
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10 504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: MA 974 007
Die Erfindung betrifft eine elektrische Kompaktschaltungsanordnung mit Schaltungsplatten, auf denen integrierte Schaltungen enthaltende Halbleiterplättchen angeordnet
sind, und die ihrerseits mit einer, Steckerstifte in standardisierter Anordnung aufweisenden Trägerplatte verbunden sind.
Elektrische Kompaktschaltungsanordnungen sind empfindlich (1) gegenüber Verschiedenheiten
der thermischen Ausdehnungskoeffizienten (TCE) der Trägerplatte und der darauf befestigten Halbleiterbauelemente, und (2) bezüglich der Zuverlässigkeit
im Hinblick darauf, daß (i) mehr als 100 gelötete Verbindungen zwischen
einem Bauelement und der Trägerplatte vorhanden sind, und (ii) daß zur Verbindung
der integrierten Schaltungen jeweils bestimmte Leitungen, Personalisierung genannt, auf der Trägerplatte angeordnet werden müssen, um Verbindungen zu
den Steckerstiften herzustellen. Eine bekannte Lösung des Problems der thermischen
Ausdehnungskoeffizienten besteht darin, für die Trägerplatte Materialien auszuwählen,
die im wesentlichen denselben thermischen Ausdehnungskoeffizienten wie die darauf angeordneten Halbleiterbauelemente besitzen. Das Problem der
Zuverlässigkeit der gelöteten Anschlüsse könnte dadurch gelöst werden, daß die Anzahl der integrierten Halbleiterbauelemente in einer Baueinheit vergrößert
wird, und daß die Anzahl der Anschlüsse für jede Baueinheit auf weniger als 100 Anschlüsse begrenzt wird. Dies würde jedoch ein neues Problem dadurch
schaffen, daß eine große Anzahl von personalisierten Trägerplatten erforderlich
609827/0604
wäre, um die verschiedenen Kombinationen der integrierten Schaltungen handhaben
zu können. Eine bekannte Lösung des Problems der Personalisierung der einzelnen elektrischen Baueinheiten besteht darin, daß zwischen den integrierten
Bauelementen und der Trägerplatte eine Schaltungsplatte angeordnet wird. Bei einer durch die US-Patentschrift 3 588 616 bekannten Anordnung dieser Art besteht
eine solche Schaltungsplatte aus Siliziumdioxyd, und bei einer anderen, durch die US-Patentschrift 3 780 352 bekannten Anordnung besteht eine solche
Schaltungsplatte aus einer flexiblen, isolierenden Folie. Die bekannten Schaltungsplatten
sind jedoch nicht so ausgebildet, daß sie einen Ausgleich zwischen den verschiedenen Wärmeausdehnungskoeffizienten der Trägerplatte und der
Halbleiterbauelemente ermöglichen. Auch wird das Problem der Zuverlässigkeit der Anschlüsse durch diese Schaltungsplatten nur vergrößert oder auf die
Schaltungsplatten übertragen.
Aufgabe der Erfindung ist es, eine elektrische Kompaktschaltung anzugeben,
bei welcher mit Hilfe von Schaltungsplatten einerseits mechanische Spannungen, bedingt durch die verschiedenen Wärmeausdehnungskoeffizienten der Trägerplatte
und der Halbleiterbauelemente, vermieden werden, und andererseits die durch verschiedene Kombinationen von integrierten Schaltkreisen notwendige
Personalisierung der Schaltkreise vereinfacht und zuverlässiger gemacht wird. Dabei soll eine dichtere Packung der Bauelemente und gleichzeitig durch die
Begrenzung der Anschlüsse auch eine erhöhte Zuverlässigkeit ermöglicht werden. Mit der Lösung dieser Aufgabe ist zu erwarten, daß die Vorteile der integrierten
Schaltungen bei der Anwendung in Datenverarbeitungsanlagen weiter ausgenutzt werden können.
Gemäß der Erfindung wird die genannte Aufgabe bei einer Kompaktschaltungsanordnung
der eingangs genannten Art dadurch gelöst, daß die Schaltungsplatten aus Halbleiterscheiben gebildet sind, die metallisierte Durchgangsverbindungen
und Leiterzüge zur Personalisierung der auf ihnen angeordneten, integrierte Schaltungen enthaltenden Halbleiterplättchen aufweisen, und die mittels
metallischer, zugleich als elektrische Anschlüsse dienender Verbindungsstücke durch Lötverbindungen freitragend über der Trägerplatte angeordnet sind.
Die erfindungsgemäße Anordnung ist in vorteilhafter Weise so ausgebildet, daß
die Trägerplatte aus einem anorganischen Material mit dem Halbleitermaterial der
MA 974 007
609827/06 04
Schaltungsplatten ähnlichem, thermischem Ausdehnungskoeffizienten besteht,
und daß die die Schaltungsplatten über der Trägerplatte haltenden Verbindungsstücke
bezüglich ihrer Abmessungen derart ausgebildet sind, daß die durch
verschiedene thermische Ausdehnung der Schaltungsplatten und der Trägerplatten bedingten mechanischen Spannungen in ihnen absorbiert werden. Die
Trägerplatte kann auch aus einem organischen Gießharz gebildet sein, in das
metallisches Gewebe eingebettet ist.
Eine vorteilhafte Weiterbildung der erfindungsgemäßen Anordnung besteht
darin, daß in den Schaltungsplatten, vorzugsweise in integrierter Bauweise, aktive und passive Halbleiterbauelemente ausgebildet sind, die durch vorzugsweise
auf beiden Seiten angeordnete Leiterzüge verbunden sind. Dabei ist es vorteilhaft, daß die die integrierten Schaltungen enthaltenden Halbleiterplättchen
auf beiden Seiten der Schaltungsplatten angeordnet und durch Lötverbindungen mit den Schaltungsplatten verbunden sind.
Eine weitere vorteilhafte Ausbildung der Anordnung besteht darin, daß die
Durchgangsverbindungen der Schaltungsplatten als Aufnahme für die Lötverbindungen
der Verbindungsstücke ausgebildet sind. Diese Verbindungsstücke der Trägerplatte mit den Schaltungsplatten können in vorteilhafter Weise aus den
Steckerstiften der Trägerplatte gebildet sein. Schließlich können auch auf der Trägerplatte mit den Steckerstiften verbundene Leiterzüge zur Kontaktierung der
Verbindungsstücke angeordnet sein.
Die Erfindung wird anhand von in den Zeichnungen erläuterten Ausführungsbeispielen
beschrieben. Es zeigen:
Fig. IA die elektrische Kompaktschaltungsanordnung in schaubildlicher
Darstellung,
Fig. 1B einen Querschnitt durch die in Fig. 1A dargestellte Kompaktschaltungs
anordnung unter Verwendung einer Trägerplatte mit Metalleinlage,
Fig. 2A im Querschnitt, eine der Darstellung in Fig. 1B ähnliche Ausführungsform mit gestapelten integrierten Schaltungen,
MA 974 007
609827/06Ü4
Fig. 2B im Querschnitt, eine weitere Ausführungsform mit einer Trägerplatte
mit Metalleinlage,
Fig. 3A im Querschnitt, eine andere Ausführungsform mit einer aus
anorganischem Material bestehenden Trägerplatte,
Fig. 3B eine weitere Ausführungsform mit einer anorganischen Trägerplatte,
ebenfalls im Querschnitt,
Fig. 3C im Querschnitt, eine der Darstellung in Fig. 3B ähnliche Ausführungsform
mit integrierten Schaltungen auf beiden Seiten der Anscchlußplatten, und
Fig. 4 ein Flußdiagramm für das Verfahren zur Herstellung der Kompakt-
schaltungsanordnung.
In Fig. IA ist mit 20 eine elektrische Kompaktschaltung bezeichnet, die innerhalb
eines Gewebes 26 Steckerstifte 24 aufweist (siehe auch Fig. IB). Ein organisches
Gießharz 28 umschließt das Gewebe 26 und einem Teil der Steckerstifte 24 und
bildet damit eine Trägerplatte 29. Die Steckerstifte sind aus Metall, zum Beispiel
aus Kupfer, das durch Lötzinn leicht benetzbar ist. Die freien Enden der Steckerstifte
24 sind so ausgebildet, daß sie mit den üblichen Steckverbindungen für gedruckte Schaltungen zusammenpassen. Die anderen Enden der Steckerstifte
sind so ausgebildet, daß darauf eine Halbleiterscheibe befestigt werden kann. Normalerweise enden die Steckerstifte dicht über der Oberfläche der Schicht 28,
um das Anbringen von Lötverbindungen 32 zu erleichtern.
Das metallische Gewebe ist aus einem Material hergestellt, das einen sehr niedrigen
thermischen Ausdehnungskoeffizienten besitzt. Vorzugsweise ist der thermische Ausdehnungskoeffizient viel niedriger als derjenige des Halbleitermaterials. Im i
- ■■ ι
Falle von Silizium als Halbleiter sollte der thermische Ausdehnungskoeffizient des
Gewebes 26 in der Größenordnung von 0-2 χ 10 /2,54 cm/°C sein. Das Gewebe ,
hat geeignete öffnungen und besitzt eine Dicke von ungefähr 762 .um. Die Anordnung
der Steckerstifte in der Trägerplatte ist standardisiert, so daß eine große Anzahl von verschiedenen Halbleiterbauelementen 36 über ein einheitliches
Muster angeschlossen werden kann.
MA 974 007
6 09 827/0604
Das organische Gießharz 28 hält das Gewebe und die Anschlußstifte in ihrer jeweiligen
Lage fest. Durch das Gießharz wird auch eine elektrische Isolation zwischen den Steckerstiften und dem Gewebe hergestellt. Geeignete Gießharze
sind Epoxyd-Harze und Nowolack-Materialien. Ein typischer thermischer Ausdehnungskoeffizient
für ein solches Material ist 0,57 χ 10 /cm/°C. Es kann gezeigt werden, daß durch das Gewebe 26 der thermische Ausdehnungskoeffizient
des Gießharzes erniedrigt wird und demjenigen des Halbleitermaterials ähnlich gemacht werden kann. Ein typischer Wärmeausdehnungskoeffizient des
Halbleitermaterials ist in der Größenordnung von 1,2 χ 10 /cm/°C.
Mit den Steckerstiften 24 ist durch geeignete Verbindungen 32, vorzugsweise
Lötverbindungen, eine Schaltungsplatte 30 verbunden. Die Schaltungsplatte 30 besteht aus Halbleitermaterial und enthält eindiffundierte und/oder aufgebrachte
Leiterzüge 34, um die auf ihr befestigten, integrierten Bauelemente 36 mit den standardisiert angeordneten Steckerstiften 24 zu verbinden.
Die Leiterzüge auf der oberen Oberfläche der Schaltungsplatte sind durch leitende
Durchgangs löcher 38 (Fig. IB) mit Leiterzügen auf der unteren Oberfläche der
Schaltungsplatte verbunden, wo sich die Verbindungen 32 zu den Steckerstiften 24 befinden.
Die Leiterzüge 34 der Schaltungsplatte sind in bekannter Weise durch Aufdampfen
oder durch Diffusion hergestellt. Die Oberflächen der Schaltungsplatte 30 werden
durch eine Isolierschicht 40 (Fig. IB) geschützt, die gewöhnlich aus einem aufgewachsenen,
niedergeschlagenen oder anderweitig gebildeten Halbleiteroxyd besteht. Die Durchgangsverbindungen 38 werden in bekannter Weise durch Ätzverfahren,
Isolier-und Metallisierungsverfahren hergestellt. Die Durchgangsverbindungen
können in der Weise genau hergestellt werden, daß die Halbleiterscheibe von beiden Seiten geätzt und oxydiert wird, und daß danach zur Bildung
einer durchgehenden Verbindung von der oberen zu der unteren Oberfläche Metall von beiden Seiten aufgebracht wird. Jede Durchgangsverbindung 38 enthält,
wie in Fig. IB dargestellt, eine Metallisierung 41, die gewöhnlich aus
Aluminium oder einem ähnlichen Metall besteht. Die Metallisierung 41 kann zur Aufnahme und Kontaktierung der Lötverbindungen 32 dienen. Dazu sind in der
Isolierschicht 40 auf der unteren Oberfläche Öffnungen eingebracht. Ähnliche
MA 974 007
609827/0604
Öffnungen befinden sich in der Isolierschicht 40 auf der oberen Fläche der Schaltungsplatte,
um die diffundierten Leiterzüge 34 mit Anschlüssen 42 der Halbleiterbauelemente 36 zu kontaktieren. Die Metallisierung wird in den oberen und unteren
Öffnungen vor der Bildung der Lötverbindungen aufgebracht. Beispielsweise bestehen
die metallisierten Bereiche aus Schichten aus Chrom, Kupfer und Gold und, die Lötverbindungen 32 und 42 bestehen zu 90 % aus Blei und 10 % aus Zinn.
Die Halbleiterbauelemente 36 enthalten ebenfalls Metallisierungen und Lötverbindungen,
wie sie im Zusammenhang mit der Schaltungsplatte 30 beschrieben wurden. Die Anzahl der Anschlüsse 42 kann größer als 100 sein bei guter Zuverlässigkeit
der Verbindungen, da die thermischen Ausdehnungskoeffizienten der Schaltungsplatte, der Trägerplatte und der Halbleiterbauelemente nahezu gleich sind. Aus
den Fign. IA und 1B ist zu ersehen, daß eine große Anzahl von Halbleiterbauelementen
36 auf der Schaltungplatte angeordnet und über die Leiterzüge und Durchgangsverbindungen
mit den standardisierten Steckerstiften 24 verbunden werden kann. Die erforderliche Flexibilität zur Personalisierung der Konfiguration der
Anschlüsse der Halbleiterbauelemente in bezug auf die Standardanordnung der Steckerstifte 24 wird durch die Schaltungsplatte 30 gewährleistet. Der Zusammenbau
und die Belieferung mit den elektrischen Kompaktschaltungsanordnungen 20 wird dadurch erleichtert, daß die Schaltungsplatte den Erfordernissen eines Kunden
angepaßt werden kann und danach mit den Halbleiterbauelementen und der Trägerplatte
verbunden werden kann, die im Vorrat hergestellt und gelagert werden.
Mit Hilfe der Schaltungsplatte 30 können die integrierten Halbleiterbauelemente auch
übereinander gestapelt werden (Fig. 2A). Die Schaltungsplatte 30 enthält aktive
Bauelemente 45, von denen ein Anschluß 50 durch den Leiterzug 52 auf der Oberfläche
der Isolierschicht 40 mit einem Anschluß 54 des passiven Bauelementes 56 verbunden ist. Durch den Leiterzug 52 wird das passive Bauelement 46 auch mit der
Durchgangsverbindung 38 kontaktiert, die eine Verbindung zu Leiterzügen 58 auf
der oberen Fläche der Schaltungsplatte herstellt. Die integrierten Halbleiterbauelemente
36, 36' und 36 " sind gestapelt angeordnet. Zur Vereinfachung der Darstellung sind die aktiven und passiven Bauelemente der integrierten Schaltungen 36,
36' und 36 " nicht dargestellt. Durch die Schaltungsanordnung der Fig. 2A wird
(1) die Anzahl der Lötverbindungen reduziert und dadurch die Zuverlässigkeit erhöht,
(2) die diffundierten Leiterzüge entsprechend der Darstellung in Fig. IA durch
aufgebrachte, metallische Leiterzüge 52 ersetzt, und (3) die dichte Packung der
MA 974 007
6 0 9 8 2 7/0604
Schaltungen und eine verbesserte elektrische Funktionsweise dadurch erreicht,
daß aktive und/oder passive Bauelemente auf der Schaltungsplatte angeordnet sind. Durch die höhere Dichte der Anordnung der Schaltungen wird eine erhöhte
Arbeitsgeschwindigkeit bei Ausführung logischer Operationen bewirkt, die Notwendigkeit,
zusätzliche Treiberschaltungen für die logischen Funktionen außerhalb vorzusehen, eliminiert und die Leitungskapazität reduziert.
In einer anderen Ausführungsform entsprechend der Darstellung der Fig. 2B
werden eine oder mehrere Halbleiterscheiben 48, die (nicht dargestellte) aktive und passive Bauelemente enthalten, direkt auf den standardisierten Steckerstiften
angeordnet mit Hilfe von metallisierten Anschlüssen 42, die mit den im Zusammenhang
mit Fig. IA beschriebenen Anschlüssen der Halbleiterplättchen identisch sind.
Die aktiven und passiven Bauelemente können auf beiden Seiten der Halbleiterscheiben
48 angeordnet sein. Die Trägerplatte 29 hat denselben thermischen Ausdehnungskoeffizienten
wie die Halbleiterscheiben 48. Dadurch werden mechanische Spannungen an den Anschlüssen 42 auf ein Minium reduziert. Die Verbindungen
zwischen den Anschlüssen 42 und den Steckerstiften 24 können direkt sein oder über auf der Trägerplatte aufgebrachte Leiterzüge 49 erfolgen.
Ein weiteres Ausführungsbeispiel ist in Fig. 3A dargestellt. In diesem Beispiel besteht
die Trägerplatte 29 aus einem anorganischen Material, zum Beispiel Aluminiunrj
trioxyd oder einem ähnlichen Material anstelle des Metallgewebes 26 und des organischen Gießharzes 28, wie es in Fig. 1A beschrieben wurde. Die Steckerstifte
24 sind in die Trägerplatte 29 eingebettet und haben eine Länge, die ungefähr 1,26 cm über die Trägerplatte hinausragt. An ihren Enden ist eine Halbleiterschaltungsplatte 30 oder eine Halbleiterscheibe 48 befestigt. Die Steckerstifte 24
sind mit den Schaltungsplatten30 oder 48 durch die Lötverbindungen 59 verbunden.
Zwischen der anorganischen Trägerplatte 29 und der Halbleiterscheibe 48 besteht eine Verschiedenheit der thermischen Ausdehnungskoeffizienten. Das Material der
Trägerplatte hat zum Beispiel einen thermischen Ausdehnungskoeffizienten von 2,36 χ 10 /cm/°C, während das Halbleitermaterial einen Koeffizienten von
1,68 χ 10 /cm/°C hat. Durch die Verschiedenheit der thermischen Ausdehnungskoeffizienten
entsteht eine mechanische Spannung, durch die eine Ermüdung der Lötverbindungen 59 eintritt. Durch die verlängerten Steckerstifte 24 werden jedoch
diese mechanischen Spannungen beseitigt. Die Steckerstifte 24 bestehen aus Kupfer
MA 974 007
609827/06IH
oder einem ähnlichen Material, und ihre Längen und Durchmesser sind der Größe
der Halbieiterplättchen und der Änderungen der Umgebungstemperatur angepaßt. Normalerweise liegt der Durchmesser der Steckerstifte 24 bei einem Wert zwischen
etwa 127 und 254 um. Die in den Steckerstiften erzeugte mechanische Spannung
wird in der Trägerplatte 29, in der die Steckerstifte befestigt sind, verteilt.
Durch die steckerartige Verbindung zwischen den Steckerstiften 24 und der Halbleiterscheibe 48 wird (a) die mechanische Festigkeit der Verbindungen 59
erhöht und (b) beim Zusammenbau der Halbleiterscheiben mit dem Träger gleichzeitig
eine Positionierung vorgenommen. Die Buchsenseite der steckerartigen Verbindung wird auf dieselbe Weise hergestellt wie die vorher beschriebenen
Durchgangsverbindungen. Jedoch wird die Öffnung an der Oberseite des HaIbleiterplättchens
kleiner geätzt als an der Unterseite, um (1) das Positionieren des Steckerstiftes zu erleichtern und (2) die mechanische Festigkeit der Verbindung
zu vergrößern.
Die Steckerstifte 24 können auch direkt mit Anschlüssen 60 eines integrierten
Halbleiterbauelementes 61, das mit einer Oxydschicht 40 überzogen ist, verbunden
sein (Fig. 3B). Die Anschlüsse 60 sind mit dem Bauelement 61 durch metallische Schichten von Gold 62, Kupfer 64, Chrom 65 und Lötzinn 68, wie im
Zusammenhang mit Fig. 2B beschrieben, verbunden. Die Anschlüsse 60 haben dabei vorzugsweise eine Fläche, die kleiner ist als der Querschnitt der Steckerstifte
24 im Übergangsbereich. Typische Verhältnisse sind 1:1 bis 1:1,6 unter
Anpassung an die jeweiligen Bereiche. Die in der Trägerplatte 29 befestigten Steckerstifte 24 sind durch Leiterzüge 67, die auf der oberen oder unteren Oberfläche
der Trägerplatte beispielsweise durch Siebdruck oder durch Aufdampfen aufgebracht sind, mit anderen in der Trägerplatte befestigten Steckerstiften
verbunden. Auch hier absorbieren die aus der Trägerplatte herausragenden Steckerstifte die mechanischen Spannungen, die ihre Ursache in den Differenzen
der thermischen Ausdehnungskoeffizienten des Halbleitermaterials und der
keramischen Trägerplatte 29 haben.
Bei dem in Fig. 3C dargestellten Ausführungsbeispiel ist eine Schaltungsplatte
entsprechend der Fig. 1A mit den Steckerstiften der Ausführungsform entsprechend
der Fig. 3A verbunden. Durch den zusätzlichen freien Raum zwischen der Trägerplatte 29 und der Schaltungsplatte 30 können integrierte Halbleiter-
MA 974 007
609827/06 04
bauelemente 36 sowohl an der unteren als auch an der oberen Oberfläche der
Schaltungsplatte 30 angeordnet werden. Die Bauelemente an der unteren Oberfläche
können mit den Anschlüssen mit Hilfe von diffundierten Leiterzügen 34
oder mit (nicht dargestellten) aufgedampften Leiterzügen verbunden werden. Die Durchgangsverbindungen 38 verbinden die Bauelemente 36 an der oberen
Oberfläche mit den Steckerstiften 24 ebenfalls durch entweder diffundierte Leiterzüge
34 oder durch (nicht dargestellte) aufgedampfte Leiterzüge, die mit den Durchgangsverbindungen 38 verbunden sind.
Die Herstellung der Kompaktschaltung erfolgt in den in Fig. 4 dargestellten
Verfahrenschritten. Im Arbeitsgang 70 wird ein metallisches Gewebe 26 durch
Stanzen oder Prägen hergestellt. Das Gewebe hat eine Dicke von ungefähr 762 um.
Im Arbeitsgang 72 wird eine Reihe von Steckerstiften 24 hergestellt, entweder
durch Ausstanzen aus einer Materialbahn oder durch Extrudieren und Zurechtschneiden.
Im Arbeitsgang 74 werden mit Hilfe von bekannten Vorrichtungen die
in Reihen angeordneten Steckerstifte 24 in Öffnungen des Gewebes 26 eingesetzt.
Danach werden im Arbeitsgang 76 die Steckerstifte und das Gewebe durch Umgießen eingekapselt. Die Stifte können auch schon automatisch durch das Gießharz
in ihrer Position befestigt werden, bevor das Umgießen erfolgt. Teile der Steckerstifte 24 bleiben beim Umgießen frei. Danach werden die Enden der Steckerstifte
24, die mit der Schaltungsplatte in Eingriff kommen, geläppt, um eine zur oberen Oberfläche der Trägerplatte parallele Ebene zu erzielen. Die Trägerplatte
kann auch, wie im Vorhergehenden beschrieben, aus einem anorganischen Material bestehen. In diesem Falle werden die Steckerstifte in das Material hineingepresst.
Die Trägerplatte ist nunmehr fertig, um mit der Schaltungsplatte 30 verbunden
zu werden.
Im Arbeitsgang 78 wird eine Halbleiterscheibe als Schaltungsplatte vorbereitet.
Die Scheibe wird den üblichen Reinigungs-, Polier- und Ätzprozessen unterworfen zur Herstellung von Oberflächen, in welche durch Diffusion und/oder Aufdampfen
Leiter, aktive oder passive Bauelemente gebildet werden können. Im
Arbeitsgang 80 wird auf die Halbleiterscheibe eine Isolierschicht 40 aufgebracht.
Danach werden die üblichen Planarprozesse verwendet, um diffundierte Leitungen, aktive und passive Bauelemente zu bilden. Ebenso werden die Durchgangsverbindungen
hergestellt. Im Arbeitsgang 82 findet die Personalisierung der diffundierten oder aufgedampften Leitungen auf der Halbleiterscheibe entsprechend der
MA974007 609827/0604
ausgewählten Kombination der Halbleiterbauelemente statt. Im Arbeitsgang 84
werden die Anschlußleitungen auf der Schaltungsplatte gebildet. Dazu werden Kupfer und Gold in den Öffnungen der Isolierschicht aufgebracht, um Anschlüsse
zu den diffundierten Leitungen und anderen Bauelementen der Halbleiterscheibe herzustellen. Schließlich werden hier auch bei den Durchgangsverbindungen,
den diffundierten oder aufgedampften Leitungen und den Bauelementen in Abhängigkeit
von der elektrischen Funktion die Lötanschlüsse hergestellt.
Die Schaltungsplatte ist jetzt soweit vorbereitet, daß die integrierten Halbleiterbauelemente
36 vor dem Zusammenbau mit der Trägerplatte aufgebracht werden können. Die integrierten Halbleiterbauelemente werden durch die üblichen Verfahren
im Arbeitsgang 86 hergestellt. Die Bauelemente können FET- und/oder bipolare aktive Elemente enthalten. Ebenso können in den integrierten Bauelementen
Widerstände, Kondensatoren und andere Elemente gebildet werden. Im Arbeitsgang 88 werden die integrierten Bauelemente mit der Schaltungsplatte
verbunden unter Verwendung bekannter Lötverfahren. ;
: Die Trägerplatte und die Schaltungsplatte mit den aufgebrachten integrierten
I Bauelementen werden im Arbeitsgang 90 zusammengesetzt durch Verfahren, die
!auch im Arbeitsgang 88 verwendet wurden. Schließlich wird die Trägerplatte j
mit einem Metallgehäuse umgeben, damit die Schaltungsplatte und die darauf j
angeordneten integrierten Halbleiterbauelemente geschützt sind. Nach dem Testen ;
j I
j über die Steckerstifte 24 ist die elektrische Kompaktschaltungsanordnung fertig für
!den Gebrauch in einem elektronischen Gerät. Durch die dichte Packung der Schaltungen
in der Anordnung kann eine besondere interne Kühlung, zum Beispiel eine
Flüssigkeitskühlung mit Fluorkohlenwasserstoffen, erforderlich sein. Beim Zu-Isammenbau
der Anordnung entsprechend den Fign. 3A, 3B und 3C wird in ähni
licher Weise verfahren.
MA 974 U07
609827/06
Claims (8)
- PATENTANSPRÜCHEElektrische Kompaktschaltungsanordnung mit Schaltungsplatten, auf denen integrierte Schaltungen enthaltende Halbleiterplättchen angeordnet sind, und die ihrerseits mit einer, Steckerstifte in standardisierter Anordnung aufweisenden Trägerplatte verbunden sind,dadurch gekennzeichnet, daß die Schaltungsplatten (30) aus Halbleiterscheiben gebildet sind, die metallisierte Durchgangsverbindungen (38, 41) und Leiterzüge (34) zur Personalisierung der auf ihnen angeordneten, integrierte Schaltungen enthaltenden Halbleiterplättchen (36) aufweisen, und die mittels metallischer, zugleich als elektrische Anschlüsse dienender Verbindungsstücke (24) durch Lötverbindungen (32) freitragend über der Trägerplatte (29) angeordnet sind.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerplatte (29) aus einem anorganischen Material mit dem Halbleitermaterial der Schaltungsplatten (30) ähnlichem, thermischen Ausdehnungskoeffizienten besteht, und daß die die Schaltungsplatten über der Trägerplatte haltenden Verbindungsstücke (24) bezüglich ihrer Abmessungen derart ausgebildet sind, daß die durch verschiedene thermische Ausdehnung der Schaltungsplatten und der Trägerplatten bedingten mechanischen Spannungen in ihnen absorbiert werden.
- 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerplatte (29) aus einem organischen Gießharz (28) gebildet ist, in das ein metallisches Gewebe (26) eingebettet ist.
- 4. Anordnung nach den Ansprüchen 1 und 2 oder 1 und 3, dadurch gekennzeichnet, daß in den Schaltungsplatten, vorzugsweise in integrierter Bauweise, aktive und passive Halbleiterbauelemente (z. B. 45, 56) ausgebildet sind, die durch, vorzugsweise auf beiden Seiten angeordnete Leiterzüge (z. B. 52, 58) verbunden sind.
- 5. Anordnung nach einem oder mehrenen der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die die integrierten Schaltungen enthaltenden HaIb-MA 974 007609827/06 04leiterplättchen (36) auf beiden Seiten der Schaltungsplatten (30) angeordnet und durch Lötverbindungen (42) mit den Schaltungsplatten verbunden sind.
- 6. Anordnung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Durchgangsverbindungen (38) der Schaltungsplatten als Aufnahme für die Lötverbindungen (59) der Verbindungsstücke (24) ausgebildet sind.
- 7. Anordnung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Verbindungsstücke der Trägerplatte mit den Schaltungsplatten aus den Steckerstiften (24) der Trägerplatte gebildet sind.
- 8. Anordnung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auf der Trägerplatte mit den Steckerstiften (25) verbundene Leiterzüge (67) zur Kontaktierung der Verbindungsstücke (24) ,angeordnet sind. jMA 974 007609827/06Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/534,967 US4074342A (en) | 1974-12-20 | 1974-12-20 | Electrical package for lsi devices and assembly process therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2554965A1 true DE2554965A1 (de) | 1976-07-01 |
DE2554965C2 DE2554965C2 (de) | 1987-11-12 |
Family
ID=24132261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752554965 Granted DE2554965A1 (de) | 1974-12-20 | 1975-12-06 | Elektrische kompaktschaltungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4074342A (de) |
JP (1) | JPS5811100B2 (de) |
DE (1) | DE2554965A1 (de) |
FR (1) | FR2295570A1 (de) |
GB (2) | GB1488760A (de) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0007993A1 (de) * | 1978-07-12 | 1980-02-20 | Siemens Aktiengesellschaft | Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips |
DE3236229A1 (de) * | 1981-10-02 | 1983-04-21 | International Computers Ltd., London | Vorrichtung und verfahren zum befestigen von baugruppen mit integrierter schaltung auf einer gedruckten schaltungsplatte |
EP0460822A1 (de) * | 1990-06-04 | 1991-12-11 | International Business Machines Corporation | Integrierte Schaltungseinheit mit flexiblem Substrat |
EP0516149A1 (de) * | 1991-05-31 | 1992-12-02 | Nippondenso Co., Ltd. | Elektronische Vorrichtung |
US5319243A (en) * | 1991-03-14 | 1994-06-07 | Temic Telefunken Microelectronic Gmbh | Electronic assembly with first and second substrates |
US5586389A (en) * | 1991-05-31 | 1996-12-24 | Nippondenso Co., Ltd. | Method for producing multi-board electronic device |
US5646827A (en) * | 1991-05-31 | 1997-07-08 | Nippondenso Co., Ltd. | Electronic device having a plurality of circuit boards arranged therein |
US5657203A (en) * | 1991-05-31 | 1997-08-12 | Nippondenso Co., Ltd. | Electronic device having a plurality of circuit boards arranged therein |
Families Citing this family (239)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
US4231154A (en) * | 1979-01-10 | 1980-11-04 | International Business Machines Corporation | Electronic package assembly method |
DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
JPS5687395A (en) * | 1979-12-18 | 1981-07-15 | Fujitsu Ltd | Semiconductor device |
JPS575388A (en) * | 1980-06-11 | 1982-01-12 | Hitachi Ltd | Circuit module |
US4394712A (en) * | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
US4447857A (en) * | 1981-12-09 | 1984-05-08 | International Business Machines Corporation | Substrate with multiple type connections |
FR2525815B1 (fr) * | 1982-04-27 | 1985-08-30 | Inf Milit Spatiale Aeronaut | Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs |
DE3319339A1 (de) * | 1982-05-31 | 1983-12-29 | Sharp K.K., Osaka | Treiberanordnung fuer eine x-y-elektrodenmatrix |
US4761681A (en) * | 1982-09-08 | 1988-08-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration |
EP0118553A1 (de) * | 1982-09-13 | 1984-09-19 | Hughes Aircraft Company | Durchgangsleitungsstruktur für dreidimensionale mikroelektronikanordnungen |
JPS5952859A (ja) * | 1982-09-20 | 1984-03-27 | Nec Corp | 半導体装置 |
US4574331A (en) * | 1983-05-31 | 1986-03-04 | Trw Inc. | Multi-element circuit construction |
JPS6053035A (ja) * | 1983-09-02 | 1985-03-26 | Hitachi Ltd | 半導体装置の製造方法 |
US4920454A (en) * | 1983-09-15 | 1990-04-24 | Mosaic Systems, Inc. | Wafer scale package system and header and method of manufacture thereof |
US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
JPS6080264A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体装置 |
WO1985003804A1 (en) * | 1984-02-21 | 1985-08-29 | Mosaic Systems, Inc. | Wafer scale package system and header and method of manufacture thereof |
DE3586450T2 (de) * | 1984-02-21 | 1993-03-18 | Environmental Res Inst | Kapazitive vorrichtung. |
US4617730A (en) * | 1984-08-13 | 1986-10-21 | International Business Machines Corporation | Method of fabricating a chip interposer |
US4616406A (en) * | 1984-09-27 | 1986-10-14 | Advanced Micro Devices, Inc. | Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein |
US4996584A (en) * | 1985-01-31 | 1991-02-26 | Gould, Inc. | Thin-film electrical connections for integrated circuits |
JPS60181060U (ja) * | 1985-04-18 | 1985-12-02 | 富士通株式会社 | 赤外線検知装置 |
US4783722A (en) * | 1985-07-16 | 1988-11-08 | Nippon Telegraph And Telephone Corporation | Interboard connection terminal and method of manufacturing the same |
US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
CA1226966A (en) * | 1985-09-10 | 1987-09-15 | Gabriel Marcantonio | Integrated circuit chip package |
JPS6281745A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ウエハ−規模のlsi半導体装置とその製造方法 |
US6330164B1 (en) * | 1985-10-18 | 2001-12-11 | Formfactor, Inc. | Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device |
US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US4982267A (en) * | 1985-11-18 | 1991-01-01 | Atmel Corporation | Integrated semiconductor package |
US4750092A (en) * | 1985-11-20 | 1988-06-07 | Kollmorgen Technologies Corporation | Interconnection package suitable for electronic devices and methods for producing same |
US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
WO1987005746A1 (en) * | 1986-03-19 | 1987-09-24 | Analog Devices, Incorporated | Aluminum-backed wafer and chip |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US4835593A (en) * | 1986-05-07 | 1989-05-30 | International Business Machines Corporation | Multilayer thin film metallurgy for pin brazing |
US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
EP0257119B1 (de) * | 1986-08-22 | 1991-02-20 | Ibm Deutschland Gmbh | Integriertes Verdrahtungssystem für sehr hochintegrierte Schaltungen |
GB2196178B (en) * | 1986-10-09 | 1990-04-11 | Amp Inc | Semiconductor chip carrier system |
JPS6360000U (de) * | 1986-10-09 | 1988-04-21 | ||
US4757934A (en) * | 1987-02-06 | 1988-07-19 | Motorola, Inc. | Low stress heat sinking for semiconductors |
US4814857A (en) * | 1987-02-25 | 1989-03-21 | International Business Machines Corporation | Circuit module with separate signal and power connectors |
US5136471A (en) * | 1987-02-26 | 1992-08-04 | Nec Corporation | Laminate wiring board |
EP0854506A3 (de) * | 1987-03-04 | 1999-03-31 | Canon Kabushiki Kaisha | Elektrisches Verbindungsteil und elektrisches Schaltungsteil |
JP2573207B2 (ja) * | 1987-03-16 | 1997-01-22 | イビデン株式会社 | 表面実装部品用パツケ−ジ |
US4845542A (en) * | 1987-03-19 | 1989-07-04 | Unisys Corporation | Interconnect for layered integrated circuit assembly |
JPS63148800U (de) * | 1987-03-19 | 1988-09-30 | ||
KR910001419B1 (ko) * | 1987-03-31 | 1991-03-05 | 가부시키가이샤 도시바 | 수지봉합형 집적회로장치 |
JPH01503186A (ja) * | 1987-04-24 | 1989-10-26 | ユニシス・コーポレーション | キャビティアップキャビティダウンマルチチップ集積回路パッケージ |
US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
US5138437A (en) * | 1987-07-27 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner |
DE8711105U1 (de) * | 1987-08-14 | 1987-11-26 | Siemens AG, 1000 Berlin und 8000 München | Leiterplatte für die Elektronik |
JPS6457789A (en) * | 1987-08-28 | 1989-03-06 | Mitsubishi Electric Corp | Electronic component mounting structure |
GB2209867B (en) * | 1987-09-16 | 1990-12-19 | Advanced Semiconductor Package | Method of forming an integrated circuit chip carrier |
US4871317A (en) * | 1987-12-02 | 1989-10-03 | A. O. Smith Corporation | Surface mounted component adaptor for interconnecting of surface mounted circuit components |
US5040052A (en) * | 1987-12-28 | 1991-08-13 | Texas Instruments Incorporated | Compact silicon module for high density integrated circuits |
US5227664A (en) * | 1988-02-26 | 1993-07-13 | Hitachi, Ltd. | Semiconductor device having particular mounting arrangement |
JP2509969B2 (ja) * | 1988-02-26 | 1996-06-26 | 株式会社日立製作所 | 電子装置 |
US4862322A (en) * | 1988-05-02 | 1989-08-29 | Bickford Harry R | Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween |
US5109601A (en) * | 1988-05-26 | 1992-05-05 | International Business Machines Corporation | Method of marking a thin film package |
FR2634340B1 (fr) * | 1988-07-13 | 1994-06-17 | Thomson Csf | Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif |
US5008213A (en) * | 1988-12-09 | 1991-04-16 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
US4989063A (en) * | 1988-12-09 | 1991-01-29 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
US5021869A (en) * | 1988-12-27 | 1991-06-04 | Hewlett-Packard Company | Monolithic semiconductor chip interconnection technique and arrangement |
US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
US5010038A (en) * | 1989-06-29 | 1991-04-23 | Digital Equipment Corp. | Method of cooling and powering an integrated circuit chip using a compliant interposing pad |
US4975761A (en) * | 1989-09-05 | 1990-12-04 | Advanced Micro Devices, Inc. | High performance plastic encapsulated package for integrated circuit die |
JP2633366B2 (ja) * | 1989-11-24 | 1997-07-23 | 株式会社日立製作所 | 計算機モジュール用リードレスチップキャリア |
US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
US5056216A (en) * | 1990-01-26 | 1991-10-15 | Sri International | Method of forming a plurality of solder connections |
US7198969B1 (en) * | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
DE9101744U1 (de) * | 1991-02-15 | 1991-05-08 | Krohne Meßtechnik GmbH & Co KG, 47058 Duisburg | Leiterkarte für die elektrische Schaltung eines Gerätes zur Füllstandmessung von Industrietanks |
US5379191A (en) * | 1991-02-26 | 1995-01-03 | Microelectronics And Computer Technology Corporation | Compact adapter package providing peripheral to area translation for an integrated circuit chip |
US5586388A (en) * | 1991-05-31 | 1996-12-24 | Nippondenso Co., Ltd. | Method for producing multi-board electronic device |
US5258648A (en) * | 1991-06-27 | 1993-11-02 | Motorola, Inc. | Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery |
US5146674A (en) * | 1991-07-01 | 1992-09-15 | International Business Machines Corporation | Manufacturing process of a high density substrate design |
US5279711A (en) * | 1991-07-01 | 1994-01-18 | International Business Machines Corporation | Chip attach and sealing method |
JP3077316B2 (ja) * | 1991-10-30 | 2000-08-14 | 富士電機株式会社 | 集積回路装置 |
JPH05183019A (ja) * | 1991-12-27 | 1993-07-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
US5328870A (en) * | 1992-01-17 | 1994-07-12 | Amkor Electronics, Inc. | Method for forming plastic molded package with heat sink for integrated circuit devices |
US5205035A (en) * | 1992-01-24 | 1993-04-27 | International Business Machines Corporation | Low cost pin and tab assembly for ceramic and glass substrates |
US5313366A (en) * | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
US5481436A (en) * | 1992-12-30 | 1996-01-02 | Interconnect Systems, Inc. | Multi-level assemblies and methods for interconnecting integrated circuits |
US5479319A (en) * | 1992-12-30 | 1995-12-26 | Interconnect Systems, Inc. | Multi-level assemblies for interconnecting integrated circuits |
US5367195A (en) * | 1993-01-08 | 1994-11-22 | International Business Machines Corporation | Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal |
US5447871A (en) * | 1993-03-05 | 1995-09-05 | Goldstein; Edward F. | Electrically conductive interconnection through a body of semiconductor material |
US5703405A (en) * | 1993-03-15 | 1997-12-30 | Motorola, Inc. | Integrated circuit chip formed from processing two opposing surfaces of a wafer |
US5414298A (en) * | 1993-03-26 | 1995-05-09 | Tessera, Inc. | Semiconductor chip assemblies and components with pressure contact |
US5886407A (en) * | 1993-04-14 | 1999-03-23 | Frank J. Polese | Heat-dissipating package for microcircuit devices |
JPH08510358A (ja) * | 1993-04-14 | 1996-10-29 | アムコール・エレクトロニクス・インク | 集積回路チップと基板との相互接続 |
US5972737A (en) * | 1993-04-14 | 1999-10-26 | Frank J. Polese | Heat-dissipating package for microcircuit devices and process for manufacture |
FR2706222B1 (fr) * | 1993-06-08 | 1995-07-13 | Alcatel Espace | Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation. |
US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
US5523619A (en) * | 1993-11-03 | 1996-06-04 | International Business Machines Corporation | High density memory structure |
US7073254B2 (en) * | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
US5820014A (en) * | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
US5772451A (en) * | 1993-11-16 | 1998-06-30 | Form Factor, Inc. | Sockets for electronic components and methods of connecting to electronic components |
TW381328B (en) * | 1994-03-07 | 2000-02-01 | Ibm | Dual substrate package assembly for being electrically coupled to a conducting member |
US5701034A (en) * | 1994-05-03 | 1997-12-23 | Amkor Electronics, Inc. | Packaged semiconductor die including heat sink with locking feature |
US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
US5590460A (en) | 1994-07-19 | 1997-01-07 | Tessera, Inc. | Method of making multilayer circuit |
KR20030096425A (ko) * | 1994-11-15 | 2003-12-31 | 폼팩터, 인크. | 인터포저 |
US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
US5699609A (en) * | 1995-04-12 | 1997-12-23 | Allen-Bradley Company, Inc. | Method of making power substrate assembly |
US5814889A (en) * | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
US5668409A (en) * | 1995-06-05 | 1997-09-16 | Harris Corporation | Integrated circuit with edge connections and method |
US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
US5618752A (en) * | 1995-06-05 | 1997-04-08 | Harris Corporation | Method of fabrication of surface mountable integrated circuits |
US5608264A (en) * | 1995-06-05 | 1997-03-04 | Harris Corporation | Surface mountable integrated circuit with conductive vias |
US5682062A (en) * | 1995-06-05 | 1997-10-28 | Harris Corporation | System for interconnecting stacked integrated circuits |
US5742481A (en) * | 1995-10-04 | 1998-04-21 | Advanced Interconnections Corporation | Removable terminal support member for integrated circuit socket/adapter assemblies |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US5567657A (en) * | 1995-12-04 | 1996-10-22 | General Electric Company | Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers |
FR2742293B1 (fr) * | 1995-12-07 | 2000-03-24 | Sagem | Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage |
US8033838B2 (en) * | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
US5994152A (en) * | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
US5851911A (en) | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
JP3145331B2 (ja) * | 1996-04-26 | 2001-03-12 | 日本特殊陶業株式会社 | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法 |
US5793116A (en) * | 1996-05-29 | 1998-08-11 | Mcnc | Microelectronic packaging using arched solder columns |
US6247228B1 (en) * | 1996-08-12 | 2001-06-19 | Tessera, Inc. | Electrical connection with inwardly deformable contacts |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
SG76530A1 (en) * | 1997-03-03 | 2000-11-21 | Hitachi Chemical Co Ltd | Circuit boards using heat resistant resin for adhesive layers |
US5815427A (en) * | 1997-04-02 | 1998-09-29 | Micron Technology, Inc. | Modular memory circuit and method for forming same |
JPH1168026A (ja) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板構造 |
DE19727548A1 (de) * | 1997-06-28 | 1999-01-07 | Bosch Gmbh Robert | Elektronisches Steuergerät |
AU8280398A (en) * | 1997-06-30 | 1999-01-19 | Formfactor, Inc. | Sockets for semiconductor devices with spring contact elements |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
US5991161A (en) * | 1997-12-19 | 1999-11-23 | Intel Corporation | Multi-chip land grid array carrier |
US6100593A (en) * | 1998-02-27 | 2000-08-08 | Advanced Micro Devices, Inc. | Multiple chip hybrid package using bump technology |
US6664628B2 (en) | 1998-07-13 | 2003-12-16 | Formfactor, Inc. | Electronic component overlapping dice of unsingulated semiconductor wafer |
US6595408B1 (en) * | 1998-10-07 | 2003-07-22 | Micron Technology, Inc. | Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement |
US6268275B1 (en) * | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
US6432724B1 (en) * | 1998-11-25 | 2002-08-13 | Micron Technology, Inc. | Buried ground plane for high performance system modules |
TW396462B (en) * | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US6075712A (en) * | 1999-01-08 | 2000-06-13 | Intel Corporation | Flip-chip having electrical contact pads on the backside of the chip |
US6725536B1 (en) * | 1999-03-10 | 2004-04-27 | Micron Technology, Inc. | Methods for the fabrication of electrical connectors |
WO2000060662A1 (de) * | 1999-03-31 | 2000-10-12 | Infineon Technologies Ag | Verfahren zur herstellung einer vorrichtung zum elektrischen anschliessen eines halbleiterbauelements an eine montageoberfläche und derartige vorrichtung |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
JP2003502866A (ja) * | 1999-06-17 | 2003-01-21 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
US6617681B1 (en) * | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
US6282100B1 (en) * | 1999-07-01 | 2001-08-28 | Agere Systems Guardian Corp. | Low cost ball grid array package |
US6319829B1 (en) | 1999-08-18 | 2001-11-20 | International Business Machines Corporation | Enhanced interconnection to ceramic substrates |
US6278264B1 (en) * | 2000-02-04 | 2001-08-21 | Volterra Semiconductor Corporation | Flip-chip switching regulator |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
US6413852B1 (en) | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
WO2002039802A2 (en) * | 2000-11-10 | 2002-05-16 | Unitive Electronics, Inc. | Methods of positioning components using liquid prime movers and related structures |
US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
DE10116069C2 (de) * | 2001-04-02 | 2003-02-20 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
US7115986B2 (en) * | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
US7189595B2 (en) * | 2001-05-31 | 2007-03-13 | International Business Machines Corporation | Method of manufacture of silicon based package and devices manufactured thereby |
SG122743A1 (en) * | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
US6566610B1 (en) * | 2001-11-01 | 2003-05-20 | Virtium Technology, Inc. | Stacking multiple devices using direct soldering |
JP2003178661A (ja) * | 2001-12-11 | 2003-06-27 | Yazaki Corp | リレー素子及びその実装構造 |
SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
TWI226139B (en) * | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
SG115456A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
SG115455A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
US6975035B2 (en) * | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
WO2004001837A2 (en) * | 2002-06-25 | 2003-12-31 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
US7531898B2 (en) * | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
US7547623B2 (en) * | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
US20040105244A1 (en) * | 2002-08-06 | 2004-06-03 | Ilyas Mohammed | Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions |
US20040036170A1 (en) * | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
WO2004038798A2 (en) | 2002-10-22 | 2004-05-06 | Unitive International Limited | Stacked electronic structures including offset substrates |
TWI225899B (en) * | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
JP4263953B2 (ja) * | 2003-06-23 | 2009-05-13 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
DE10339609A1 (de) * | 2003-08-28 | 2005-03-24 | Forschungszentrum Karlsruhe Gmbh | Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR |
US7049216B2 (en) * | 2003-10-14 | 2006-05-23 | Unitive International Limited | Methods of providing solder structures for out plane connections |
US7183653B2 (en) * | 2003-12-17 | 2007-02-27 | Intel Corporation | Via including multiple electrical paths |
US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
US7215018B2 (en) * | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7245021B2 (en) * | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
WO2005101499A2 (en) | 2004-04-13 | 2005-10-27 | Unitive International Limited | Methods of forming solder bumps on exposed metal pads and related structures |
US20060038272A1 (en) * | 2004-08-17 | 2006-02-23 | Texas Instruments Incorporated | Stacked wafer scale package |
US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
JP4345705B2 (ja) * | 2005-04-19 | 2009-10-14 | エルピーダメモリ株式会社 | メモリモジュール |
US20080099924A1 (en) * | 2005-05-04 | 2008-05-01 | Icemos Technology Corporation | Silicon Wafer Having Through-Wafer Vias With A Predetermined Geometric Shape |
TW200644165A (en) * | 2005-05-04 | 2006-12-16 | Icemos Technology Corp | Silicon wafer having through-wafer vias |
JP4507101B2 (ja) * | 2005-06-30 | 2010-07-21 | エルピーダメモリ株式会社 | 半導体記憶装置及びその製造方法 |
US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
US7517798B2 (en) | 2005-09-01 | 2009-04-14 | Micron Technology, Inc. | Methods for forming through-wafer interconnects and structures resulting therefrom |
US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US7759166B2 (en) * | 2006-10-17 | 2010-07-20 | Tessera, Inc. | Microelectronic packages fabricated at the wafer level and methods therefor |
US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
US7791199B2 (en) * | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
US20080157322A1 (en) * | 2006-12-27 | 2008-07-03 | Jia Miao Tang | Double side stacked die package |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
JPWO2008142764A1 (ja) * | 2007-05-18 | 2010-08-05 | 株式会社日本マイクロニクス | 積層型パッケージ、及び、積層型パッケージの形成方法 |
US8367471B2 (en) * | 2007-06-15 | 2013-02-05 | Micron Technology, Inc. | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices |
US7982137B2 (en) * | 2007-06-27 | 2011-07-19 | Hamilton Sundstrand Corporation | Circuit board with an attached die and intermediate interposer |
EP2186134A2 (de) * | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Kapselung eines stapels rekonstituierter wafer mit danach aufgebrachten pad-erweiterungen |
CN103178032B (zh) | 2007-07-31 | 2017-06-20 | 英闻萨斯有限公司 | 使用穿透硅通道的半导体封装方法 |
US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US7834462B2 (en) * | 2007-09-17 | 2010-11-16 | Qimonda Ag | Electric device, stack of electric devices, and method of manufacturing a stack of electric devices |
KR100929464B1 (ko) * | 2007-12-21 | 2009-12-02 | 주식회사 동부하이텍 | 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지 |
US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
US7808101B2 (en) * | 2008-02-08 | 2010-10-05 | Fairchild Semiconductor Corporation | 3D smart power module |
US8680662B2 (en) * | 2008-06-16 | 2014-03-25 | Tessera, Inc. | Wafer level edge stacking |
KR20100023641A (ko) * | 2008-08-22 | 2010-03-04 | 삼성전자주식회사 | 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지 |
JP5350745B2 (ja) * | 2008-10-21 | 2013-11-27 | 新光電気工業株式会社 | 配線基板 |
US8115292B2 (en) * | 2008-10-23 | 2012-02-14 | United Test And Assembly Center Ltd. | Interposer for semiconductor package |
US7939926B2 (en) * | 2008-12-12 | 2011-05-10 | Qualcomm Incorporated | Via first plus via last technique for IC interconnects |
TWI446498B (zh) * | 2009-03-13 | 2014-07-21 | Tessera Inc | 具有延伸穿越銲墊之通孔的堆疊微電子總成 |
US8884422B2 (en) * | 2009-12-31 | 2014-11-11 | Stmicroelectronics Pte Ltd. | Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture |
US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
US20110291153A1 (en) * | 2010-05-31 | 2011-12-01 | Yang ming-kun | Chip submount, chip package, and fabrication method thereof |
US8319336B2 (en) * | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8598695B2 (en) | 2010-07-23 | 2013-12-03 | Tessera, Inc. | Active chip on carrier or laminated chip having microelectronic element embedded therein |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8587126B2 (en) * | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
SG183648A1 (en) * | 2011-02-28 | 2012-09-27 | Agency Science Tech & Res | A wafer level package and a method of forming the same |
KR101774938B1 (ko) | 2011-08-31 | 2017-09-06 | 삼성전자 주식회사 | 지지대를 갖는 반도체 패키지 및 그 형성 방법 |
US9013037B2 (en) | 2011-09-14 | 2015-04-21 | Stmicroelectronics Pte Ltd. | Semiconductor package with improved pillar bump process and structure |
US8916481B2 (en) * | 2011-11-02 | 2014-12-23 | Stmicroelectronics Pte Ltd. | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture |
US8779601B2 (en) | 2011-11-02 | 2014-07-15 | Stmicroelectronics Pte Ltd | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture |
CN104471708B (zh) * | 2012-02-08 | 2017-05-24 | 吉林克斯公司 | 具有多个***件的堆叠裸片组件 |
US20150237732A1 (en) * | 2014-02-18 | 2015-08-20 | Qualcomm Incorporated | Low-profile package with passive device |
US9257396B2 (en) | 2014-05-22 | 2016-02-09 | Invensas Corporation | Compact semiconductor package and related methods |
DE102017107648A1 (de) * | 2016-04-08 | 2017-10-12 | X-Fab Semiconductor Foundries Ag | Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren |
JP6775374B2 (ja) * | 2016-10-07 | 2020-10-28 | 昭和電工株式会社 | 放熱ユニットの製造方法 |
DE102016124646A1 (de) | 2016-12-16 | 2018-06-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
CN108899307B (zh) * | 2018-06-22 | 2020-02-21 | 西安微电子技术研究所 | 一种基板堆叠***集成模块侧向互连结构的制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1467117A (fr) * | 1964-12-09 | 1967-01-27 | Signetics Corp | Ensemble semi-conducteur pour circuit intégré |
FR1534329A (fr) * | 1966-08-16 | 1968-07-26 | Signetics Corp | Procédé de montage de circuits intégrés |
US3437883A (en) * | 1966-12-09 | 1969-04-08 | Bunker Ramo | Micromodular electronic package utilizing cantilevered support leads |
FR1564787A (de) * | 1968-03-04 | 1969-04-25 | ||
DE2034718A1 (de) * | 1970-07-13 | 1972-01-20 | Siemens Ag | Anordnung zur gelöteten Verbindung von auf ebenen Trägern aufgebauten elektrischen Schaltungen |
US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
US3777220A (en) * | 1972-06-30 | 1973-12-04 | Ibm | Circuit panel and method of construction |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL296629A (de) * | 1963-08-13 | |||
US3323022A (en) * | 1965-08-23 | 1967-05-30 | Motorola Inc | Package for discrete and integrated circuit components |
GB1232621A (de) * | 1968-02-15 | 1971-05-19 | ||
US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
JPS5118780B1 (de) * | 1968-10-11 | 1976-06-12 | ||
US3952231A (en) * | 1974-09-06 | 1976-04-20 | International Business Machines Corporation | Functional package for complex electronic systems with polymer-metal laminates and thermal transposer |
-
1974
- 1974-12-20 US US05/534,967 patent/US4074342A/en not_active Expired - Lifetime
-
1975
- 1975-10-01 GB GB8702/77A patent/GB1488760A/en not_active Expired
- 1975-10-01 GB GB40079/75A patent/GB1488759A/en not_active Expired
- 1975-10-29 FR FR7533874A patent/FR2295570A1/fr active Granted
- 1975-11-19 JP JP50138288A patent/JPS5811100B2/ja not_active Expired
- 1975-12-06 DE DE19752554965 patent/DE2554965A1/de active Granted
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1467117A (fr) * | 1964-12-09 | 1967-01-27 | Signetics Corp | Ensemble semi-conducteur pour circuit intégré |
FR1534329A (fr) * | 1966-08-16 | 1968-07-26 | Signetics Corp | Procédé de montage de circuits intégrés |
US3437883A (en) * | 1966-12-09 | 1969-04-08 | Bunker Ramo | Micromodular electronic package utilizing cantilevered support leads |
FR1564787A (de) * | 1968-03-04 | 1969-04-25 | ||
US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
DE2034718A1 (de) * | 1970-07-13 | 1972-01-20 | Siemens Ag | Anordnung zur gelöteten Verbindung von auf ebenen Trägern aufgebauten elektrischen Schaltungen |
US3777220A (en) * | 1972-06-30 | 1973-12-04 | Ibm | Circuit panel and method of construction |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0007993A1 (de) * | 1978-07-12 | 1980-02-20 | Siemens Aktiengesellschaft | Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips |
DE3236229A1 (de) * | 1981-10-02 | 1983-04-21 | International Computers Ltd., London | Vorrichtung und verfahren zum befestigen von baugruppen mit integrierter schaltung auf einer gedruckten schaltungsplatte |
EP0460822A1 (de) * | 1990-06-04 | 1991-12-11 | International Business Machines Corporation | Integrierte Schaltungseinheit mit flexiblem Substrat |
US5319243A (en) * | 1991-03-14 | 1994-06-07 | Temic Telefunken Microelectronic Gmbh | Electronic assembly with first and second substrates |
EP0516149A1 (de) * | 1991-05-31 | 1992-12-02 | Nippondenso Co., Ltd. | Elektronische Vorrichtung |
US5408383A (en) * | 1991-05-31 | 1995-04-18 | Nippondenso Co., Ltd. | Container for electronic devices having a plurality of circuit boards |
US5586389A (en) * | 1991-05-31 | 1996-12-24 | Nippondenso Co., Ltd. | Method for producing multi-board electronic device |
US5646827A (en) * | 1991-05-31 | 1997-07-08 | Nippondenso Co., Ltd. | Electronic device having a plurality of circuit boards arranged therein |
US5657203A (en) * | 1991-05-31 | 1997-08-12 | Nippondenso Co., Ltd. | Electronic device having a plurality of circuit boards arranged therein |
Also Published As
Publication number | Publication date |
---|---|
GB1488760A (en) | 1977-10-12 |
DE2554965C2 (de) | 1987-11-12 |
JPS5811100B2 (ja) | 1983-03-01 |
FR2295570A1 (fr) | 1976-07-16 |
US4074342A (en) | 1978-02-14 |
JPS5178176A (de) | 1976-07-07 |
GB1488759A (en) | 1977-10-12 |
FR2295570B1 (de) | 1978-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2554965C2 (de) | ||
DE3781247T2 (de) | Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips. | |
DE69321864T2 (de) | Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen | |
DE3616494C2 (de) | ||
DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
DE68913806T2 (de) | Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung. | |
DE19648728C2 (de) | Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung | |
DE3814469C2 (de) | ||
DE2536316C2 (de) | Schaltungskarte für integrierte Halbleiterschaltungen | |
DE69129619T2 (de) | Halbleitervorrichtung mit einer vielzahl von anschlussstiften | |
DE69431023T2 (de) | Halbleiteraufbau und Verfahren zur Herstellung | |
DE19801312A1 (de) | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes | |
DE3538933A1 (de) | Leistungshalbleitermodul | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE69322477T2 (de) | 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil | |
DE69030223T2 (de) | Gestapeltes Mehrschichtsubstrat zum Montieren integrierter Schaltungen | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE4031733A1 (de) | Mehrlagenhybride mit leistungsbauelementen | |
DE3930858C2 (de) | Modulaufbau | |
DE69609921T2 (de) | Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage | |
DE69219531T2 (de) | Verfahren und Apparat für Verbindungsanordnungen wobei die automatische Bandmontage-Technik angewendet wird | |
DE2724202C2 (de) | Leitungsanordnung und Kontaktierung bei einem Thermodruckkopf und Verfahren zu deren Herstellung | |
DE2124887C3 (de) | Elektrisches Bauelement, vorzugsweise Halbleiterbauelement, mit Folienkontaktierung | |
DE60037717T2 (de) | Datenträger mit integriertem schaltkreis und übertragungsspule | |
DE69520624T2 (de) | Anordnung mit einer mehrschichtigen Leiterplatte und einem Träger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE |
|
8125 | Change of the main classification |
Ipc: H05K 1/18 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |