DE2523860A1

DE2523860A1 - Digital-interpolator

Info

Publication number: DE2523860A1
Application number: DE19752523860
Authority: DE
Inventors: Hisasi Kawai
Original assignee: Nippon Soken Inc
Current assignee: Soken Inc
Priority date: 1974-06-25
Filing date: 1975-05-30
Publication date: 1976-01-15
Also published as: JPS5434579B2; US4001565A; DE2523860C3; JPS513143A; DE2523860B2

Description

Tn I/"" Patentanwälte:

IEDTKE - DÜHLING - IYINNt: Dipl.-lng. Tiedtke

Dipl.-Chem. Bühling Dipl.-lng. Kinne

8 München 2, Postfach 202403 OCOQQßH Bavarlaring 4

Z D L O O D U Te|_<: (o 89) 53 96 53 -

Telex: 5 24845 tipat

cable: Germaniapatent München

B 6641

30. Mai 1975

Nippon Soken, Inc. Nishio-shi, Aichi-ken, Japan

Digital-Interpolator

Die Erfindung bezieht sich auf einen Digital-Interpolator zum Bestimmen eines Viertes zwischen zwei bekannten Punkten durch ein digitales Proportionaldivisionsverfahren,

Bei der bisherigen Verwendung eines programmierten Speichers wie beispielsweise eines Pestspeichers (ROM) von begrenzter Kapazität mit einem Pestspeicherausgangssignal f (X) für eine Pestspeicheradresse X war es oft erwünscht, mit bekannten Werten f(X₁) und f(Xg) durch Interpolation die Größe f(X) für einen Wert X zwischen X. und Xp zu bestimmen. In einem solchen Fall kann f(X) aus der arithmetischen Rechenoperation _{χ (χ} . _χ , _{+ f(x} ,

y γ J. X

VI/8

S09883/06A3 )

Deutsche Bank (München) Kto. 51/61070 Dresdner Bank (Mönchen) Kto. 3939844 Postscheck (München) Kto. 670-43-804

abgeleitet werden. Da die Fechenoperation sowohl eine Multiplikation als auch eine Division enthält, ist die Rechengeschwindigkeit gering und der Schaltungsaufbau wird komplex, weil eine Anzahl von Addierern, Akkumulatoren, Widerständen usw. erforderlich ist.

Aufgabe der Erfindung ist es, einen Digital-Interpolator mit hoher Rechengeschwindigkeit und einfachem Schaltungsaufbau zu schaffen.

Erfindungsgernäß wird zum überwinden der genannten Schwierigkeiten ein Digital-Interpolator mit hoher Rechengesshwindigkeit und einfachem Schaltungsaufbau geschaffen, bei dem ein vorher in einen programmierten Speicher wie beispielsweise einen Pestspeicher einprogrammierter Wert durch Adressieren des Speichers mittels eines Inhalts eines Zählers mit einem darin voreingestellten vorbestimmten Zählstand ausgelesen wird, bei dem der auf diese Weise ausgelesene Wert in einem Akkumulator angesammelt wird, während eine Steuerschaltung dem Akkumulator und dem Zähler (N-I) oder N Taktimpulse zuführt, und bei dem das Ausgangssignal des programmierten Speichers durch Speichern der Ziffern an oder über der K-ten Ziffernstelle des Ausgangssignals des Akkumulators durch N geteilt wird, wodurch mittels eines digitalen Proportionaldivisionsverfahrens ein interpolierter Wert bestimmt lverden kann.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher er-

50988^/0843

läutert.

Pig. 1 ist ein Blockschaltbild einer Ausführungsform der Gesamtanordnung der erfxndungsgemäßen Einrichtung.

Fig. 2 ist ein Blockschaltbild eines bei der in Fig. dargestellten Einrichtung verwendeten voreinstellbaren Zählers.

Fig. 3 ist ein Blockschaltbild einer Ausführungsform eines bei der in Fig. 1 dargestellten Einrichtung verwendeten Akkumulators.

Fig. 4 ist ein Blockschaltbild einer Ausführungsform einer bei der in Fig. 1 dargestellten Einrichtung verwendeten Speicherschaltung.

Fig. 5 ist ein Schaltbild einer Ausführungsform einer bei der in Fig. 1 dargestellten Einrichtung verwendeten Steuerschaltung.

Fig. 6 zeigt Signalkurvenformen zur Darstellung der Funktion der in Fig. 5 dargestellten Steuerschaltung.

Fig. 7 zeigt eine Eingangs-Ausgangs-Kennlinie zur

Erläuterung der Funktion der in Fig. 1 darge-

509883/0643

stellten Einrichtung.

In der ein Ausführungsbeispiel des erfindungsgemäßen Digital-Interpolators darstellenden Fig. 1 ist mit 100 ein voreinstellbarer 8-Bit-Zähler bezeichnet, dessen Schaltungsaufbau in Fig. 2 dargestellt ist, in der mit 110 und 120 voreinstellbare Zähler bezeichnet sind, welche bei dem dargestellten Ausführungsbeispiel von der (nachstehend mit TI bezeichneten) Texas Instruments Corp., USA, hergestellte integrierte Schaltungen SM74193 sind. Ein Takteingang GP des Zählers 110 ist mit einem Eingangsanschluß 130 verbunden, während ein Übertragsausgangsanschluß Ca des Zählers 110 mit einem Takteingang CP des Zählers 120 verbunden ist. Die Voreinstellfreigabeanschlüsse P der Zähler 110 und 120 sind gemeinsam an einen Eingangsanschluß 131 angeschlossen. Die Dateneingangsanschlüsse Pq, P₁, Pp und P, des Zählers 110 und die Dateneingangsanschlüsse Pn, Pf-, Pg und P₇ des Zählers 120 sind jeweils mit den Eingangsanschlüssen 101, 102, 103 und 104 bzw. den Eingangsanschlüssen 105, 106, 107 und 108 verbunden. Der Zähler 110 enthält ferner Ausgangsanschlüsse Q_A, Q_ß, Q_c und Q , während der Zähler 120 Ausgangsanschlüsse Q¹., QO» Q'n und Q' besitzt, die an die

A ü I/ JJ

jeweiligen Ausgangsanschlüsse 121, 122, 123 bzw. 124 angeschlossen sind. Die an den Dateneingangsanschlüssen P₀,.P.,, Pp, P,, P^, P,-, Pg und P₇ und den Ausgangsanschlüssen Q_A, Q_ß, Q„, Q_D, Q^f _A, Q¹J₃, Q'_c und Q'_D auftretenden Signale weisen alle Dualcode-Form auf, wobei Q_A die Stelle mit dem niedrigsten Wert darstellt und die Stellenwerte der Dualziffern in der Reihenfolge Q_ß, Q„, Q_Dj Q'_A» Q'ß» Q'qj Q'_D ansteigen. Mit 200 ist ein

B09883/0843

252386Ö

programmierter Speicher mit vier Dualziffereingängen und acht Dualzifferausgüngen bezeichnet, der bei dem dargestellten Ausführungsbeispiel aus zwei von der Harris Corp., USA, hergestellten Pestspeichern HPROM8256 besteht. Die vier Eingangsanschlüsse für vier Dualziffern sind jeweils mit den Anschlüssen 121, 122, 123 und 124 verbunden. Das Ausgangssignal des einen Pestspeichers wird aufeinanderfolgend aus den Ausgangsanschlüssen 201, 202, 203 und 204 in aufsteigendem Ziffernstellenrang ausgegeben, während das Ausgangssignal des anderen Pestspeichers aufeinanderfolgend aus den Ausgangsanschlüssen 205, 206, 207 und 208 in aufsteigender Ziffernstellenordnung ausgegeben wird. 300 bezeichnet einen Akkumulator, dessen Schaltungsaufbau in Fig. 3 dargestellt ist, in der mit 310, 320 und 330 Parallel-Binäraddierer bezeichnet sind, die bei dem dargestellten Ausführungsbeispiel von TI hergestellte integrierte Schaltungen SN7483 sind. Ein Übertragseingang Ci des Addierers 310 ist geerdet, während dessen Übertragsausgang Co an einen Übertragseingang Ci des Addierers 320 angeschlossen ist und ein Übertragsausgang Co des Addierers 320 mit einem Übertragseingang Ci des Addierers 330 verbunden ist. Einer der bit-parallelen Eingänge des Addierers 310 liegt an den Eingangsanschlüssen IA-, IAp, IA, und IAj. in aufsteigender Ziffernstellenordnung an, während der andere Eingang an die Eingangsanschlüsse IB₁, IBp, IB, und IBj, in ansteigender Ziffernstellenordnung angelegt ist. Ein Summenausgang der zwei parallelen Eingänge wird an den Ausgangsanschlüssen S_Q, S^, S„ und S, in aufsteigender Ziffernstellenordnung ausgegeben. Auf gleiche Weise liegt bei dem Addierer 320 einer der parallelen Eingänge an den Eingangs-

509883/0643

— O ~

anschlüssen 2A₁, 2A₂, 2A^ und 2A₂. an, während der andere Eingang an die Eingangsanschlüsse 2b , 2B„, 2B-, und 2B₁. angelegt ist und der Summenausgang der zwei Paralleleingänge an den Ausgangsanschlüssen S₁., S_r, Sg und S₇ ausgegeben wird. Ebenso liegt bei dem Addierer 330 einer der parallelen Eingänge an den Eingangsanschlüssen 3A₁, 3A„, 3A₇ und 3A₁, an, während der andere Eingang an die Eingangsanschlüsse 3B₁, 3Bp, 3B^, und 3B/j gelegt ist und ein Summenausgang der zwei parallelen Eingänge an den Ausgangsanschlüssen Sg, S₀, S₁₀ und S₁₁ ausgegeben wird. Da die Eingangsanschlüsse 3A₁, 3A~, 3A-, und 3A₁. geerdet sind, ist deren Eingangssignal gleich Null. Mit 3^0, 350 und 36Ο sind Speicherschaltungen zum Speichern der jeweils eingegebenen Eingänge im Ansprechen auf den Anstieg eines an einen Anschluß 322 angelegten Taktimpulses bezeichnet. Die jeweiligen vier Eingangsanschlüsse der Speicherschaltungen sind mit den entsprechenden Ausgängen der Addierer 310, 320 bzw. 330 verbunden. D.h., der Ausgangsanschluß S_Q des Addierers 310 ist an einen Eingangsanschluß D_Q der Speicherschaltung 3^0 angeschlossen, der Ausgangsanschluß S₁ an einen Eingangsanschluß D₁, der Ausgangsanschluß Sp an einen Eingangsanschluß Dp und der Ausgangsanschluß S^ an einen Eingangsanschluß D^; der Ausgangsanschluß Sjj des Addierers 320 ist an einen Eingangsanschluß D₁, der Speicherschaltung 350, der Ausgangsanschluß sSj- an einen Eingangsanschluß Dr, der Ausgangsanschluß Sg an einen Eingangsanschluß Dg und der Ausgangsanschluß S₇ an einen Eingangsanschluß D₇ angeschlossen; ferner ist der Ausgangsanschluß Sn des Addierers 330 mit einem Eingangsanschluß Dg der Speicherschaltung 360, der Ausgangsanschluß S_q mit einem Eingangsanschluß Dq,

509883/0643

der Ausgangsanschluß C₁₀ mit einem Eingangsanschluß D₁₀ und der Ausgangsanschluß S₁₁ mit einem Eingangsanschluß D₁₁ verbunden. Die Löscheingänge C und die Takteingänge CP der Speicherschaltungen 340, 350 und 360 sind jeweils gemeinsam mit den Eingangsanschlüssen 321 bzw. 322 verbunden. Die Speicherschaltungen 340, 350 und 360 besitzen Ausgangsanschlüsse Q₀ bis Q₁-Jj die den jeweiligen Eingangsanschlüssen D_Q bis D₁₁ entsprechen. Die Ausgangsanschlüsse Qq, Q₁, Q„ und Q-, der Speicherschaltung 340, die Ausgangsanschlüsse Q₁J, Q-, Qg und Q„ der Speicherschaltung 350 und die Ausgangsanschlüsse Qg, Qq, Q₁Q und Q₁₁ der Speicherschaltung 360 sind jeweils an die Eingangsanschlüsse IB₁, IB₂, IB, und IB^ des Addierers 310, die Eingangsanschlüsse 2B₁, 2B₂, 2B, und 2B^ des Addierers 320 und die Eingangsanschlüsse 3B₁, 3B₂, 3B, und 3B^ des Addierers 330 angeschlossen. Die Eingangsanschlüsse D^, D , D^, D₇, Dg, Dq, D₁₀ und D₁₁ der Speicherschaltungen 350 und 360 sind mit den Ausgangsanschlüssen 311, 312, 313, 314, 315» 316, 317 und 318 verbunden-. Bei dem dargestellten Ausführungsbeispiel bestehen die Speicherschaltungen 340, 35O und 36O jeweils aus einer von TI hergestellten intergrierten Schaltung SN74173. Mit 400 ist eine Speicherschaltung mit 8-Bit-Eingang und 8-Bit-Ausgang bezeichnet, die auf gleichartige Weise aufgebaut ist wie die Speicherschaltungen in dem Akkumulator 300. Sie weist gemäß der Darstellung in Fig. 4 zwei Speicherschaltungen 410 und 420 auf, die jeweils aus einer von TI hergestellten integrierten Schaltung SN74173 bestehen. Die Eingangsanschlüsse D'q, D^, D'p und D' der Speicherschaltung 410 sind jeweils mit den Ausgangsanschlüssen 311, 312, 313 bzw. 314 des Akkumu-

509883/0643

lators 300 verbunden. Die Eingangsanschlüsse D'h, ^^?c> D¹,- und D' der Speicherschaltung 420 sind auf gleiche Weise mit den Ausgangsanschlüssen 315, 316, 317 und 318 des Akkumulators 300 verbunden. Die Eingangsanschlüsse D' bis D' entsprechen den jeweiligen Ausgangsanschlüsuen Q'_o bis Q'₇, die ihrerseits mit den Ausgangsanschlüssen 401 bis 4O8 verbunden sind. Die Takteingangsanschlüsse CP der Speicherschaltungen 410 und 420 sind gemeinsam an einen Eingangsanschluß 409 angeschlossen, während ihre Löschanschlüsse C geerdet sind. Mit 500 ist eine Steuerschaltung bezeichnet, die dem voreinstellbaren Zähler 100, dem Akkumulator 300 und der Speicherschaltung 400 Steuersignale zuführt; ihr Schaltungsaufbau ist in Fig. 5 dargestellt, in der mit 510 ein 4-Bit-Binärzähler bezeichnet ist, der bei dem beschriebenen Ausführungsbeispiel aus einer integrierten Schaltung SN74193 von TI besteht; sein Löschanschluß C ist geerdet, während sein Übertragsausgangsanschluß Ca mit seinem Ladeanschluß L verbunden ist. Die Ausgangsanschlüsse sind in ansteigender Zif.fernstellenordnung mit Q., Qg, GU und Q_n bezeichnet. Mit 520 ist ein NOR-Glied für vier Bits bezeichnet, das die Ausgangsanschlüsse Q., Q_n, Q_n und Q_n des Zählers 510 durch NOR-Verknüpfung miteinander verbindet. 530 bezeichnet ein UND-Glied, das einen Eingangsanschluß 501, an dem ein Taktimpuls angelegt ist, und den Ausgang des NOR-Glieds 520 durch eine UND-Verknüpfung verbindet. 540 bezeichnet einen Inverter, der ein Übertragsausgangssignal des Zählers 510 invertiert. Bei dem vorstehend beschriebenen Schaltungsaufbau wirkt die Steuerschaltung 500 wie folgt: Wenn der Eingangsanschluß 501 der Steuerschaltung 500 einen in Pig. 6(A) dargestellten Taktimpulszug aufnimmt,

509883/0643

erzeugt der Binärzähler 510 an seinem Übertragsausgangsanschluß Ca zwischen dem fünfzehnten und dem sechszehnten Taktimpuls, nach Zählbeginn des Zählers 510 einen Impuls gemäß der Darstellung in Fig. 6(B). D.h., der Zähler 510 erzeugt jedesmal einen Übertragsausgang, wenn sechszehn Taktimpulse gezählt sind, so daß er daher wie ein Hexadezimalzähler arbeitet. Die Ausgangssignale an den Ausgangsanschlüssen Q., Q_ß, Q_c und Q_ß bilden Kurvenformen gemäß den Darstellungen in Pig. 6(QA), (QB), (QC) und (QD), während das Ausgangssignal des NOR-Glieds 520 eine Kurvenform entsprechend der Darstellung in Fig. 6(C) erzeugt. Durch das Anlegen des Signals mit der Kurvenform gemäß Fig.6(C) und des Taktimpulszugs an das UND-Glied 530 entsteht am Ausgang des UND-Glieds 530 eine Ausgangskurvenform gemäß Fig. 6(D). Ein Übertragsausgang des Zählers 510 wird dem Inverter 540 zugeführt, um so eine Kurvenform gemäß der Darstellung in Fig. 6(E) zu erhalten. Die Ausgangsanschlüsse 502, 503 und 504 der Steuerschaltung 500 sind jeweils mit dem Eingangsanschluß 501, dem Ausgangsanschluß des Inverters 540 bzw. dem Ausgangsanschluß des UND-Glieds 530 verbunden. Der Ausgangsanschluß 502 der Steuerschaltung 500 ist mit dem Eingangsanschluß 130 des voreinstellbaren Zählers 100 und dem Eingangsanschluß 322 des Akkumulators 300 verbunden, während der Ausgangsanschluß 503 der Steuerschaltung 500 mit dem Eingangsanschluß 131 des voreinstellbaren Zählers 100 und dem Eingangsanschluß 321 des Akkumulators 3OO verbunden ist und der Ausgangsanschluß 504 der Steuerschaltung 500 an den Eingangsanschluß 409 der Speicherschaltung 400 angeschlossen ist.

S09883/G643

wird die Funktionsweise der auf diese V/eise aufgebauten Einrichtung beschrieben. Wenn zu einem in Fig. C dargestellten Zeitpunkt a der voreinstellbare Zähler 100 an seinem Eingangsanschluß 131 ein in Fig. 6(D) dargestellten Voreinstellsignal aufnimmt, liest er die Dualcodewerte an den Eingangsanschlüssen 101 bis 108 ein. Danach beginnt zu dem in Fig. 6 dargestellten Zeitpunkt b der voreinstellbare Zähler 100 den in Fig. 6(A) dargestellten, an dem Eingangsanschluß 501 bzw. 130 anliegenden Taktimpulszug von dem eingelesenen Wert anfangend zu zählen. Wenn für die Erläuterung der einzulesende Wert X als Codeausdruck "10111001" angenommen wird, steigt das Ausgangssignal des voreinstellbaren Zählers 100 nach Zählbeginn gleichmäßig mit jedem Taktimpuls bis auf den Wert "10111001 + I5 (Dezimal) = 11001000" an und wird durch das in Fig. 6(D) dargestellte Signal gelöscht, bis der nächste Wert eingelesen wird. Betrachtet man nun den Ausgang des programmierten Speichers 200, dessen Eingangsadresse durch die oberen vier Digitalstellen des Ausgangs des voreinstellbaren Zählers 100 gegeben ist, so ist die Eingabeadresse zu dem in Fig. 6 gezeigten Zeitpunkt a gleich "1011"; da sich die oberen vier Digitalstellen des Ausgangs des voreinstellbaren Zählers 100 für sechs Taktirnpulseingaben nicht verändern, wobei der Ausgang zur Zeit nach der Eingabe der sechs Taktimpulse den Wert "10111111" annimmt, bleibt die Adressiereingabe an dem programmierten Speicher 200 gleich "1011". Bei dem Auftreten des siebenten Taktimpulses v/echselt der Ausgang des voreinstellbaren Zählers 100 auf "11000000", so daß die Adressiereingabe an den programmierten Speicher 200 um 1 auf "1100" erhöht wird.

509883/0843

Da eine Gesamtsumme von 15 Taktimpulsen angelegt wird, wechselt der Ausgang des voreinstellbaren Zählers 100 schließlich auf "11001000", wobei die Adressiereingabe an den programmierten Speicher 200 für die nach dem siebenten Taktimpuls angelegten zusätzlichen neun Taktimpulse bei "1100" bleibt. Nimmt man an, daß die Einrichtung so programmiert ist, daß der programmierte Speicher 200 für eine Adresseneingabe "1011" einen Ausgang f(>L) und für eine Adresseneingabe "1100" einen Ausgang f(Xp) erzeugt, so erzeugt der programmierte Speicher 200 im Dualcode für die Takt impulse Null bis sechs den Ausgang f(X-i) und für die Taktimpulse sieben bis fünfzehn den Ausgang f(Xp).

Wenn in dem Akkumulator 300 die Eingangswerte an den Eingangsanschlüssen 301 bis 308 der Addierer 310 und 320 gleich A und die Ausgänge der Speicherschaltungen 3'IO, 350 und 36O gleich B sind, so sind die Ausgänge der Addierer 310, 320 und 330 durch A + B gegeben. Unter der Annahme, daß der Eingang A konstant ist, werden die Speicherschaltungen 3^0, 350 und 36O alle durch das Signal mit der Kurvenform gemäß Pig. 6(D) gelöscht, so daß deren Ausgänge gleich "0" sind. Da die Ausgänge der Speicherschaltungen 3^0 und 35O "0" sind, wenn nach dem Löschen der Speicherschaltungen kein Taktimpuls an den Eingangsanschluß 322 angelegt wurde, sind die Ausgänge der Addierer 310, 320 und 330 gleich A + 0. Wenn an den Eingangsanschluß 322 ein Taktimpuls .angelegt wird, bilden die Ausgänge der Addierer 310, 320 und 330 den Wert A + A + 0 = 2A, weil die Speicherschaltungen 3^0, 350 und 360 beim Anstieg des Taktimpulses den Wert A + 0 speichern und diesen gespeicherten Wert ausgeben.

509883/0643

Bei dem zweiten Taktimpuls wechseln die Ausgänge der Addierer 310, 320 und 330 auf A > > 2A = 3A. Wenn fünfzehn Taktimpulse aufgenommen wurden, wechseln auf diese V/eise die Ausgänge der Addierer 310, 320 und 330 auf A + 15A = 16A. Betrachtet man nun die Beziehungen zwischen dem Ausgang des programmierten Speichers 200, dem Eingang des Akkumulators und den Taktimpulsen, so wird an den Eingang des Akkumulators 300 und damit an die Eingänge der Addierer 310, 320 und 330 der Wert F(X₁) angelegt, bis sechs Taktimpulse angelegt worden sind, während nach dem Anlegen des siebenten Taktimpulses für die Dauer von neun Taktimpulsen an die genannten Eingänge der V/ert f (Xp) angelegt wird, so daß auf diese Weise die Eingangsanschlüsse D_Q bis D₁₁ der Speicherschaltungen 340, 350 und 360 zu dem in Pig, 6 gezeigten Zeitpunkt c den Wert 7 x f(X₁) + 9 x f(Xp) annehmen. Danach speichert die Speicherschaltung 400 beim Anstieg der Kurve nach Pig. 6(E), d.h. zu dem in Fig. 6 dargestellten Zeitpunkt c den Wert an den den oberen Ziffernstellen zugeordneten Eingangsanschlüssen D₁J bis D₁₁ der Eingangsanschlüsse D_Q bis D₁₁ der Speicherschaltungen 340, 350 und 360 und gibt den gespeicherten Wert an den Ausgangsanschlüssen 401 bis 4O8 aus. Da das Wählen der den oberen Ziffernstellen zugeordneten Ausgangsanschlüsse Djj bis D₁₁ der Speicherschaltungen 340, 350 und 360 äquivalent einer Division der einen Dualcode darstellenden Ausgänge D_Q bis D₁₁ durch sechszehn ist, folgt daraus, daß der Ausgang der Speicherschaltung 400 den Wert 7 χ f(X₁) + 9 x f(X₂)

16

darstellt. Die Beziehung zwischen dem Eingangswert X des voreinstellbaren Zählers 100 und dem Ausgang f(X) des programmierten Speichers 200 ist in Fig. 7 dargestellt, in der die Abszisse

509883/0643

den Wert X und die Ordinate den Wert f(X) darstellen, wobei für X = "10110000" f(X) = f(X_a) und für X = "11000000" f(X) = f(X₂) ist. Der Abstand zwischen X₂ und X₁ beträgt 11000000 - 10110000 = 1000 = 16 (Dezimal), während der Abstand zwischen X₃ und X₁ gleich 10111001 - 10110000 = 1001 = 9 (Dezimal) ist. Den Wert f(X₇.) erhält man unter Anwendung des Proportionaldivisionsverfahrens aus den zwei bekannten Werten f(X₁) und f(X₂) durch die Gleichung

f(X ) — f(X )
f(X,) = — χ (X₃-X₁) + f(X_a). Dadurch ergibt

sich folgender Ausdruck:

f(X_p) - f(X.) 9 x f(Xp) + 7 x fix.) f(X ) = ί i_ χ 9 + f(x ) = 1 L-

* 16 ^x 16

Dieser Ausdruck entspricht dem Wert des Ausgangs der Speicherschaltung ¹IOO. Bei einem algebraischen Verfahren ist unter der Annahme, daß mit X ein Punkt zwischen X₁ und X„ bezeichnet ist, der den Abstand zwischen diesen Werten im Verhältnis m : η teilt und daß m und η durch X„ - X₁ = m + η definiert sind, der Wert f(X) für X gegeben durch

f(X~) - f(X.) Uf(X₁) + mf(X₉)

m + η m + η

Andererseits erzeugt bei der vorliegenden Einrichtung die Steuerschaltung 500 (m + η - 1) Taktimpulse, die von dem voreinstellbaren Zähler 100 von X beginnend einer nach dem anderen auf den Zählstand X + m + η - 1 gezählt werden. Zur gleichen Zeit wird in dem mit dem Ausg_anrfsanschluß des programmierten Speichers 200 verbundenen Akkumulator 300 der Ausgang des programmierten Speichers 200 bei jedem Taktimpuls zur Erzeugung der Sammelsumme (m + η - 1) angesammelt, wobei von den

509883/0843

- Ill -

Binärzahlen diejenigen an der (m + n)-ten oder höheren Ziffernstellenposition herangezogen werden. Auf diese V/eise wird die folgende Rechenoperation ausgeführt:

/f(X) + f(X + 1) + + f(X + η - 1) + f(X + n) +

f(X + η + 1) + + f(X + m + η - I)/. τ (m + η) (2)

In der Gleichung (2) bildet der Ausgang des programmierten Speichers 200 für die η Taktimpulse von f(X) bis f(X + η - 1) den Wert f(X₁), während er für die m Taktimpulse von f(X + n) bis f(X + m + η - 1) den Viert f(X₂) erzeugt. Somit kann die

Gleichung (2) durch ^nf(Xl⁾ * ^mf(^X2^ dargestellt werden,

m + η
was mit der Gleichung (1) identisch ist. Dementsprechend kann bei der vorliegenden Schaltungsanordnung bei gegebenem X zwischen X₁ und X~ der Wert f(X) für X durch Addieren der Ausgänge des programmierten Speichers für die Zählung (X + m + η - 1) und Entnehmen der Binärzahlen an und über der (m + n)-ten Ziffernstelle erhalten v/erden. Auf diese V/eise brauchen m und η nicht einzeln gewonnen v/erden. Wenn man m + η zu 10 oder in dezimaler Form und 2ⁿ in binärer Form wählt, kann die Interpolation vereinfacht werden.

Wenn der voreinstellbare Zähler 100 durch einen herkömmlichen nicht voreinstellbaren Zähler ersetzt wird, der zum Zählen externer Steuersignale eingerichtet ist und dessen Zählstand als Adresseneingabe an den programmierten Speicher 200 angelegt wird, kann die Interpolation dadurch ausgeführt werden, daß die externen Steuersignale für ein gegebenes Intervall unterbrochen werden und während dieses Intervalls (m + η - 1) Taktirnpulse zugeführt werden, um

509883/0643

so den Ausgang des Zählers um (m + η - 1) zu erhöhen.

Obgleich bei dem genannten Ausführungsbeispiel nur ein Aufwärtszählen der (m + η - 1) Impulse beschrieben vmrde, ist es aus dem vorliegenden Sehaltungsaufbau ersichtlich, daß die Interpolation ebenso durch Abwärtszählen durchgeführt werden kann. Um auf gleiche Weise die Interpolation durch Abwärtszählen auszuführen, werden die Addierer 310, 320 und 330 in dem Akkumulator durch Subtrahierer ersetzt sowie der Adresseneingang des programmierten Speichers 200 und der zu programmierende Wert verschoben.

Bei dem beschriebenen Ausführungsbeispiel wurde als programmierter Speicher 200 ein Festspeicher verwendet; es kann jedoch als programmierter Speicher eine beliebige andersartige Speicherschaltung verwendet werden, die das Einprogrammieren gegebener Werte erlaubt.

Während bei dem vorstehend beschriebenen Ausführungsbeispiel als Ausgangsanschlüsse des Akkumulators 300 die Eingangsanschlüsse D₂. bis D₁₁ der Speicherschaltungen 350 und verwendet werden, können die Ausgänge Q₂. bis Q₁₁ der Speicherschaltungen 350 und 360 direkt als Ausgangsanschlüsse 311 bis 3l8 des Akkumulators 300 benützt werden, wenn die Anordnung der in Fig. 5 dargestellten Steuerschaltung 500 so geändert wird, daß Impulsformen gemäß der Darstellung in Fig. 6(D¹) und (D") erzeugt werden, deren Dauer kürzer ist als die der in Fig. 6(D) dargestellten Impulsform, und wenn diese Impuls-

509883/0643

formen an den Eingangsanschluß 409 der in Pig. 4 dargestellten Speicherschaltungen 4IO und 420 und an den Eingangsanschluß 321 der Speicherschaltungen 340, 350 und 360 angelegt werden. Da in diesem Fall nach dem Löschen der Speicherschaltungen 3²IO, 350 und 360 mittels des Signals gemäß Fig. 6(D") sechszehn Taktimpulse angelegt werden, ist die Arbeitsweise derart, daß die vorstehend genannte Gleichung (1) mit Hilfe von N Taktimpulsen erfüllt ist.

Wie vorstehend beschrieben,ist bei der erfindungsgemäßen Einrichtung der Eingang des programmierte'n Speichers zur Festlegung der Adresse des programmierten Speichers mit dem Ausgang des Zählers verbunden, der einen voreingestellten Wert oder einen vorgezählten Wert enthält; der Ausgang des programmierten Speichers ist mit dem Eingang des Akkumulators verbunden, der den Addierer und die Speicherschaltung enthält] die Steuerschaltung bewirkt das Zuführen der (N-I) oder N Taktimpulse an den Zähler und den Akkumulator; die Binärziffern des Ausgangs des Akkumulators an und über der N-ten Ziffernstelle werden an den Eingang der zusätzlichen Speicherschaltung gegeben, wodurch der Unterschied zwischen zwei Ausgangssignalen des programmierten Speichers durch N dividiert wird und in digitalem Proportionaldivisionsverfahren ein interpolierter Wert bestimmt wird. Auf diese Weise bietet die Erfindung den Vorteil, daß sie die Bestimmung eines interpolierten Wertes mit hoher Rechengeschwindigkeit bei einfachem Schaltungsaufbau erlaubt.

509883/0643

Mit der Erfindung ist ein Digital-Interpolator geschaffen, bei dem ein in einem programmierten Speicher wie beispielsweise einem Festspeicher vorher eingespeicherter Wert dadurch ausgelesen wird, daß der Speicher mit einem Ausgangssignal eines Zählers mit einem darin voreingestellten vorbestimmten Wert adressiert wird; der ausgelesene Wert wird in einem Akkumulator gesammelt; eine Steuerschaltung steuert die Zufuhr von N-I oder N Taktimpulsen zu dem Akkumulator und dem Zähler; die Ziffern des Ausgangssignals des Akkumulators an II-ter und höherer Ziffernstelle werden in einer weiteren Speicherschaltung gespeichert, wodurch das Ausgangssignal des programmierten Speichers durch N dividiert wird und durch digitales Proportionaldivisionsverfahren ein interpolierter Wert bestimmt wird.

509883/0643

Claims

Patentansprüche

?) Digital-Interpolator, gekennzeichnet durch einen Zähler (100) zum Erzeugen eines vorbestimmten Werts oder gezählten Werts, eiriun an den Zähler angeschlossenen programmierten Speicher (200), der durch ein Ausgangssignal des Zählers zum Auslesen eines vorbestimmten einprogrammierten Werts adressiert ist, einen an den programmierten Speicher angeschlossenen Akkumulator (300) zum akkumulieren eines Ausgangssignals des programmierten Speichers, eine an den Akkumulator und den Zähler angeschlossene Steuerschaltung (500) zum Zuführen einer festen Anzahl von Taktimpulsen zu dem Akkumulator und dem Zähler, sowie eine an den Akkumulator angeschlossene Speicherschaltung (400) zum Speichern der Ziffern des Ausgangs des Akkumulators an und über der N-ten Ziffernstelle, wodurch der Ausgang des programmierten Speichers durch N dividiert wird, so daß durch digitales Proportionaldivisionsverfahren ein interpolierter Wert bestimmt wird.
2. Digital-Interpolator, gekennzeichnet durch einen Zähler (100), dessen Ausgangssignal sich in Abhängigkeit von der Anzahl von Taktimpulsen ändert, die an einem Eingang des Zählers anliegen, einen an den Zähler angeschlossenen programmierten Speicher (200), der durch ein Ausgangssignal des Zählers zum Auslesen eines vorbestimmten einprogrammierten Werts adressiert ist, einen an den programmierten Speicher angeschlossenen Akkumulator (300) zum akkumulieren eines Ausgangssignals des programmierten Speichers im Gleichtakt mit den

509883/08A3

Taktimpulsen, eine an den Akkumulator und den Zähler angeschlossene Steuerschaltung (500) zum Einstellen der an den Akkumulator und den Zähler anzulegenden Anzahl von Taktimpulsen auf N-I oder Ii, sowie eine an den Akkumulator angeschlossene Speicherschaltung (^tOO) zum Speichern der Ziffern des Ausgangssignals des Akkumulators an N-ter oder höherer Ziffernstelle, wodurch das Ausgangssignal des programmierten Speichers durch N geteilt wird, so daß durch digitales Proportionaldivisionsverfahren ein interpolierter Wert bestimmt wird.
3. Digital-Interpolator nach Anspruch 2, dadurch gekennzeichnet, daß der Akkumulator (300) Paralleladdierer (310, 320, 330) zum jeweiligen Addieren zweier Eingangssignale sowie Speicherschaltungen (3^0, 350, 360) aufweist, deren Eingänge jeweils mit den Ausgängen der entsprechenden Paralleladdierer verbunden sind, wobei einer der zwei Eingänge der Paralleladdierer mit dem Ausgang des programmierten Speichers (200) verbunden ist, während der Ausgang der Speicherschaltungen (3^0, 350, 360) zu dem anderen der beiden Eingänge zurückgeführt ist.
4. Digital-Interpolator nach Anspruch 1, dadurch gekennzeichnet, daß die feste. Anzahl gleich N ist.
5. Digital-Interpolator nach Anspruch 1, dadurch gekennzeichnet, daß die feste Anzahl gleich N - 1 ist.

509883/0643

-to

ΘΤ S (

L e βτ s e i t e