DE3633461A1 - Taktsignalgebervorrichtung - Google Patents
TaktsignalgebervorrichtungInfo
- Publication number
- DE3633461A1 DE3633461A1 DE19863633461 DE3633461A DE3633461A1 DE 3633461 A1 DE3633461 A1 DE 3633461A1 DE 19863633461 DE19863633461 DE 19863633461 DE 3633461 A DE3633461 A DE 3633461A DE 3633461 A1 DE3633461 A1 DE 3633461A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- clock
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft eine Takt- oder Schrittsignalgebervorrichtung
zum Erzeugen von Taktsignalen (timing
signals) asynchron zu einem Bezugssignal.
Zum besseren Verständnis der Erfindung ist nachstehend
eine bisherige Vorrichtung dieser Art erläutert. In
Fig. 2 ist eine typische bisherige Taktsignalgeneratorvorrichtung
dargestellt, die eine Steuereinheit 1, einen
Signalgenerator 2, einen Speicher 3 und einen Zähler 4
umfaßt. Die Steuereinheit (controller) 1 liefert ein
Adreßsignal 11 zum Signalgenerator 2 und zum Speicher 3.
Daraufhin erzeugt der Signalgenerator 2 ein Bezugssignal
12, das eine Basis für einen Meß- oder Prüfzyklus liefert.
Der Zähler 4 zählt den Inhalt von aus dem Speicher 3
nach Maßgabe des Adreßsignals 11 von der Steuereinheit 1
aus dem Speicher 3 ausgelesenen Daten, beginnend mit
dem Anstieg des Bezugssignalimpulses 12, und liefert an
seinem Ausgang ein Schritt- oder Taktsignal 14. Letzteres
ist herkömmlicherweise einer Verzögerungsgröße
unterworfen, welche der Zeit entspricht, die der Zähler 4
zum Zählen des aus der bezeichneten Adresse des Speichers 3
ausgelesenen Dateninhalts benötigt. Auf diese
Weise kann eine Anzahl diskreter Taktsignale 14 gewonnen
werden, deren Zahl derjenigen der im Speicher 3 abgespeicherten
Dateninhalte entspricht.
Fig. 3 veranschaulicht Wellenformen oder -folgen von
Signalen, die an verschiedenen Schaltungspunkten der
Anordnung nach Fig. 2 erscheinen. Insbesondere zeigt
Fig. 3(a) das durch die Steuereinheit 1 erzeugte Adreßsignal
11, bei dem beispielhaft Adressen A 1 und A 2
angegeben sind. Fig. 3(b) ist eine Wellenformdarstellung
des vom Signalgenerator erzeugten Bezugssignals 12 mit
Bezugsimpulsen P 1 und P 2. Fig. 3(c) zeigt die im
Speicher 3 abgespeicherten Daten 13, die ersichtlicherweise
Dateninhalte (data contents) D 1 und D 2 enthalten. Insbesondere
sind dabei der Dateninhalt D 1 im Speicher 3 an
der Adresse A 1 und der Dateninhalt D 2 an der Adresse A 2
abgespeichert.
Gemäß Fig. 2 wird der Zähler 4 mit dem Inhalt D 1 der
Daten 13 in Synchronismus mit dem Impuls P 1 des Bezugssignals
12 geladen. Anschließend wird der Dateninhalt D 2
in Synchronismus mit dem Taktsignal P 2 in den Zähler 4
geladen.
Fig. 3(d) zeigt die vom Zähler 4 ausgegebenen, Impulse
T 1 und T 2 enthaltenden Taktsignale 14. Ersichtlicherweise
wird der Taktsignalimpuls T 1 mit einer Verzögerung
relativ zum Anstieg des Bezugssignalimpulses P 1 geliefert,
wobei diese Verzögerung der Zeit entspricht, die
der Zähler 4 für das Zählen des Dateninhalts D 1 der
Daten 13 benötigt. Andererseits ist der Taktsignalimpuls
T 2 relativ zum Anstieg des Bezugssignalimpulses P 2 um
eine für das Zählen des Dateninhalts D 2 erforderliche
Zeit verzögert. In diesem Zusammenhang sei angenommen,
daß der Dateninhalt D 1 "100" repräsentiert. In diesem
Fall wird der Taktsignalimpuls T 1 erzeugt, nachdem der
Zähler 4 auf 100 gezählt hat. Wenn weiter angenommen
wird, daß der Dateninhalt D 2 "150" repräsentiert oder
angibt, wird der Taktsignalimpuls T 2 erzeugt, wenn der
Zähler 4 150 Zählschritte durchgeführt hat. Auf diese
Weise werden bei der bisherigen Taktsignalgeberschaltung
gemäß Fig. 2 die Impulse T 1 und T 2 als Taktsignale 14
mit Verzögerungen relativ zum Bezugssignal 12 erzeugt,
welche jeweils den für das Zählen der im Speicher 3
abgespeicherten Dateninhalte D 1 bzw. D 2 benötigten
Zeitspannen entsprechen.
Es ist jedoch darauf hinzuweisen, daß die im Speicher 3
abspeicherbare Datenmenge endlich ist, was wiederum
bedeutet, daß sich Schwierigkeiten bezüglich der Erzeugung
einer großen Vielfalt von Taktimpulssignalen 14
(T 1, T 2) mit von den Perioden des Bezugssignals 12
verschiedenen Perioden ergeben.
Einige der als integrierte Schaltkreise (ICs) ausgeführten
Speicher sind zusätzlich zu den herkömmlichen Einschreib-
und Auslese-Freigabeklemmen mit einem zusätzlichen
Eingang oder einer Freigabeklemme zur Ermöglichung
des Auslesens von Informationen oder Daten aus dem
IC-Speicher mit hoher Geschwindigkeit und hoher Leistung
versehen. Bei einer solchen Speicheranordnung wird
häufig eine Prüfung vorgenommen, um die gegenseitige
Beeinflussung zwischen den beiden Auslese-Freigabeklemmen
zu prüfen. Zu diesem Zweck wird an die zusätzliche
Freigabeklemme ein Schrittakt (timing clock) angelegt,
der von dem an die andere übliche Auslese-Freigabeklemme
angelegten Taktsignal völlig unabhängig ist. In diesem
Fall ist neben dem üblichen, für die betreffende Prüfung
vorgesehenen Taktsignalgeber eine zusätzliche Taktsignalgebervorrichtung
für die Erzeugung des Taktsignals mit
einer Periode nötig, die in einem vorbestimmten Bereich
variieren kann oder variabel ist.
Die Zahl der verschiedenen (einzelnen) Taktsignale kann
selbstverständlich durch entsprechende Erhöhung der
Schwingfrequenz des Signalgenerators 2 und Vergrößerung
der Kapazität des Speichers 3 vergrößert werden. Dabei
ergibt sich jedoch ein Problem dahingehend, daß vor der
Prüfung eine große Datenmenge in den Speicher 3 geladen
werden muß, was in unerwünschter Weise eine größere Zahl
von Adreßsignalen 11 bedingt, wodurch in weiterhin nachteiliger
Weise die Steueroperation entsprechend kompliziert
wird.
Aufgabe der Erfindung ist damit die Schaffung einer
Taktsignalgebervorrichtung, bei welcher die Taktsignale
die jeweils von der Periode des Bezugssignals verschiedene
Perioden besitzen, durch Addieren oder Subtrahieren
von Daten zu den bzw. von den im Speicher abgespeicherten
Daten, ohne die Speicherkapazität zu vergrößern,
beliebig erzeugt werden können.
Diese Aufgabe wird bei einer Taktsignalgebervorrichtung
zum Erzeugen einer Anzahl von Taktsignalen, deren Perioden
voneinander verschieden und zu einem Bezugssignal
asynchron sind, erfindungsgemäß gelöst durch einen
Signalgenerator zum Erzeugen des Bezugssignals, einen
ersten Speicher zum Speichern von Daten, einen Wähler
mit zwei einzeln wählbaren Eingängen, von denen der eine
an den Speicher angeschlossen ist, einen
zweiten Speicher zum Speichern von arithmetisch zu verarbeitenden
Daten, eine Recheneinheit mit an den Ausgang
des Wählers bzw. den Ausgang des zweiten Speichers angeschlossenen
Eingängen, einen Zwischenspeicher, dessen
Eingang mit der Recheneinheit und dessen Ausgang mit dem
anderen Eingang des Wählers verbunden ist, einen Zähler
zum Zählen der Inhalte der von der Recheneinheit ausgegebenen
Daten, um dabei die Taktsignale gegenüber dem
Bezugssignal mit Verzögerungen zu liefern, welche jeweils
den vom Zähler für das Zählen der Inhalte der
Daten benötigten Zeitspannen entsprechen, und eine
Steuereinheit zum Steuern des Signalgenerators, der
der beiden Speicher, des Wählers, des Zwischenspeichers
und des Zählers. Dabei werden die zum Ausgangssignal des
Signalgenerators asynchronen Taktsignale vom Ausgang des
Zählers erhaltenen oder abgenommen, dessen Eingang mit dem
Ausgang der Reicheneinheit gekoppelt ist.
Im folgenden ist eine bevorzugte Ausführungsform der
Erfindung im Vergleich zum Stand der Technik anhand der
Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild zur Darstellung der allgemeinen
Anordnung einer Taktsignalgebervorrichtung
gemäß der Erfindung,
Fig. 2 ein Blockschaltbild einer bisherigen Taktsignalgebervorrichtung,
Fig. 3 Zeitsteuerdiagramme zur Verdeutlichung der
Arbeitsweise der Vorrichtung nach Fig. 2,
Fig. 4 Zeitsteuerdiagramme zur Verdeutlichung der
Arbeitsweise der Vorrichtung nach Fig. 1 und
Fig. 5 Zeitsteuerdiagramme zur Verdeutlichung der
Arbeitsweise der Vorrichtung nach Fig. 1 in
einem auf die Operation gemäß Fig. 4 folgenden
Zyklus.
Die Fig. 2 und 3 sind eingangs bereits erläutert worden.
Die Taktsignalgebervorrichtung gemäß Fig. 1 unterscheidet
sich von der bisherigen Vorrichtung nach Fig. 2
dadurch, daß ein Wähler 5, ein Speicher 6, eine arithmetische
Einheit oder Recheneinheit 7 und ein Zwischenspeicher 8
zusätzlich vorgesehen sind.
Der Wähler 5 wird mit Daten 13 und 24 vom Speicher 3
bzw. vom Zwischenspeicher 8 beschickt und liefert an
seinem Ausgang (jeweils) die einen dieser Eingangsdaten
unter dem Befehl von der Steuereinheit 1, wobei die
gewählten Daten dann der Recheinheit 7 zugeführt werden.
Der Speicher 6 speichert Daten 22, die zur Recheneinheit 7
als Addend geliefert werden sollen.
Die Recheneinheit 7 addiert die vom Wähler 5 und vom
Speicher 6 gelieferten Daten 21 und 22. Wahlweise kann
die Recheneinheit 7 als Subtrahierstufe ausgelegt sein.
Die von der Recheneinheit 7 ausgegebenen Daten 23 werden
in den Zähler 4 geladen und gleichzeitig zum Zwischenspeicher 8
geliefert.
Fig. 4 zeigt die an verschiedenen Schaltungspunkten bei
der Vorrichtung nach Fig. 1 erscheinenden Signale.
Insbesondere zeigt Fig. 4(a) ein von der Steuereinheit 1
erzeugtes oder geliefertes Adreßsignal 11 entsprechend
dem (gleichen) Signal nach Fig. 3(a). Dabei ist eine
Folge von Adressen A 1 und A 2 dargestellt. Fig. 4(b)
veranschaulicht eine Wellenform des dem Signal von Fig. 3(b)
entsprechenden Bezugssignals 12, das auf ähnliche
Weise Taktimpulse P 1 und P 2 enthält. Fig. 4(c) zeigt die
Ausgangs- oderAusgabedaten 13 des Speichers 3 mit der
Wellenform entsprechend derjenigen nach Fig. 3(c). Dabei
enhalten die Daten 13 die Inhalte D 1 und D 2. Weiterhin
veranschaulicht Fig. 4(d) die Ausgangs- oder Ausgabedaten
21 des Wählers 5 unter der Voraussetzung, daß der
Wähler 5 zum Speicher 3 geschlossen oder gesperrt ist.
Die Ausgangsdaten 21 enthalten daher dieselben Inhalte
D 1 und D 2 wie in Fig. 4(c). Fig. 4(e) zeigt die Ausgangs-
oder Ausgabedaten 22 des Speichers 6 mit Dateninhalten
S 1 und S 2. Fig. 4(f) zeigt die Ausgangs- oder
Ausgabedaten 23 der Recheneinheit 7. Diese Daten lassen
sich durch eine Summe (D 1+S 1) für die Adresse A 1gemäß
Fig. 4(a) und als Summe (D 2+S 1) für die Adresse A 2
darstellen. In Fig. 4(g) ist das durch den Zähler 4 erzeugte
Taktsignal 14 (vgl. Fig. 1) dargestellt.
Ersichtlicherweise wird ein Taktsignalimpuls T 3 mit
einer Verzögerung relativ zum Anstieg des Bezugssignalimpulses
P 1 erzeugt, wobei diese Verzögerung der Zeit-
(spanne) entspricht, die der Zähler 4 zum Zählen des
Summeninhalts (D 1+S 1) der Daten 23 benötigt. Andererseits
ist die Erzeugung des Impulses T 4 des Taktsignals
14 relativ zum Anstieg des Impulses P 2 des Bezugssignals
12 um eine Zeit verzögert, die der Zähler 4 zum Zählen
des Inhalts (D 2+S 1) der Daten 23 benötigt. Wie aus
Fig. 4 hervorgeht, ist es somit möglich, Taktsignalimpulse
T 3 und T 4 mit Perioden, die von denen der Bezugssignalimpulse
P 1 bzw. P 2 verschieden sind, zu gewinnen.
Als nächstes sei angenommen, daß der Wähler 5 unter dem
Befehl der Steuereinheit 1 zum Zwischenspeicher 8 geschlossen
oder gesperrt ist. Gemäß Fig. 5(a) besteht das
von der Steuereinheit 1 gelieferte Adreßsignal 11, wie
das Adreßsignal gemäß Fig. 4(a), aus einer Folge von
Adressen A 1 und A 2. Es ist jedoch zu beachten, daß diese
Adressen dem Zyklus zugeordnet sind, welcher auf den
Arbeitszyklus gemäß Fig. 4 folgt. Das Adreßsignal 11
wird dem Zwischenspeicher 8 eingegeben, um aus diesem
Daten 24 auszulesen. Fig. 5(b) zeigt die Wellenform des
Bezugssignals 12, welche mit derjenigen nach Fig. 4(b)
identisch ist und ähnlich die Impulse P 1 und P 2 enthält.
Fig. 5(c) veranschaulicht die Ausgangsdaten 24 des
Zwischenspeichers 8. Es ist zu beachten, daß sich der
Inhalt (D 1+S 1) der Daten 23 gemäß Fig. 4(f) im Zwischenspeicher 8
an der durch das Adreßsignal 11 bezeichneten
Adresse A 1 befindet, während der Inhalt (D 2+S 1) im
Zwischenspeicher 8 an der Adresse A 2 gespeichert ist.
Infolgedessen sind die Daten 21 gemäß Fig. 5(d) mit den
Daten 24 gemäß Fig. 5(c) identisch. Fig. 5(e) veranschaulicht
die Ausgangsdaten 22 des Speichers 6 mit dem
in diesem folgenden Zyklus ausgelesenen Datentinhalt S 2
(vgl. Fig. 4(e)). Fig. 5(f) zeigt die Ausgangsdaten 23
der Recheinheit 7, welche eine Summengröße (D 1+S 1+S 2)
für die durch das Adreßsignal 11 bezeichnete Adresse A 1
und eine Größe (D 2+S 1+S 2) für die Adresse A 2 annehmen.
Die Daten 23 gemäß Fig. 5(f) werden im Zwischenspeicher 8
abgespeichert. Fig. 5(g) zeigt das vom Zähler 4 ausgegebene
Taktsignal 14 (vgl. Fig. 1). Ersichtlicherweise
wird der Taktsignalimpuls T 5 gegenüber dem Anstieg
des Impulses P 1 des Bezugssignals 12 mit einer Verzögerung
erzeugt, die der Zeit entspricht, welche der
Zähler 4 für das Zählen des Inhalts (D 1+S 1+S 2) der Daten
23 benötigt. Andererseits unterliegt der Taktsignalimpuls
T 6 gegenüber dem Anstieg des Impulses P 2 des
Bezugssignals 12 einer Verzögerung, die der Zeit entspricht,
welche der Zähler 4 für das Zählen des Inhalts
(D 2+S 1+S 2) der Daten 23 benötigt. Wie aus Fig. 5 hervorgeht,
können Taktsignalimpulse T 5 und T 6 mit jeweiligen
Perioden gewonnen werden, die nicht nur von denen
der Bezugssignalimpulse P 1 und P 2, sondern auch von den
Taktimpulssignalen T 3 und T 4 gemäß Fig. 4(g) verschieden
sind.
Es ist weiterhin darauf hinzuweisen, daß bei Bezeichnung
der Adresse A 1 durch die Steuereinheit 1, wie an der
rechten Seite von Fig. 5(a) gezeigt, der im Zwischenspeicher 8
gespeicherte Inhalt (D 1+S 1+S 2) der Daten 23
als Daten 24 ausgegeben wird. Wenn der Wähler 5 zu
diesem Zeitpunkt zum Zwischenspeicher 8 geschlossen oder
gesperrt ist, wird der Inhalt (D 1+S 1+S 2) als Ausgangsdaten
21 des Wählers 5 geliefert. Demzufolge gibt die
Recheneinheit 7 die Daten 23 aus, die dem aus der
Addition der Daten 21 und 22 resultierenden Inhalt
(D 1+S 1×S 2) entsprechen.
Da die auszulesende Adresse des Speichers 3 und die im
Speicher 6 abzuspeichernden Daten sowie die Speichersequenz
oder -folge frei gewählt werden können, lassen
sich zusätzlich zu den Taktsignalen T 3, T 4 gemäß
Fig. 4(g) und T 5, T 6 gemäß Fig. 5(g) Taktsignale
erzeugen (prepare), die von den Perioden der Impulse P 1
und P 2 des Bezugssignals 12 verschiedene Perioden aufweisen.
Wie sich aus der vorstehenden Beschreibung ergibt,
ermöglicht die Erfindung die Beschreibung von Taktsignalen
mit jeweils von den Perioden des Bezugssignals
12 verschiedenen Perioden mittels einer Anordnung, bei
welcher der Wähler 5, der Speicher 6, die Recheneinheit 7
und der Zwischenspeicher 8 zur bisherigen Taktsignalgebervorrichtung
gemäß Fig. 2 hinzugefügt sind, wobei
die Verbindung des Wählers 5 und das Auslesen aus dem
Speicher 6 gesteuert werden. Mittels der erfindungsgemäßen
Vorrichtung kann die Prüfung von mehr als zwei
Freigabeeingangsklemmen aufweisenden integrierten Schaltkreisen
auf Interferenz der Taktsignale zwischen den
Klemmen in einem Durchgang durchgeführt werden, ohne daß
die Prüfung, wie bei der bisherigen Vorrichtung, durch
Änderung des Takts mehrmals wiederholt zu werden braucht.
Claims (3)
1. Taktsignalgebervorrichtung zum Erzeugen einer Anzahl
von Taktsignalen, deren Perioden voneinander verschieden
und zu einem Bezugssignal asynchron sind,
gekennzeichnet durch
einen Signalgenerator (2) zum Erzeugen des Bezugssignals,
einen ersten Speicher (3) zum Speichern von Daten,
einen Wähler (5) mit zwei einzeln wählbaren Eingängen, von denen der eine an den ersten Speicher (3) angeschlossen ist,
einen zweiten Speicher (6) zum Speichern von arithmetisch zu verarbeitenden Daten,
eine Recheneinheit (7) mit an den Ausgang des Wählers (5) bzw. den Ausgang des zweiten Speichers (6) angeschlossenen Eingängen,
einen Zwischenspeicher (8), dessen Eingang mit der Recheneinheit (7) und dessen Ausgang mit dem anderen Eingang des Wählers (5) verbunden ist,
einen Zähler (4) zum Zählen der Inhalte der von der Recheneinheit (7) ausgegebenen Daten, um dabei die Taktsignale gegenüber dem Bezugssignal mit Verzögerungen zu liefern, welche jeweils den vom Zähler (4) für das Zählen der Inhalte der Daten benötigten Zeitspannen ensprechen, und
eine Steuereinheit (1) zum Steuern des Signalgenerators (2), der beiden Speicher (3, 6), des Wählers (5), des Zwischenspeichers (8) und des Zählers (4).
einen ersten Speicher (3) zum Speichern von Daten,
einen Wähler (5) mit zwei einzeln wählbaren Eingängen, von denen der eine an den ersten Speicher (3) angeschlossen ist,
einen zweiten Speicher (6) zum Speichern von arithmetisch zu verarbeitenden Daten,
eine Recheneinheit (7) mit an den Ausgang des Wählers (5) bzw. den Ausgang des zweiten Speichers (6) angeschlossenen Eingängen,
einen Zwischenspeicher (8), dessen Eingang mit der Recheneinheit (7) und dessen Ausgang mit dem anderen Eingang des Wählers (5) verbunden ist,
einen Zähler (4) zum Zählen der Inhalte der von der Recheneinheit (7) ausgegebenen Daten, um dabei die Taktsignale gegenüber dem Bezugssignal mit Verzögerungen zu liefern, welche jeweils den vom Zähler (4) für das Zählen der Inhalte der Daten benötigten Zeitspannen ensprechen, und
eine Steuereinheit (1) zum Steuern des Signalgenerators (2), der beiden Speicher (3, 6), des Wählers (5), des Zwischenspeichers (8) und des Zählers (4).
2. Taktsignalgebervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Recheneinheit (7) durch eine
Addierstufe gebildet ist.
3. Taktsignalgebervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Recheneinheit (7) durch eine
Subtrahierstufe gebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60219667A JPS6279379A (ja) | 1985-10-02 | 1985-10-02 | タイミング信号発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3633461A1 true DE3633461A1 (de) | 1987-04-02 |
Family
ID=16739091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863633461 Withdrawn DE3633461A1 (de) | 1985-10-02 | 1986-10-01 | Taktsignalgebervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4775954A (de) |
JP (1) | JPS6279379A (de) |
DE (1) | DE3633461A1 (de) |
FR (1) | FR2588088B1 (de) |
GB (1) | GB2181282B (de) |
NL (1) | NL8602396A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4404445A1 (de) * | 1993-02-16 | 1994-08-18 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltung und Verfahren zum Testen derselben |
DE19707365A1 (de) * | 1997-02-25 | 1998-10-01 | Lucent Tech Network Sys Gmbh | Digitaler Oszillator |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582250B2 (ja) * | 1986-10-03 | 1997-02-19 | 日本電信電話株式会社 | タイミング信号遅延回路装置 |
US5321700A (en) * | 1989-10-11 | 1994-06-14 | Teradyne, Inc. | High speed timing generator |
DE4143468C2 (de) * | 1990-10-30 | 2000-03-16 | Teradyne Inc | Schaltungsanordnung zur Erzeugung von Ausgangsimpulsen und Zeitsteuerschaltung für eine Schaltungsprüfvorrichtung |
US5333154A (en) * | 1992-03-02 | 1994-07-26 | Tektronix, Inc. | Digital data generation system including programmable dominance latch |
JP3524967B2 (ja) * | 1994-09-22 | 2004-05-10 | 株式会社アドバンテスト | 複数基準発振器用タイミング発生器 |
US6058486A (en) * | 1994-09-22 | 2000-05-02 | Advantest Corp. | Timing generator for plural reference clock frequencies |
JP4514028B2 (ja) * | 2004-05-20 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 故障診断回路及び故障診断方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5493951A (en) * | 1978-01-06 | 1979-07-25 | Hitachi Ltd | Frequency digital variable pulse generator |
DE2850082A1 (de) * | 1978-11-18 | 1980-05-29 | Licentia Gmbh | Anordnung zur aufbereitung periodischer signale |
US4306190A (en) * | 1978-04-21 | 1981-12-15 | The General Electric Company Limited | Plural frequency signal generator |
US4450560A (en) * | 1981-10-09 | 1984-05-22 | Teradyne, Inc. | Tester for LSI devices and memory devices |
US4523289A (en) * | 1979-12-27 | 1985-06-11 | Iwasaki Tsushinki Kabushiki Kaisha | Time interval measuring system |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3668560A (en) * | 1970-07-09 | 1972-06-06 | Research Corp | Pulse-width frequency modulation device |
US3772600A (en) * | 1972-07-14 | 1973-11-13 | Us Air Force | Digital bit synchronizer |
JPS5434579B2 (de) * | 1974-06-25 | 1979-10-27 | ||
US3952253A (en) * | 1974-11-21 | 1976-04-20 | The United States Of America As Represented By The United States Energy Research And Development Administration | Method and means for generating a synchronizing pulse from a repetitive wave of varying frequency |
JPS52122733A (en) * | 1976-04-07 | 1977-10-15 | Toshiba Corp | Pulse line converter |
US4131855A (en) * | 1977-08-03 | 1978-12-26 | Toyo Jihoki Manufacturing Co., Ltd. | Digital time signalling device |
DE3105554C2 (de) * | 1980-02-25 | 1983-07-14 | Tektronix, Inc., 97077 Beaverton, Oreg. | Schaltungsanordnung zur Abtastung mehrerer Signalabschnitte eines Analogsignals mit unterschiedlichen Abtastraten |
JPS5865493A (ja) * | 1981-10-15 | 1983-04-19 | 松下電器産業株式会社 | 波形発生装置 |
JPS5994086A (ja) * | 1982-11-19 | 1984-05-30 | Advantest Corp | 論理回路試験装置 |
JPS5997065A (ja) * | 1982-11-25 | 1984-06-04 | Advantest Corp | 論理回路試験装置の試験パタ−ン発生装置 |
US4573175A (en) * | 1983-09-12 | 1986-02-25 | Case Communications Inc. | Variable digital frequency generator with value storage |
JPS6067869A (ja) * | 1983-09-22 | 1985-04-18 | Hitachi Ltd | タイミング信号発生器 |
JP2561644B2 (ja) * | 1983-10-31 | 1996-12-11 | 株式会社日立製作所 | タイミング信号発生器 |
JPS6175615A (ja) * | 1984-09-21 | 1986-04-18 | Nec Corp | デイジタル遅延回路 |
JP2539600B2 (ja) * | 1985-07-10 | 1996-10-02 | 株式会社アドバンテスト | タイミング発生装置 |
US4680479A (en) * | 1985-07-29 | 1987-07-14 | New England Digital Corporation | Method of and apparatus for providing pulse trains whose frequency is variable in small increments and whose period, at each frequency, is substantially constant from pulse to pulse |
US4719375A (en) * | 1986-05-09 | 1988-01-12 | The United States Of America As Represented By The United States Department Of Energy | High resolution digital delay timer |
-
1985
- 1985-10-02 JP JP60219667A patent/JPS6279379A/ja active Pending
-
1986
- 1986-09-23 NL NL8602396A patent/NL8602396A/nl not_active Application Discontinuation
- 1986-09-29 US US06/913,037 patent/US4775954A/en not_active Expired - Fee Related
- 1986-10-01 FR FR868613696A patent/FR2588088B1/fr not_active Expired - Lifetime
- 1986-10-01 DE DE19863633461 patent/DE3633461A1/de not_active Withdrawn
- 1986-10-01 GB GB8623534A patent/GB2181282B/en not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5493951A (en) * | 1978-01-06 | 1979-07-25 | Hitachi Ltd | Frequency digital variable pulse generator |
US4306190A (en) * | 1978-04-21 | 1981-12-15 | The General Electric Company Limited | Plural frequency signal generator |
DE2850082A1 (de) * | 1978-11-18 | 1980-05-29 | Licentia Gmbh | Anordnung zur aufbereitung periodischer signale |
US4523289A (en) * | 1979-12-27 | 1985-06-11 | Iwasaki Tsushinki Kabushiki Kaisha | Time interval measuring system |
US4450560A (en) * | 1981-10-09 | 1984-05-22 | Teradyne, Inc. | Tester for LSI devices and memory devices |
Non-Patent Citations (1)
Title |
---|
JP 54093951 A. In: Patents Abstr. of Japan, Sect.E Vol.3 (1979), Nr.115 (E-140) * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4404445A1 (de) * | 1993-02-16 | 1994-08-18 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltung und Verfahren zum Testen derselben |
DE4404445C2 (de) * | 1993-02-16 | 2000-08-10 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltung und Verfahren zum Testen derselben |
DE19707365A1 (de) * | 1997-02-25 | 1998-10-01 | Lucent Tech Network Sys Gmbh | Digitaler Oszillator |
DE19707365C2 (de) * | 1997-02-25 | 1999-01-07 | Lucent Tech Network Sys Gmbh | Digitaler Oszillator |
Also Published As
Publication number | Publication date |
---|---|
JPS6279379A (ja) | 1987-04-11 |
GB8623534D0 (en) | 1986-11-05 |
US4775954A (en) | 1988-10-04 |
GB2181282A (en) | 1987-04-15 |
GB2181282B (en) | 1989-05-04 |
FR2588088B1 (fr) | 1990-01-12 |
NL8602396A (nl) | 1987-05-04 |
FR2588088A1 (fr) | 1987-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
EP0137208B1 (de) | Verfahren zur Umwandlung eines Eingangsbitstromes | |
DE2340547B2 (de) | Schaltungsanordnung zum testen logischer schaltungen | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE19546805C2 (de) | Impulsbreitenmodulationsschaltung | |
DE10297488T5 (de) | Halbleiterprüfer | |
DE3246432A1 (de) | Signalfolge-erkennungsschaltung und diese enthaltender logischer analysator | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE3743586C2 (de) | ||
DE3801993C2 (de) | Zeitgebersystem | |
DE2433885A1 (de) | Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system | |
DE3042509A1 (de) | Ultraschall-abbildungssystem mit in fortschreitenden zeitlaengen verzoegerten rechteckwellen-impulszuegen | |
DE2235802A1 (de) | Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3422287C2 (de) | ||
DE3416536C2 (de) | ||
DE3843261A1 (de) | Schaltungsanordnung zur steuerung der phase eines taktsignals | |
DE3609056C2 (de) | ||
DE3719581C2 (de) | ||
DE2423818A1 (de) | Schaltungsanordnung zur umwandlung einer zahl in einen prozentsatz einer vorgegebenen zahl | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE3417816A1 (de) | Programmierbares schaltnetz | |
EP0009192B1 (de) | Schaltungsanordnung zur Erzeugung einer Abtastimpulsfolge für ein periodisches Signal | |
DE4431791A1 (de) | Signalauswahlvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8130 | Withdrawal |