DE2242935B2

DE2242935B2 - Digital-analog-signalkonverterschaltung

Info

Publication number: DE2242935B2
Application number: DE19722242935
Authority: DE
Inventors: Joseph Robert Rockford 111. Ahlgren (V.StA.)
Original assignee: Woodward Governor Co., Rockford, IU. (V.StA.)
Priority date: 1971-12-30
Filing date: 1972-08-31
Publication date: 1977-02-24
Also published as: FR2165850A1; FR2165850B1; GB1353715A; JPS4874962A; US3786488A; DE2242935A1

Description

Die Erfindung bezieht sich auf eine Digital-Analog-Signalkonverterschaltung mit einem voreinstellbaren Zähler, der kontinuierlich angesteuert wird, um mit einer vorgegebenen Zählgeschwindigkeit zu zählen und der ausgehend von einer austauschbaren Mehr-Bit-Digitalzahl zählt, mit auf den Zähler bei Erreichen eines vorgegebenen Zählzustandes ansprechenden Steuereinrichtungen zur Voreinstellung der austauschbaren Mehr-Bit-Digitalzahl in den Zähler und mit Einrichtungen zur Ableitung eines Ausgangssignals bei Feststellung der Tatsache, daß der Zähler wiederholt einen vorgegebenen minimalen oder maximalen Zählzustand erreicht.

Die weitverbreitete Verwendung von Digitalrechnern und das Zurverfügungstehen von preisgünstigen digitalen Schaltungselementen ergab in den letzten Jahren eine weite Verbreitung digitaler Steuerschaltungen zur Durchführung von Funktionen, die bisher ausschließlich durch analoge Signaltechniken durchgeführt wurden.

Es ist beispielsweise eine Digital-Analog-Signalkonverterschaltung bekannt (US-PS 33 05 858), die an ihrem Eingang eine einzelne Mehr-Bit-Digitalzahl

empfängt, die einen Winke! darstellt, und diese Digitalzahl wird einem Schieberegister zugeführt, wobei zu irgendeinem Zeitpunkt eine einzige Eingangs-Digitalzahl verwendet wird, die von Zeit zu Zeit geändert wird. Am Ausgang dieser bekannten Signalkonverterschaltung werden sinusförmige Signale erzeugt, die allgemein den Drei-Phasen-Ausgängen eines Synchro-Elementes entsprechen, dessen Rotor unter dem Winkel angeordnet ist, der durch die Digitalzahl dargestellt ist In vielen Fällen ist es jedoch erwünscht, daß das Ausgangs-Analogsignal nicht nur eine Funktion eines einzigen Eingangs-Digitalzahl-Signals ist, sondern es soll ein Ausgangssignal erzeugt werden, das eine Analogdarstellung der algebraischen Summe einer Vielzahl von digitalen Eingangssignalen ist In diesen Fällen ist es erforderlich, zunächst eine digitale algebraische Summiereinrichtung zu verwenden, auf die dann ein Digital-Analog-Signalkonverter, beispielsweise dieser bekannten Art, folgt. Weiterhin wäre es selbstverständlich denkbar, eine Anzahl von derartigen Digital·Analog-Koriverterschaltungen zu verwenden, denen jeweils eine digitale Fingangszahl zugeführt wird und deren Ausgänge einer Analog-Summierschaltung mit mehreren Eingängen zugeführt würden.

Der Erfindung liegt die Aufgabe zugrunde, eine Digital-Analog-Signalkonverterschaltung der eingangs genannten Art zu schaffen, die unmittelbar am Ausgang ein Analogsignal erzeugt, das sich mit der algebraischen Summe einer Anzahl von digitalen Eingangssignalen ändert, dh, daß die Funktion der algebraischen Summierung digitaler Signale mit der Funktion der Umsetzung digitaler Signale in Analogformat in einer Schaltung kombiniert ist

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Durch diese Ausgestaltung der Digital-Analog-Signalkonverterschaltung ergibt sich am Ausgang dieser Signalkonverterschaltung unmittelbar ein Analog-Signal, das die algebraische Summe einer Anzahl von an Eingängen zugeführten Digitalzahlen darstellt, ohne daß vorher eine digitale Summierung mit nachfolgender Digital-Analog-Umwandlung oder eine vorherige Umwandlung der Digitalzahlen in Analogformat und eine darauffolgende Summierung in einer Analog-Summierschaltung erforderlich ist.

Weitere vorteilhafte Ausgestaltungen ui.d Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird im folgenden an Hand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert In der Zeichnung zeigt

F i g. 1 ein Blockschaltbild einer Ausführungsform der Digital-Analog-Signalkonverterschaltung,

F i g. 2 eine graphische Darstellung verschiedener Signalvariabler zur Erläuterung der Betriebsweise der in F i g. 1 gezeigten Ausführungsform,

F i g. 3 eine graphische Darstellung zur Erläuterung einer alternativen Betriebsweise der Ausführungsform nach Fig. 1, bei der das Ausgangssignal einen Gleichspannungspegel aufweist, der proportional zum Wert der digitalen Eingangssignale ist.

Im folgenden wird die in F i g. 1 dargestellte Ausführungsform der Digital-Analog-Signalkonverterschaltung beschrieben. Der in F i g. 1 dargestellten Sighalkonverterschaltung wird eine Anzahl von binärkodierten Eingangssignalen R, Z und Z'an 12-Draht-Kabelbäumen 150,152 bzw. 154 zugeführt. Die Anzahl der in jedem Kabelbaum verwendeten Drähte entspricht der Anzahl der Bits in der binären Ziffer, die durch die Eingangssignale dargestellt wird, wobei diese Anzahl im vorliegenden Falle gleich 12 sein solL Ein mehrstufiger synchroner Vorwärts-Rückwärts-Zähler 160 mit ersten (Vorwärts-) und zweiten (Rückwcrts-)-Zkhlrichtungs-Steueranschlüssen 162,164 ist als hauptsächliches Betriebselement in der Signalkonverterschaltung vorgesehen. Der Zähler 160 schließt einen Übertrag-(CRY-)Ausgang 166, einsn Entleih-(BRW-)-Ausgang 168, Stell-Freigabeeingänge 170,172,174 und eine Anzahl von Bit-Eingangsleitungen 176a bis 1767, jeweils für jede Stufe des Zählers ein, um den Zähler auf eine vorgegebene Binärziffer in Abhängigkeit von einem Stell-Freigabe-Impuls an den Anschlüssen 170, 172, 174 voreinzustellen. Der CRY-Ausgang 166, normalerweise eine logische »1«, wird lediglich dann zu einer logischen »0«, wenn der Zähler 160 den Zustand eingenommen hat, bei dem alle Ausgänge eine logische »1« aufweisen und der Impuls an dem Vorwärts-Zähleingang 162 auf einen niedrigen Pegel übergeht In ähnlicher Weise weist der BRW-Ausgang 168, der normalerweise eine logische »1« ist eine logische »0« lediglich dann auf, wenn der Zähler den Zustand eingenommen hat, bei dem alle Ausgänge eine logische »0« aufweisen und der Impuls an dem Rückwärts-Zähleingang 164 auf einen niedrigen Pegel übergeht

Der dargestellte 12-Bit-Zähler ist in drei Abschnitte 160a, 1606 und 160c unterteilt da er in der Praxis aus drei in Tandem geschalteten 4-Bit-Zählern besteht, wobei die CRY- und BRW-Ausgänge jedes Zählers jeweils mit den Vorwärts- und Rückwärts-Zähleingängen des darauffolgenden Abschnittes verbunden sind und wobei jeder Abschnitt typischerweise eine integrierte Schaltung vom Typ SN74193 der Firma Texas Instruments ist, die ausführlich in der Literaturstelle Tl-Cataloge Supplement CC 301 vom 15. März 1970 beschrieben ist Um den Zähler selektiv voiwärts oder rückwärts anzusteuern, ist eine Quelle 180 für Taktsteuerimpulse CLK mit einer stabilen hohen Frequenz f_c vorgesehen, deren Größe teilweise für die Auflösung bestimmt ist die beim Signalkonverterbetrieb erzie'bar ist

Die Taktsteuerimpulse CLK werden selektiv über das eine oder das andere von zwei die Richtung steuernden NAND-Gattern 182, 184 mit dem Vorwärts-Steuereingang 162 oder dem Rückwärts-Steuereingang 164 verbunden. Die Eingänge 186,188 der Gatter 182, 184 werden durch ein einziges NAND-Gatter 190 gesteuert, das einen Ausgang 192 aufweist, der eine logische »0« während des Vorwärtszählens und eine logische »1« während des Rückwärtszählens aufweist. Ein Inverter 194 invertiert den Zustand des Ausgangs 192 zur Zuführung an den Steueranschluß 186 des Gatters 182.

Erfindungsgemäß wird der unkehrbare Zähler 160 durch eine logische Schaltung gesteuert, die zwischen den binärcodierten Eingangssignalen R, Z, Z' und dem Zähler 160 eingefügt ist. Die logische Schaltung erfüllt allgemein die Funktionen der Rückstellung des Zählers in aufeinanderfolgenden Schritten auf die binäre Größe jedes der Eingangssignale R, Z und Z'unter Steuerung des Zählers während der Intervalle zwischen der Voreinstellung zum Vorwärts- oder Rückwärtszählen zur maximalen oder minimalen Zählung in Abhängigkeit von der Richtung des Eingangssignals, auf dessen Größe der Zähler zuletzt voreingestellt war. Zusätzlich ist die logische Schaltung mit Einrichtungen verbunden, um einen Ausgangsimpuls zu erzeugen, wenn der Zähler seine Zählung zu seiner maximalen oder minimalen

Zählung von allen der Eingangssignale R, Z und Z' beendet hat, wobei das Begleitergebnis darin besteht, daß aufeinanderfolgende Ausgangsimpulse mit Intervallen auftreten, die sich linear mit der algebraischen Summe der binär codierten Eingangssignale ändern. s

Im einzelnen schließt die logische Schaltung Gattereinrichtungen in Form eines digitalen Multiplexers zur aufeinanderfolgenden Zuführung der Eingangssignale R, Z und Z' zur Zurückstellung des Zählers und eine Umschalteinrichtung ein, die auf die maximale oder minimale Zählung in dem Zähler 160 durch Umschalten in ihren nächsten Betriebszustand anspricht, wodurch der Zähler 160 so angesteuert wird, daß er in einer vorgegebenen Richtung, ausgehend von dem Binärwert der Eingangszahl zählt, auf die der Zähler zuletzt zurückgestellt wurde.

Wie es in Fig. 1 gezeigt ist, übertragen die Gattereinrichtungen, die allgemein mit 200 bezeichnet sind, selektiv die binäre Information an den Eingängen R, Z und Z' an die Speiseleitungen 176a bis 176 des Zählers 160. Die Gattersteuerung wird durch eine Reihe von Multiplexer-Schaltungen 200a bis 200/ durchgeführt, die jeweils einen gesteuerten, mit jeweils einer der Speiseleitungen 176a bis 176/des Zählers 160 verbundenen Anschluß D, eine Anzahl von Eingangsanschlüssen C zum Empfang einer Ziffer oder Stelle von jedem der binär codierten Eingangssignale und Steueranschlüsse A und B. zum Empfang eines binär codierten Steuersignals aufweisen. Die Multiplexer-Schaltungen sind logische Elemente, typischerweise vom Typ SN74153 der Firma Texas Instruments, die ausführlicher in der vorstehend beschriebenen Literaturstelle beschrieben sind. Diese Multiplexerschaltungen sind jeweils in Zweiergruppen dargestellt, um die Tatsache zu erläutern, daß sie in dieser Weise vom Hersteller in einer einzigen integrierten Schaltung zusammengruppiert sind. Wenn lediglich Eingänge R und Z den Multiplexer-Schaltungen zugeführt würden, so ist es in einfacher Weise verständlich, daß lediglich zwei Eingänge zum Speisen des Binärzählers gesteuert werden müßten, was dadurch erleichtert würde, daß die Multiplexer-Schaltungen 200a bis 200/ durch Gatter ersetzt würden, die als einfache einpolige Umschalter wirken würden. Das dargestellte Ausführungsbeispiel weist jedoch drei algebraisch kombinierte Eingänge R, Z und Z' auf, wobei in diesem Fall die ausgedehnte Multiplexer-Anordnung nach Fig. 1 erstrebenswert wird. Ein vierter nicht verwendeter Eingang Γι bis T\₂ an den Multiplexer-Einheiten kann verwendet werden, ist jedoch in der dargestellten Ausführutigsform nicht verbunden. Die Steuereingänge A und B jeder Multiplexer-Schaltung sind mit gemeinsamen Steuerleitungen 202 bzw. 204 verbunden. Jeder der Eingangsleitungen C an eine gegebene Multiplexer-Schaltung ist eine binäre 2-Bh-Adresse zugeordnet, und die Zuführung dieser binären Adresse an die Steueranschlüsse A, Vergibt eine Torsteuerung eines der Eingänge Can den gesteuerten Anschluß D. Da alle A- und ß-SteueranschlOsse einen gemeinsamen binaren Befehl empfangen, leiten alle zwölf Multiplex-Einheiten ihre jeweiligen Ziffern der Eingangszahl, die eine Adresse oder einen Index aufweisen, der dem binären Befehl entspricht, zur gleichen Zeit an den Zähler.

Die Umschalteinrichtung, die allgemein mit 210 bezeichnet ist, besteht aus zwei Flip-Flop-Schaltungen 212, 214, die so geschaltet sind, daß sie einen 2-Bit-Synchronzähler bilden. Jede Flip-Flop-Schaltung ist eine /-K-FIip-Flop-Schaltung und weist einen Taktsteueranüchluß 216 bzw. 218 auf, der mit eine Umschalter-;'\.nsteuerleitung 220 verbunden ist Eini Verbindung 222 von dem Ausgangsanschluß 5, de Flip-Flop-Sc'haltung 212 ist an zwei UND-Gatter 224 226 angelegt, um die Überkreuz-Rückkopplung um dii Flip-Flop-Schaltung 214 zu sperren, wenn der Ausganj

51 der Flip-Flop-Schaltung 212 niedrig ist, wodurch dei Taktsteuerinipuls an dem Anschluß 218 daran gehinder wird, eine Änderung des Zustandes der Rip-Flop-Schal tung 214 heivorzurufen. Die vier möglichen logischer Zustände des. Umschalters 210 bestimmen

a) die Richtung der Zähler,

b) die durch die Multiplexer-Schaltungen 200 hin durch toi zusteuernden Eingangszahlen und

c) den logischen Pegel des Ausgangssigmals.

Die Wechselbeziehung zwischen diesen Faktoren is in der Wahrheitstabelle 230 dargestellt Die Umschalt folge wird mi: jedem vierten Impuls an der Leitung 22( wiederholt, vnd die Multiplexer-Schaltungen führer aufeinanderfolgend die jeweiligen Eingangssignale R, Z Z'zu, um den Zähler 160 einzustellen. Zur Ansteuerunj des Umschalters 210 und zur Erzeugung einer Belastunj des Zählers ist ein NAND-Gatter 232 vorgesehen, urr die Übertrag-(CRY-) und die Entnahme-(BRW-)Aus gänge 166,168 von dem Zähler 160 zu empfangen. Eir Ausgangsanschluß 234 des NAND-Gatters 232 steuerl einen Eingang 236 eines zweiten NAND-Gatters 238 an dessen anderer Eingang das Komplement CLK des Taktsteuer-Eingangssignals CLK empfängt Das Ausgangssignal von dem NAND-Gatter 238 steuert die Stell-Freigabe-Eingänge 170, 172, 174 des Zählers 160 Zusätzlich wird der Ausgang des NAND-Gatters 23f einem Inverter 240 zugeführt, dessen Ausgang mit dei Umschalter-Ansteuerleitung 220 verbunden ist die mv den Taktsteueranschlüssen 216, 218 des Umschalter: 210 verbunden ist. Ein Inverter 242 ü>^fert dai komplementäre Signal CLK für das Gatter 238 durch Inverlieren des Taktsteuersignals CLK.

Zur Steuerung des Zählers 160 durch den Umschaltei 210 ist der Ausgang S₂ der Flip-Flop-Schaltung 214 übei e.ne Leitung 246 mit einem Eingang des NAND-Gatter! 190 verbunden, das die Zählrichtung steuert In derr dargestellten Ausführungsbeispiel ergibt der Ausganf

5₂ einen Überwachungspunkt für den Haupt-Ausgangs anschluß 248 für die Umsetzerschaltung. Es ist jedocr verständlich, daß das Ausgangssignal der Schaitunj zusätzlich von dem Ä-Ausgang (der als alternative! Ausgang in F i g. 1 bezeichnet ist) abgenommen werder konnte, da die Frequenz der Periode des Signals ar jedem dieser Punkte gleich ist Der andere Eingangsan Schluß des NAND-Gatters 190 ist normalerweise üb« einen einpoligen Umschalter 250 mit einer positiver Spannungsquelle 252 verbunden. Alternativ kann dei ^cnalter 250 den zweiten Eingang des NAND-Gatter 190 mn dem Ausgang 5 der Flip-Flop-Schaltung 212 verbinden, um die Richtung oder Polarität der nicfr benutzten Eingangszahl T(die mit den Anschlüssen T bis T₁₂ der Multiplexer-Schaltungen verbunden ist) be aer algebraischen Summierfunktion umzukehren. Wem hS i^er ^^halter ^m ^{in der} dargestellten Stelluni befindet sind die Betriebszustände der Schaltung so, wi<

SSSt™ Sf ^{TabelIe 2}^ ^dar8«teUt ist Der Zähl« 1« za..lt während der ersten und zweiten Betriebszustand« der Umschalterfolge, bei der die logischen Zustände vor ■κ J J^{1 0>1} ^ήηά> rtfc^aj-ts. Der Zihler 160 zähl· wt..rend der dritten und vierten Betriebszustände d«

, Z «f^{5 210}·^{bei denen die} Zustände von Ä, und R. 1.0 bzw. 0,0 sind, vorwärts.

An dieser Stelle sei bemerkt, daß aufeinanderfolgende Eingangsziffern oder -zahlen in den Zähler 160 unmittelbar vor der Änderung des Zustandes des Schalters 210 eingespeist werden, so daß die Indexzahlen an den Anschlüssen A, B der Multiplexer-Schaltungen 200a bis 2007, die die jeweiligen Eingänge an den Zähler 160 torsteuern, den R\-, R₂-Zuständen entsprechen, die während des vorhergehenden, in der Tabelle 230 gezeigten Zustandes des Umschalters vorhanden waren. Beispielsweise wird die Eingangsziffer R während des gesamten Umschalter-Zustandes, bei dem RuR₂ = 1,1 ist, durch die Multiplexer-Schaltungen 200a bis 200/ hindurch torgesteuert, obwohl die Ziffer R bis unmittelbar vor den Zeitpunkt, an dem der Umschalter 210 zu dem Zustand, bei dem R\, R₂ = 0,1 ist, überwechselt, nicht in den Zähler eingespeist wird.

Daher dürfte es offensichtlich sein, daß die Multiplexer-lndizes, die positiven Eingangsziffern, wie z. B. Z und R, im vorliegenden Beispiel zugeordnet sind, 0,0 oder 1,1 sind. Eine derartige Zuordnung von Index-Ziffern für die Multiplexer-Steueranschlüsse A, B ermöglicht im vorliegenden Fall die Einspeisung von sowohl der Ziffer Z als auch R in den Zähler 160, unmittelbar bevor eine Periode des Rückwärtszählens beginnt. Wie es weiter oben bemerkt wurde, kann, wenn der Γ-Eingang an den Zähler verwendet wird, dieser positiv oder negativ addiert werden, indem sich der Schalter 250 in seiner unteren bzw. oberen Stellung befindet.

Die Betriebsweise der Umsetzerschaltung unter Verwendung von drei Eingängen Z R und Z' ist in F i g. 2 dargestellt, bei der die Zählung in dem Zähler 160. der endgültige Ausgang am Anschluß 248 und die Anstiegsflanken der Ausgangsimpulse gegenüber einer gemeinsamen Zeitbasis aufgetragen sind. Grundsätzlich erfolgt die algebraische Summierung dadurch, daß man den Zähler 160, ausgehend von den eingestellten Werten der negativen binären Eingangsziffern, bis zu einer vorgegebenen maximalen Zählung aufwärts zählen läßt und indem man ihn, ausgehend von den eingesetzten Werten der positiven Eingangsziffern, nach unten bis zu einer vorgegebenen minimalen Zählung zählen läßt. Da ein Ausgangsimpuls während jedes Umschaltzyklus über alle Eingangsziffern erzeugt wird, ändert sich die Periode des Ausgangssignals linear mit der algebraischen Summe der binär codierten Eingangsziffern. In dem in dem Zeitsteuerdiagramm nach I i g. 2 dargestellten Beispiel sind die Eingänge R. Z und Z'binäre Äquivalente von 1300, 2000 bzw. 2000, und die Vorzeichen dieser Ziffern sind +, + bzw. -. Die binären Indizes Λ Bin den Multiplexer-Schaltungen 200a bis 200/für die Eingänge Z', Z und R sind jeweils 0,0; 1,0 und 1,1. Zur Erleichterung des Verständnisses der Betricbsfolge sei angenommen, daß zum Zeitpunkt t\ die Ziffer Z in den Zähler 160 eingespeist wurde und der Umschalter 210 den Betriebszustand angenommen hat in dem Äi, R₂= 1,1 ist Der Ausgang an dem Anschluß 248 befindet sich notwendigerweise auf einer niedrigeren Spannung (da Si = 0 ist) und der Ausgang 192 von dem Gatter 190 ist hoch, wobei in diesem Fall die Taktsteuerimpulse CLK durch das Gatter 184 torgesteuert an den ROckwärts-Zähleingang 164 des Zählers 160 weitergeleitet werden. Beginnend mit dem Zeitpunkt f, zahlt der Zähler mit einer Geschwindigkeit rückwärts, die durch die Frequenz U des Taktsteuersignals CLK bestimmt ist Schließlich erreicht der Zähler 160 seine minimale Zählung (alle Ausginge weisen eine logische 0 auf). Zu diesem Zeitpunkt sei nochmals bemerkt, daß der Zahler 160 dadurch gekennzeichnet ist daß sich die Zählung an der positiv verlaufenden Kante des Taktsteuerimpulses an dem Rückwärts-Zähleingang 164 ändert, und daß der BRW-Ausgang 168 lediglich dann niedrig wird, nachdem der Taktsteuerims puls an dem Rückwärts-Zähleingang 164 niedrig wird (und natürlich wenn alle Ausgänge des Zählers eine logische 0 aufweisen). In gleicher Weise wird der CRY-Ausgang 166 nur dann niedrig, nachdem der Impuls an dem Vorwärts-Zähleingang 162 niedrig wird

ίο (und alle Ausgänge des Zählers eine logische 1 aufweisen). Daher wird, nachdem der Zustand, bei dem alle Ausgänge 0 sind, erreicht ist, und der Rückwärts-Zähleingang 164 niedrig wird, der BRW-Ausgang niedrig, und der Ausgang 234 von dem Gatter 232 wird hoch. Zu diesem Zeitpunkt ist jedoch das Signal CLK an dem Eingang des Gatters 238 niedrig, und die Stell-Freigabe-Leitung verbleibt auf ihrer normalen hohen Spannung. Wenn dann das CLK-Signal wiederum niedrig wird und das CLK-Signal hoch wird, tritt ein weiterer positiv verlaufender Impuls an dem Rückwärts-Zähleingang 164 des Zählers 160 auf, und der Zähler beginnt die Zählung zu wechseln. Für eine Periode von ungefähr 50 bis 75 Nanosekunden, die sich aus der inneren Ausbreitungsverzögerung des Zählers 160 ergibt, bleibt jedoch der BRW-Ausgang 168 niedrig, und der Eingang 236 an das Gatter 238 bleibt hoch. Während dieser kurzen Periode sind beide Eingänge an das Gatter 238 hoch, so daß eine niedrige Spannung an der Stell-Freigabe-Leitung erscheint, um die Zahl in den Zähler 160 einzuspeisen, die dann an den Zähler-Speiseeingangsleitungen 176a bis 176/vorhanden ist Die R\-, R₂-Ausgänge sind zu dieser Zeit 1,1, was der binäre Steuerindex für die Eingangsziffer R in dem Multiplexer-Schaltungen 200a bis 200/ ist. Somit ist der Zähler 160 auf die Ziffer R eingestellt Am Ende der kurzen Ausbreitungsverzögerung in dem Zähler 160 wird der BRW-Ausgang 168 wieder hoch, wodurch der Eingang 236 an das Gatter 238 niedrig wird. Die Stell-Freigabe-Spannung wird hoch, wodurch eine negativ verlaufende Spannungsänderung an den Taktsteueranschlüssen 216, 218 des Umschalters 210 hervorgerufen wird, wodurch der Zähler 210 in seinen nächsten logischen Zustand (R_h /?2 = 0.1) zum Zeitpunkt t₂ überwechselt Danach ist der Sj- Ausgang (und der Ausgang am Anschluß 248) niedrig, der Eingang 188 in das Gatter 184 ist hoch, und Taktsteuerimpulse werden torgesteuert an den Rückwärts-Zähleingang 164 des Zählers weitergeleitet Der Zähler zählt wiederum rückwärts, diesmal von der Ziffer R, und zwar bis zum logischen Zustand 0 aller Ausgänge wonach der Zähler wiederum voreingestellt wird und der Betriebszustand des Umschalters 210 zum Zeitpunki ti wechselt

In der beispielhaften Darstellung nach F i g. 1 soll dei Γ-Eingang nach F i g. 1 nicht verwendet werden. Urr diese Betriebsweise zu erreichen, werden die T-Ein gangsanschlüsse Γι bis T₂ alle auf einer logischen »1« gehalten. Während des Umschalterzustandes, bei derr die Rr, RrAusgänge 0,1 sind, wird die Ziffer r(lautei logische Einsen) durch die Multiplexer-Schaltunger 200a bis 200/ iorgesteuert Wenn somit der Zähler 16( seine Rückwärtszählung von der Ziffer R bis zu derr Zustand, bei dem alle Ausgänge »0« sind, vervollständig hat wird der Zähler 160 mit der Ziffer Tauf den Zustanc mit lauter logischen Einsen zurückgestellt worauf dei

6s Umschalter 210 in dem Zustand umgeschaltet wird, be dem R_x, Ä? « 1,0 ist und der Zähler beginn vorwärtszuzShlen. Während des ersten Zyklus dei CLK-Signals an dem Vorwärts-Zähleingang 162 dei

70S 608/«

Zählers 160 wird jedoch der CRY-Ausga,ng 166 aktiviert, worauf sich die Einspeisung der Eingangsziffer Z'(mit einem binären Index 1,0) und die Umschaltung des Umschalters 210 in den Zustand ergibt, bei dem Ri, R₂ - 0,0 ist. Tatsächlich wird der R\-, Ä2-Signa.lzustand 1,0 überbrückt, da die Zeit, die erforderlich ist, um durch diesen Zustand hindurchzulaufen, extrem kurz ist, verglichen mit der Zeitdauer des gesamten Umschaltzyklus.

Mit dem Zustand Rt, R₂ von 0,0 ist der Ausgang am Anschluß 248 hoch, wie es bei 260 angezeigt ist. Zum Zeitpunkt T₃ beginnt der Zähler (bei 262) vorwärts zu zählen, bis er seine obere Grenze (alle Ausgänge auf 1) zum Zeitpunkt U erreicht. Danach wird der CRY-Ausgang 166 niedrig, die Eingangsziffer Z wird in den Zähler eingespeist, und der Umschalter 210 wild in den Zustand umgeschaltet, bei dem Ru R2 = 1,1 ist. Das Ausgangssignal an dem Anschluß 248 wird niedrig, wie dies bei 264 angedeutet ist, und der Zähler 160 beginnt rückwärts zu zählen, um den nächsten Zyklus des Umschalters 210 einzuleiten. Somit wird ein voller Umschattzyklus während der Zeitpunkte Ti und Ta vervollständigt, und der Zyklus wiederholt sich kontinuierlich.

Die an dem Anschluß S₂ des Umschalters abgenommene Ausgangsschwingung 265 weist lediglich dann hohe Werte auf, wenn der Umschalter 210 das Ri-, R₂-Signal zu 0,0 oder 1,0 macht. Somit ist die Periode des Ausgangssignals jeweils (a) proportional zur Summe der positiven Eingangsziffern und steht (b) im umgekehrten Verhältnis zur Summe der negativen Eingangsziffern, weil die Vorwärtszählperioden um so kurzer sind, je größer diese Ziffern werden. In der letzteren Beziehung (und wie es durch F i g. 2 gezeigt ist) ist das durch die negative Eingangsziffer Z' bestimmte Vorwärts-Zählintervall proportional zu (M-Z'), wobei M die volle Zählkapazität (hier in Dezimalschreibweise 4095) des Zählers 160 ist.

Somit ist die Periode t_r der Ausgangsschwingung:

_ Z R {M-Z'X

^r~"7, Λ "Λ" *

wobei ic die CLK- oder Taktsteuerfrequenz ist. Die Periode U wird damit größer, wenn die positiven Eingangsziffern, wie z. B. Z und R größer werden, und sie wird kleiner, wenn die negativen Einganjjsziffern, wie z. B. Z', größer werden. Die Konstante M ist tatsächlich eine Größe, die die Empfindlichkeit oder Auflösung für die Periode i_r in Abhängigkeit von Änderungen einer vorgegebenen Größe in irgendeiner der Eingangsziffern verringert Die Ausgangsfrequenz und -periode der Signal-Umsetzerschaltung kann durch folgende Gleichungen ausgedrückt werden:

^fr R VZ

Z +M

ir =

R -KZ - Z' + Af

Aus dem Vorstehenden ist zu erkennen, daß irgendein negativer Eingang, wie z. B. die obenerwähnte Ziffer 7^ dadurch unwirksam gemacht oder entfernt werden kann, indem diese Ziffer gleich M gesetzt wird, so daß die Größe (M-T), die normalerweise ein Teil der vorstehenden Ausdrücke sein würde. Null wird. Um irgendeinen oositiven Eingang unwirksam zu machen.

wird die Ziffer oder der Eingang gleich Null gemacht, so daß ihre Rückwärts-Zählperioden im wesentlichen eine Dauer von Null aufweisen, d. h., daß sie für lediglich einen CLK- oder Taktsteuerimpuls andauern.
Die Wirkung von Änderungen in den Eingangsziffern R und Z' auf die Bezugsperiode t_r ist in F i g. 2 gezeigt. Zum Zeitpunkt tu tritt eine Vergrößerung bei der'Ziffer R (eine positive Ziffer) auf, wie dies durch die unterbrochene Linie 268 dargestellt ist. Das Ergebnis ist eine entsprechende Vergrößerung der Periode U auf den Wert f/. Zum Zeitpunkt f,₅ wächst die negative Ziffer Z' an. Das Ergebnis ist eine entsprechende Verringerung der Periode t_n wie dies in der Periode t" wiedergegeben ist. Es ist daher zu erkennen, daß sich die Periode t_r linear (und die Frequenz f_r umgekehrt linear) mit der algebraischen Summe der Eingänge R, Z und Z' der Signal-Umsetzerschaltung ändert. Eine unipolare Differentiation der Impulsfolge 265 erzeugt die Impulse 267 für Anwendungen, bei denen ein derartiges Signal wünschenswert ist.

Es xzx verständlich, daß vielfältige Änderunger, in der Schaltung nach F i g. 1 durchgeführt werden können, ohne die grundlegenden Eigenschaften der Schaltung als Digital-Analog-Konverter zu ändern. Beispielsweise kann die Anzahl der Eingänge verkleinert oder vergrößert werden, indem jeweils die Kapazität des Multiplexers 200 und des Umschalters 210 verkleinert bzw. vergrößert wird. Die Geschwindigkeit, mit der sich die Frequenz und die Periode für das Bezugssignal f_r in Abhängigkeit von Änderungen in irgendeiner der binären Eingangsziffern ändert, ist direkt auf die Frequenz f_c des Taktsteuersignals CLK bezogen und ist lediglich durch die obere Grenzfrequenz begrenzt, bei der die Zähler- und anderen logischen Elemente arbeiten können. Wenn jedoch eine stabile Taktstcv:erfrcquenz einmal gewählt ist, so hängen die Ausgangsfrequenz /"rund die Periode f_rim wesentlichen lediglich von den momentanen Absolutwerten der algebraischen Summe der sich ändernden Eingangsziffern wie z. B. R, ZundZ'ab.

Im folgenden wird eine alternative Betriebsweise beschrieben. In der bisherigen Beschreibung wurde die Umsetzerschaltung so beschrieben, daß sie ein Analogsignal erzeugt, dessen Periode und Frequenz sich mit der Größe der digitalen Eingangssignale ändern. Es ist bei Digital-Analog-Konvertern in vielen Fällen wünschenswert, daß sich andere Parameter des Ausgangssignals, insbesondere die Gleichspannungs-Größe, entsprechend mit dem sich ändernden Wert der digitalen Eingangsziffer ändern.

Daher ist als weiteres Merkmal der vorliegenden Erfindung die Umsetzerschaltung nach F i g. 1 für eine weiter verbreitete Form einer Digital-Analog-Umsetzung brauchbar, nämlich für die Umsetzung der binärer Größe einer einzigen digitalen Eingangsziffer in ein Signal dessen Gleichspannungsanteil oder Durchschnittswert proportional zu dieser binären Größe ist Bei dieser alternativen Betriebsweise werden die Eingänge T und R zunächst in der vorstehend beschriebenen Weise unwirksam gemacht, nämlicti durch Gleichsetzen von T mit der maximalen Zählung des Zählers 160 und durch Gleichsetzen von R mit dei minimalen Zählung des Zählers 160. Die Zeit, die dei Umschalter 210 benötigt, um seinen Zyklus über die beiden nicht benutzten Zustände (Ri, R₂ =. 0.1) zi vollenden, ist vernachlässigbar im Vergleich zui Zählzeit für die aktiven Eingangszustände 0,0 und 1,1 der Tabelle 230. Weiterhin werden die aktiven Eingängt

Z und Z' miteinander Bit für Bit verbunden, so daß die gleiche Eingangsziffer, z. B. Z in den Zähler vor jedem der aktiven Zustände Äi, K₂ = 0,0 und 1,1 eingespeist wird. Das Ausgangssignal wird bei dieser Betriebsweise von dem Anschluß für den alternativen Ausgang (F i g. 1) abgenommen.

Die Betriebsweise des Digital-Analog-Umsetzers oder Konverters in dieser alternativen Betriebsweise ist in F i g. 3 dargestellt, in der die momentane Zählung in dem Zähler 160 gegenüber einer gemeinsamen Zeitbasis ι ο mit dem Ausgangssignal am Anschluß 249 dargestellt ist. Der Gleichspannungs-Energiepegel des Ausgangssignals ist diesem Signal überlagert dargestellt. Für das dargestellte Betriebsbeispiel ist die in den Zähler 160 eingespeiste Ziffer Z zu Anfang die Binärziffer 010011001001, die die Zahl 1225 im Dezimalsystem darstellt Die Umschalterausgänge A₁, R₂ sind zu Anfang 1,1, so daß das NAND-Gatter 184, das den Rückwärts-Zähleingang t64 des Zählers 160 steuert, freigegeben oder durchgeschaltet ist Wie es bei 130 gezeigt ist, sinkt der Momentanwert der Zählung in dem Zähler 160 ab, bis der Zustand, bei dem alle Ausgänge eine Null aufweisen, in dem Zähler 160 erreicht ist. Danach wird der BRW-Ausgang 168 in der vorstehend beschriebenen Weise niedrig, wodurch der Ausgang 234 des NAND-Gatters 232 hoch wird. Wenn das Signal CLK hoch w:rd, so wird die Spannung an der Stell-Freigabe-Leitung niedrig, so daß der Zähler 160 auf die Eingangsziffer voreingestellt wird, die an den Leitungen 176a bis 176/ vorhanden ist Da die R- und 7"-Eingänge unwirksam gemacht sind, durchläuft der Umschalter 210 die entsprechenden Zustände in der Tabelle 230 schnell während aufeinanderfolgender CLK-lmpulse. bis der letzte Zustand (/?i, Ri = 0,0) erreicht ist, wobei zu dieser Zeit die Eingangsziffer Z' (gleich der Ziffer Z) den Zähler 160 voreinstellen kann, wie dies bei 131 in F i g. 3 dargestellt ist Unmittelbar danach ändert un logische Schaltung und insbesondere die Flip-Flop-Schaltung 214 ihren Zustand in den Zustand, bei dem der Ausgang S₂ hoch ist Als Ergebnis laufen die aufeinanderfolgenden Taktsteuerimpulse CLK durch das Gatter 182 zu dem Vorwärts-Zähleingang 162 des Zählers 160. und der Zählzustand wächst an, wie dies bei 132 dargestellt ist. Der Zähler zählt bis zu seiner maximalen Zählung (alle Ausgänge gleich 1), wobei zu dieser Zeit der CRY-Ausgang 166 niedrig wird, um einen neuen Zyklus einzuleiten, in dem der Zähler mit dem Momentanwert der Eingangsziffer Z gespeist wird und der Zustand des Umschalters 210 der logischen Schaltung geändert wird. Wie es bei 134 gezeigt ist zählt der Zähler rückwärts, um den Zyklus insgesamt wieder zu beginnen.

Daher ist zu erkennen, daß in der alternativen Betriebsweise die Umschalter-Logikschaltung zwei hauptsächliche Betriebszustände (A₁. Ri = 0,0 und 1,1) aufweist und daß die Umschalter-Logik abwechselnd den Zähler 160 steuert darrit dieser ausgehend von der gleichen Eingangszifter Z vorwärts bzw. rückwärts zu seiner maximalen bzw. minimalen Kapazität zählt Als Ergebnis wechselt der Ausgangsspannungspegel am Anschluß 249, der den Zustand des Umschalters 210 wiedergibt, zwischen ersten und zweiten Spannungspegeln, und weist einen Arbeitszyklus und Durchschnittswert auf, die direkt proportional zur binären Größe der Eingangsziffer Z sind. Wenn die Ziffer Z größer wird, wird die für die Vorwärtszählung benötigte Zeit kleiner. und die Zeit für die Rückwärtszählung wird größer. Da der Ausgang an dem Anschluß 249 während des Rückwärtszählens hoch und während des Vorwärtszählens niedrig ist, wächst der Arbeitszyklus direkt proportional zum Anwachsen der Ziffer Z Ein Beispiel hierfür ist bei 136 in F i g. 3 gezeigt.

Da die Taktsteuerfrequenz gleich bleibt, ändert sich die Summe der Zeiten, die erforderlich sind, damit der Zähler von der Ziffer Z auf 0 rückwärts zählt und von der Ziffer Z auf die volle Zählung vorwärts zählt, nicht, wenn sich die Ziffer Z ändert. Somit bleibt die Frequenz, mit der der Umschalter 210 zurückgestellt wird, gleich, wenn sich die Ziffer Z ändert Jedoch ändert sich die Breite der Impulse 138,140, die an dem ^-Anschluß der Fhp-Flop-Schaltung 214 abgenommen werden, und der Gleichspannungsanteil 142 dieser Impulse ändert sich entsprechend der Änderungen der Eingangsziffer Z Als Ergebnis ist die Gleichspannungsgröße des Ausgangssignals am Anschluß 249 direkt proportional zur Binärziffer Z

Eines der wesentlichen Merkmale des beschriebenen Umsetzers besteht in seiner Unempfindlichkeit gegenüber Änderungen in der Taktsteuerfrequenz, wie dies in dem rechten Teil von F i g. 3 dargestellt ist. Die verringerte Taktsteuerfrequenz verlängert die Zeit, während der der Zähler zählen muß, um seine Grenzen zu erreichen, die relative Dauer der Vorwärts- und Rückwärts-Zählperioden und damit der Gleichspannungspegel des Ausgangs wird nicht beeinflußt. Das heißt, daß der »Arbeitszyklus« der Rechteckschwingung am Anschluß 249 durch die Langzeitänderungen der Frequenz der Taktsteuerimpulse CLK nicht beeinflußt wird, selbst wenn sich die Frequenz des Rechteckschwingungsausgangs ändert.

Es ist für den Fachmann verständlich, daß der Zähler 160 in der vorstehend beschriebenen alternativen Betriebsweise durch eine logische Schaltung gesteuert wird, die zwei hauptsächliche Betriebszustand aufweist, nämlich einen ersten Zustand, bei dem eine Vorwärtszählung erfolgt, und einen zweiten Zustand, bei dem eine Rückwärtszählung erfolgt. In diese logische Schaltung sind die Zählrichtungs-Gatter 182 und 184 eingeschlossen, wobei zu erkennen ist. daß diese Gatter Einrichtungen zum Überführen des Zählers in die Vorwärts- oder Rückwärts-Zählbetriebsweise in Abhängigkeit von der logischen Schaltung darstellen, die sich in ihren ersten oder zweiten Stellungen befinden. Zusätzlich schließt die den Zähler 160 steuernde logische Schaltung die Gatter 232 und 236 ein, die zusammen mit den in diesen Gattern kombinierten Signalen eine Einrichtung zur wiederholten Voreinstellung des Zählers auf die jeweilige Eingangsziffer in Abhängigkeit davon darstellen, daß der Zähler eine vorgegebene maximale oder minimale Zählung erreicht Zusammen mit der Flip-Flop-Schaltung 214 des Umschalters 210 stellen die Gatter 232 und 23i zusätzlich eine Einrichtung dar, mit deren Hilfe die logische Schaltung in ihren zweiten Betriebszustand ir Abhängigkeit davon überführt wird, daß der Zählei seine maximale Zählung "rreicht und sie stellen ein« Einrichtung dar, mit deren Hilfe die logische Schaltung in ihren ersten Betriebszustand in Abhängigkeit davor überführt wird, daß der Zähler seine minimale Zählung erreicht. Schließlich ist zu erkennen, daß die Flip-Flop Schaltung 214 über den Ausgangsanschluß 249 ein< Einrichtung zur F.rezeugung eines Rechteckschwin gungs-Ausgangssignals darstellt das erste und zweit« Spannungspegei aufweist wenn sich die logischi Schaltung jeweils in ihrem ersten bzw zweiten Zustani befindet so daß das Ausgangssignal einen Arbeitszyklu und einen Durchschnittswert aufweist der sich dyna

misch entsprechend Änderungen in der Eingangsziffer ändert

Es dürfte für den Fachmann weiterhin verständlich sein, daß die zuletzt beschriebene alternative Betriebswebe unter beträchtlicher Vereinfachung der Schaltung nach F i g. 1 durchgeführt werden kann. Speziell können die Flip-Flop-Schaltung 212 und der Umschalter 210 und die gesamte Multiplexer-Gatterschaltung 200 fortgelassen werden, ohne daß die Betriebsweise der Schaltung in der alternativen Betriebsweise beeinflußt ι ο wird. Es können Anschlüsse vorgesehen werden, um eine direkte Verbindung der Eingangsziffer an den Leitungen 176a bis 1764 die den Binärzähler 160 speisen, zu ermöglichen.

Wenn die Schaltung in der vorstehend beschriebenen Weise vereinfacht wurde, steuert der Umschalter 210, der nunmehr die einzelne Flip-Flop-Schaltung 214 darstellt, lediglich die Zählrichtung dadurch, daß das eine oder das andere der Gatter 182 und 184 in Abhängigkeit davon freigegeben wird, daß der Zähler 160 jeweils seine minimale oder maximale Zählung erreicht. Selbstverständlich liefert die Flip-Flop-Schaltung 214 weiterhin über den Anschluß 249 ein Ausgangssignal, dessen Gleichspannungsanteil proportional zur numerischen Größe der Eingangsziffer an den Leitungen 176a bis 176/ist.

Zusammenfassend ist aus der vorstehenden Beschreibung zu erkennen, daß eine neuartige Umsetzerschaltung mit zwei hauptsächlichen Betriebsweisen geschaffen wurde. In der ersten Betriebsweise erfüllt die Schaltung zur gleichen Zeit die Funktionen der algebraischen Summierung einer Vielzahl von dynamisch änderbaren digitalen Eingangssignalen, und der Umsetzung der digitalen Summe in ein analoges Ausgangssignai, das eine Periode aufweist, die sich linear und im wesentlichen momentan mit der Summe der Eingangsziffern ändert In der zweiten oder alternativen Betriebsweise wird ein einziges dynamisch änderbares digitales Eingangssignal in ein analoges Ausgangssignal in Form einer Rechteckschwingung umgesetzt, das ein Tastverhältnis oder einen Gieichspannungsanteil aufweist, der im wesentlichen momentan proportional zur numerisch änderbaren Größe des digitalen Eingangssignal ist.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Digital-Analog-Signalkonverterschaltung mit einem voreinstellbaren Zähler, der kontinuierlich angesteuert wird, um mit einer vorgegebenen Zählgeschwindigkeit zu zählen, und der ausgehend von einer austauschbaren Mehr-Bit-Digitalzahl zählt, mit auf den Zähler bei Erreichen eines vorgegebenen Zählzustandes ansprechenden Steuereinrichtungen zur Voreinstellung der austauschbaren Mehr-Bit-Digitalzahl in den Zähler und mit Einrichtungen zur Ableitung eines Ausgangssignals bei Feststellung der Tatsache, daß der Zähler wiederholt einen vorgegebenen minimalen oder maximalen Zählzustand erreicht, d.adurch gekennzeichnet, daß Einrichtungen(200,210)zur aufeinanderfolgenden und abwechselnden Übertragung jeweils einer einer Vielzahl von austauschbaren Mehr-Bit-Digitalzahl (R, Z, Z', T) zur aufeinanderfolgenden und abwechselnden Voreinstellung des Zählers (160) auf alle austauschbaren Digitalzahlen vorgesehen sind, wobei der Zähler (160) ein Vorwärts- Rückwärts-Zähler ist, daß die Steuereinrichtungen (232, 238) auf das Erreichen eines vorgegebenen minimalen Zählzustandes (0) oder eines vorgegebenen maximalen Zählzustandes (maximale Zählung) ansprechen und bei Erreichen dieses Zählzustandes den Zähler (160) auf die nächste Digitalzahl voreinstellen, so daß aufeinanderfolgende Zeitintervalle abgemessen werden, die jeweils auf die Werte der austauschbaren Digitalzahlen bezogen sind, und daß Einrichtungen (190, 194, 182, 184) zur Steuerung der Zählrichtung des Zählers (160) nach jeder Voreinstellung entsprechend dem Vorzeichen der Digitalzahl, die zuletzt in dem Zähler eingestellt wurde, und Einrichtungen (210, 248) zur Erzeugung eines Ausgangssignals jedesmal dann vorgesehen sind, wenn alle austauschbaren Mehr-Bit-Digitalzahlen in dem Zähler (160) voreingestellt worden sind, so daß die Periode des Ausgangssignals sich im wesentlichen linear mit Änderungen der algebraischen Summe aller Mehr-Bit-Digitalzahlen ändert

2. Digital-Analog-Signalkonverterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die auf das Erreichen eines vorgegebenen Zählzustandes des Zählers (160) ansprechenden Einrichtungen eine Einrichtung (210) mit einer Anzahl von Schaltzuständen, die gleich der Anzahl der Mehr-Bit-Digitalzahlen ist, Einrichtungen (232,238,240) zur Weiterschaltung der Einrichtung (210) von einem Schaltzustand zum nächsten in Abhängigkeit vom Erreichen der vorgegebenen minimalen und maximalen Zählzustände des Zählers (160) und Einrichtungen (200) einschließen, die von der Einrichtung (210) gesteuert sind und den Zähler (160) auf eine spezielle der Mehr-Bit-Digitalzahlen entsprechend dem dann vorherrschenden Schaltzustand der Einrichtung (210) voreinstellen.

3. Digital-Analog-Signalkonverterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtungen zur Ableitung eines Ausgangssignals Einrichtungen (214, 248) zur Erzeugung einer Ausgangssignalcharakteristik jedesmal dann einschließen, wenn die mehrere Schaltzustände aufweisende Einrichtung (210) alle Schaltzustand« durchlaufen hat und einen speziellen Schaltzustand erreicht.

4. Digital-AnaJog-Signalkonverterschaltung aad Anspruch 2, dadurch gekennzeichnet, daß eim Vielzahl von Torschaltungen (200) zwischen Einrieh tungen (150,152,154, Ti-Ti₂) zur Übertragung de Anzahl von Mehr-Bit-Digitateahlen und Voreinstell Eingängen des Zählers (160) vorgesehen ist, und dal auf jeden Schaltzustand der mehrere Schaltzustand« aufweisenden Einrichtung (210) ansprechende Ein richtungen zur öffnung der Torschaltungen zui Übertragung einer entsprechenden der Mehr-Bit Digitalzahlen an die Voreinstell-Eingänge vorgese hen sind.

5. Digital-Analog-Signalkonverterschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Zähler (160) in der Vorwärts- oder Rückwärts-Zählzustand steuerbar ist und daß zumindest einer der Mehr-Bit-Digitalzahlen ein positives Vorzeichen und zumindest einer anderen ein negatives Vorzeichen zugeordnet ist und daß die Einrichtungen zur Steuerung der Zählrichtung von der mehrere Schaltstellungen aufweisenden Einrichtung (210) entsprechend ihrem Zählzustand gesteuerte Einrichtungen (182,184,192, 19-*) einschließen, die den Zähler (160) derart steuern, daß er nach irgendeiner ein positives Vorzeichen aufweisenden Digitalzahl rückwärts und nach einer ein negatives Vorzeichen aufweisenden DigitaL'ahl vorwärts zählt.

6. Digital-Analog-Signalkonverterschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Taktimpulsquelle (180) mit einer vorgegebenen Frequenz, die mit dem Vorwärts-Rückwärts-Zähler (160) verbunden ist und Einrichtungen (182,184,190,192,194), die auf die mehrere Schaltzustände aufweisende Einrichtung (210) ansprechen und den Zähler in den Vorwärts- oder Rückwärts-Zählzustand entsprechend dem zugeordneten negativen oder positiven Vorzeichen der Digitalzahl steuern, die dem Schaltzustand entspricht, in dem sich die Einrichtung (210) befindet.