DE2514462B2 - Schaltungsanordnung zur Umwandlung eines Spannungspegels - Google Patents
Schaltungsanordnung zur Umwandlung eines SpannungspegelsInfo
- Publication number
- DE2514462B2 DE2514462B2 DE2514462A DE2514462A DE2514462B2 DE 2514462 B2 DE2514462 B2 DE 2514462B2 DE 2514462 A DE2514462 A DE 2514462A DE 2514462 A DE2514462 A DE 2514462A DE 2514462 B2 DE2514462 B2 DE 2514462B2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- transistor
- bipolar transistor
- reference potential
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Umwandlung eines in einem ersten Potentialbereich
liegenden Eingangssignals in ein in einem davon
κι verschiedenen zweiten Potentialbereich liegendes Ausgangssignal.
Dabei handelt es sich hierbei um eine Schaltungsanordnung, die als Schnittstellenschaltung
Spannungsamplituden logischer Werte eines Systems in unterschiedliche Spannungsamplituden eines anderen
Systems umwandelt.
Eine derartige Schaltung ist beispielsweise aus der US-PS 37 08 689 bekannt.
Solche Schaltungen werden auch als Pufferschaltungen bezeichnet. Beispielsweise werden solche Schnitt-Stellenschaltungen
zwischen emittergekoppelten logischen Schaltkreisen (ECL) oder transistor-transistor-gekoppelten
logischen Schaltkreisen (TTL) und Metalloxid-Halbleiterfeldeffekttransistorschaltungen
(MOS-FET) eingesetzt. Bei derartigen Schaltungen werden entweder von einer TTL oder ECL-Schaltung kommende
Spannungspegel von 0 bis 1,5 Volt in MOS-Signale mit einer Amplitude von 0 bis etwa 8,5 Volt
umgewandelt.
Will man beispielsweise Leitungen hoher Kapazität in heutigen Datenverarbeitungsanlagen mit hoher Arbeitsgeschwindigkeit ansteuern, dann sind bei großen Signalamplituden beträchtliche Leistungen erforderlich. Die Verlustleistung ist dabei eine Funktion der Kapazität, der Spannungsamplitude und der Frequenz (Leistung = C ■ V2 ■ f). Es ist in der heutigen Technik ganz allgemein anerkannt, daß die Übertragung eines Signals großer Amplitude in einer Maschine über beträchtliche Entfernungen nicht zugelassen werden kann. Man hat sich daher dafür entschieden, Signale mit niedriger Spannungsamplitude zu übertragen, wie sie beispielsweise in bipolaren logischen Schaltkreisen T2L, ECL. usw.) benutzt werden. Dafür sind jedoch schnell arbeitende Empfangsschaltungen niedriger Leistung erforderlich.
Will man beispielsweise Leitungen hoher Kapazität in heutigen Datenverarbeitungsanlagen mit hoher Arbeitsgeschwindigkeit ansteuern, dann sind bei großen Signalamplituden beträchtliche Leistungen erforderlich. Die Verlustleistung ist dabei eine Funktion der Kapazität, der Spannungsamplitude und der Frequenz (Leistung = C ■ V2 ■ f). Es ist in der heutigen Technik ganz allgemein anerkannt, daß die Übertragung eines Signals großer Amplitude in einer Maschine über beträchtliche Entfernungen nicht zugelassen werden kann. Man hat sich daher dafür entschieden, Signale mit niedriger Spannungsamplitude zu übertragen, wie sie beispielsweise in bipolaren logischen Schaltkreisen T2L, ECL. usw.) benutzt werden. Dafür sind jedoch schnell arbeitende Empfangsschaltungen niedriger Leistung erforderlich.
Es gibt jedoch zahlreiche Anwendungsgebiete, bei denen eine Schnittstellenschaltung zwischen Schaltungen
mit niedrigem Spannungspegel und Schaltungen mit hohem Spannungspegel erforderlich ist. Beispielsweise
arbeiten die neuesten elektronischen Uhren in der Anzeige mit Flüssigkristallen, die bei einer Batteriespannung
von 13 bis 3 Volt zurr. Ansteuern ein Potential
von etwa 15 Volt benötigen.
Aufgabe der Erfindung ist es also, eine verbesserte Schnittstellenschaltung mit gegenüber dem Stand der
Technik höherer Schaltgeschwindigkeit zur Umwandlung von Spannungsampütuden logischer Signale zu
schaffen, wie sie typischerweise bei ECL oder "PL-Schaltungen auftreten, in solche, wie sie bei
Metalloxidsilicium-Feldeffektiransistoren (MOS-FETs)
auftreten. Die neue Schnittstellenschaltung soll neben einer höheren Schaltgeschwindigkeit auch noch im
Vergleich mit bisher bekannten Schnittstellenschaltungen niedrigere Verlustleistung aufweisen.
Diese der Erfindung zugrunde liegende Aufgabe wird in einer Schaltungsanordnung dtr eingangs genannten
Art dadurch erreicht, daß als Eingangsstufe ein als Emitterfolger geschalteter bipolarer Transistor vorgesehen
ist, an dessen Basiselektrode das Eingangssignal zuführbar ist, daß eine aus komplementären Feldeffekttransistoren
bestenende Ausgangsstufe an einem ersten Bezugspotential zur Erzeugung eines Ausgangssignals
angeschlossen ist, wobei die Gate-Elektroden der komplementären Feldeffekttransistoren mit der Kollektorelektrode
des bipolaren Transistors verbunden sind, daß ferner zwischen der Kollektorelektrode des
bipolaren Transistors und dem ersten Bezugspotential
ein Widerstandselement eingeschaltet ist und daß schließlich eine an einem zweiten Beziigspotential
angeschlossene umsteuerbare Stromsenke sowohf mit der Emitterelektrode des bipolaren Transistors als auch
der Inverterstufe in Reihe geschaltet ist, wodurch die Ausgangsklemme bei leitendem bipolaren Transistor
auf dem zweiten Bezugspotential gehalten ist, während der bipolare Transistor im leitenden Zustand als
Emitterfolger arbeitet.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen
in Verbindung mit den Zeichnungen näher beschrieben. In den Zeichnungen zeigt
F i g. 1 ein Prinzipschaltbild der Schnittstellenschaltung gemäß der Erfindung,
F i g. 2 ein Impulsdiagramm zur Darstellung der an den verschiedenen Knotenpunkten der in F i g. 1
gezeigten Schaltung auftretenden Signale und
F i g. 3 eine weitere Ausführungsform der Erfindung.
F i g. 1 zeigt die neue Schnittstellenschaltung mit einem bipolaren NPN-Transistor Π, an dessen Basis
die Eingangsklemme A angeschlossen ist. Das am Knotenpunkt A liegende Eingangssignal schwankt
zwischen einem ersten Bezugspotential, in diesem Fall Erdpotential und einer zweiten Spannung VI. Vl ist
dabei eine im Vergleich mit den noch zu beschreibenden Spannungen relativ niedrige Spannung. Das Eingangssignal
liegt außerdem an der Gate-Elektrode eines P-Kanal-Feldeffekttransistors Pl. Die Drain-Elektrode
des Transistors Pl ist am Knotenpunkt B mit dem Kollektor des Transistors T\ verbunden. Pl wirkt als
aktive Last für TI. Die Source-Elektrode des Transistors
Pl iNt an der Klemme D mit einem zweiten Be'.ugspcti;ntial V3 verbunden. In F i g. 1 ist das
Potential V'3 eine relativ hohe Signalspannung, wie sie
als Ausgangssignal voi1 Feldeffekttransistoren üblicherweise
auftritt und liegt '>ei etwa 0,8 Volt.
Der Ausgangsknou^ipunkt B des binolaren Transistors
T\ ist mil den ^Jate-Elektroden der Feldeffekttransistoren
PI und Λ/ 2 verbunden. Diese Transistoren
sind in einer üblichen komplementären FET-Inverterstufe miteinander verbunden, wobei eine Ausgangsklemme
Can den miteinander verbundenen Drain-Elektroden angeschlossen ist Der Emitter des Transistors
Π ist am Knotenpunkt fdes Feldeffekttransistors Ni
angeschlossen, der außerdem mit der Feldeffekttransistor-Inverterstufe
in Reihe geschaltet ist.
Wie noch genauer zu beschreiben sein wird, führt der Transistor N1 nicht nur den Emitterstrom des bipolaren
Transistors 7*1, wenn dieser leitet, sondern verbindet
ίο auch den Ausgangsknotenpunkt Cmit Masse, wenn 7"I
gesperrt ist N1 ist daher eine umsteuerbare Strornsenke,
wobei der über diesen Transistor nach Erde abgeleitete Strom von dem an seiner Gate-Elektrode
liegenden Potential abhängt
is Um das Ansprechyerhalten der Schaltung weiter zu
verbessern, sind die Transistoren Λ/1 und Λ/2 so
ausgelegt daß das Verhältnis der Breite zur Länge des Kanals entsprechend hoch ist wodurch sich ihre
Steilheit, d. h. ihr Übergangsleitwort erhöht.
Arbeitsweise der Schaltung
Die Arbeitsweise der Schnittstellenschaltung läßt sich am besten anhand des Spannungsdiagramms oder
Impulsdiagramms der Fig. 2 in Verbindung mit Fig. 1
erläutern. Damit die Erfindung klar verständlich wird, sind in dem Diagramm die typischen Spannungen an
den verschiedenen Knotenpunkten gezeigt. Selbstverständlich ist die vorliegende Erfindung keinesfalls auf
die hier verwendeten Spannungswerte beschränkt.
Wenn das am Knotenpunkt A liegende Potential zum Zeitpunkt to auf Erdpotential (0 Volt) liegt dann ist der
bipolare Transistor Ti gesperrt und der Feldeffekttransistor
Pl ist leitend. Mit leitendem Transistor Pl und gesperrtem bipolaren Transistor 7*1 ist das am
)5 Knotenpunkt B liegende Potential im wesentlichen
gleich dem am Knotenpunkt D liegenden Potential, d. h. gleich V3. In dem Diagramm ist V3 gleich 0,8 Volt.
Dieses Potential reicht aus, die Transistoren ^V2 und /Vl
leitend zu machen, während der P-Kanal-Transistor Pi gesperrt gehalten wird. Damit liegt aber die Ausgangsklemme
Cüber den durch die Transistoren Nl und N 1
nach Masse (0 Volt) gebildeten Stromkreis mit niedrigem Widerstand auf Erdpotential.
Wenn das am Knotenpunkt A liegende Signal zum Zeitpunkt ft auf Vl (1,5 Volt) ansteigt, wird der bipolare Transistor 7"I eingeschaltet da diese Spannung die Basis des Transistors 7"1 so weit vorspannt, daß ein Strom vom Kollektor nach dem Emitter von 7"1 fließen kann. Der P-Kanal-Transistor Pl bleibt leitend, da das
Wenn das am Knotenpunkt A liegende Signal zum Zeitpunkt ft auf Vl (1,5 Volt) ansteigt, wird der bipolare Transistor 7"I eingeschaltet da diese Spannung die Basis des Transistors 7"1 so weit vorspannt, daß ein Strom vom Kollektor nach dem Emitter von 7"1 fließen kann. Der P-Kanal-Transistor Pl bleibt leitend, da das
5» Potential Vl nicht hoch genug ist, um Pl zu sperren.
Damit wird aber ein Stromkreis vom Knotenpunkt D über die Transistoren Pl und 7Ί nach dem
Knotenpunkt E aufgebaut Das Potential am Knotenpunkt £ steigt damit von Erdpotential auf Vl — Vbe
γλ (der Spannungsabfall zwischen Basis und Emitter von
Γ1) an. Vl - VBE = 0,8VoIt
Dieses Potential steigt, wie in dem Diagramm zu sehen, sehr schnell an. Daher ist die Spannung am
Knotenpunkt Ezeitweise höher als das Erdpotential am
Ausgangsknotenpunkt C. Da das am Knotenpunkt B liegende Potential immer noch hoch ist, fließt ein Strom
vom Knotenpunkt £?um Knotenpunkt C. Daraus ergibt
sich eine kleine, aber bedeutungsvolle Verbesserung in der Geschwindigkeit, mit der der Knotenpunkt C vom
f>5 Erdpotential auf das Potential V3 gebracht wird. Wenn
das am Knotenpunkt B herrschende Potential etwa 7 Volt erreicht hat, dann wird der Transistor Nl wegen
der Verringerung der zwischen seiner Gate- und
Source-Elektrode liegenden Spannung und seiner Schwellwertspannung rasch gesperrt.
Zum gleichen Zeitpunkt versucht die am Knotenpunkt E liegende Spannung zusammen mit der am
Knotenpunkt B liegenden Spannung für die Gate-Elektrode den Transistor N X leitend zu halten. Für diesen
Zeitpunkt arbeitet der bipolare Transistor TX als Emitterfolger, und das am Knotenpunkt B liegende
Potential fällt rasch von 8 Volt auf 3 Volt ab. Das nunmehr am Knotenpunkt B liegende verringerte
Potential begrenzt den durch den N-Kanal-Transistor NX gezogenen Strom. Der Transistor Pl schaltet voll
ein, und bringt das an der Klemme C auftretende Ausgangssignal voll auf + V3,8,0 Volt.
Während der nächsten Phase, in der das Potential an der Klemme A von +V! auf Erdpotential abfällt, wird
der Transistor TX gesperrt. Der Feldeffekttransistor P2 bleibt jedoch bei einem erhöhten Strom leitend. Der
. vom Knotenpunkt D über den Transistor P2 nach dem Knotenpunkt B fließende Strom lädt damit den
Knotenpunkt 9 angenähert auf das an der Klemme D herrschende Potential + V3 auf. Dieses Potential reicht
aus, um PX zu sperren und die N-Kanal-Transistoren
NX und Λ/2 einzuschalten. Dadurch geht aber das an
der Klemme C liegende Potential sehr rasch auf Erdpotential über.
Aus der eben gegebenen Beschreibung erkennt man, daß der N-Kanal-Transistor NX als umschaltbare
Stromsenke arbeitet, wobei der durch den Transistor N X nach Erdpotential fließende Strom von der an
seiner Gate-Elektrode liegenden Spannung abhängt.
Wenn Π gesperrt ist,halten NX und N2gemeinsam
die Ausgangsklemme C auf Erdpotential. Wenn TX eingeschaltet wird, dann stellt NX einen nach Erde
führenden Stromkreis mit niedrigem Widerstand dar. Daraus ergibt sich eine Art positive Rückkopplungswirkung,
so daß das Potential am Knotenpunkt fkurzzeitig auf ein höheres Potential angehoben wird, als der
Knotenpunkt C. Wie bereits erwähnt, ergibt sich dadurch eine wesentliche Verbesserung in der Anstiegszeit
des bei C auftretenden Impulses. Ferner wird das Potential am Knotenpunkt B von etwa 8 Volt auf 3 Volt
abgesenkt. Diese Kombination von gleichzeitiger Änderung der Schwellwertspannung und der zwischen
Gate- und Source-Elektrode von N 2 liegenden Spannung sperrt N2 rasch, so daß die am Knotenpunkt
Cüegende Spannung rasch auf 8 Volt ansteigt.
F i g. 3 zeigt eine weitere Ausführungsform der Erfindung, bei der statt der einzigen in F i g. 1 an
Klemme D angeschlossenen Potentialquelle nunmehr zwei an den Klemmen C und H angeschlossene
Potentialquellen benutzt werden. Der einzige Unterschied zwischen den in F i g. 1 und F i g. 3 dargestellten
Schaltungen besteht darin, daß das eine für die Source-Elektroden der Transistoren P2 und Pl zur
ry Verfügung stehende Potential V3 durch zwei mit den
Source-Elektroden der Transistoren PX bzw. P2 verbundene gesonderte Potentialquellen V3 und V5
ersetzt ist. Die Anschlüsse werden dabei an den Knotenpunkten 10 und 20 vorgenommen.
κι Die in Fig. 3 dargestellte Schaltung bietet den Vorteil, daß die in der Schaltung verbrauchte Leistung
dann verringert ist, wenn das Eingangspotential bei VX liegt. Da der Stromkreis zwischen P2, Transistor TX
und Transistor N X der einzige zwischen den beiden
i"> Bezugspotentialen bestehende Stromkreis ist, wird in
diesem Stromkreis praktisch der größte Anteil an Leistung verbraucht. Wenn daher für die Schaltung eine
niedrige Potentialquelle zur Verfügung steht, dann kann die Verlustleistung dadurch herabgesetzt werden, daß
man an der Source-Elektrode von P2 ein geringeres Bezugspotential K5 anlegt, während man das gewünschte
ausgangsseitige Bezugspotential + V3 als Potentialquelle für den Transistor PX beibehält. Es sei
beispielsweise angenommen, daß die Schwellwertspan-
2r> nung von P2 kleiner als 3 Volt ist, dann kann das
Potential VS etwa 4,0 Volt betragen, während das Potential V3 bei 0,8 Volt liegt. Das niedrigere Potential
V5 reicht aus, um eine zufriedenstellende Arbeitsweise der Schaltung sicherzustellen, während gleichzeitig die
ι» in dem zuvor erwähnten Stromkreis eintretenden
Leistungsverluste herabgesetzt werden. Dies wird mit einer leichten Erhöhung der in dem Stromkreis PX, N 2
und N 1 erforderlichen Gleichstromleistung erkauft.
Selbstverständlich sind ohne Abweichen vom Wesen
)■'· und vom Anwendungsbereich der Erfindung auch
gewisse Änderungen möglich. In der hier beschriebenen Ausführungsform wurde beispielsweise ein bipolarer
NPN-Transistor benutzt. Selbstverständlich ist die Erfindung ebenso auf bipolare PNP-Transistoren
-4(1 anwendbar, wenn entsprechend Änderungen bei den
Feldeffekttransistoren und bei der Polarität der Bezugspotentiale vorgenommen werden. Ferner wurde
der am Kollektor des bipolaren Transistors angeschlossene Widerstand als Feldeffekttransistor dargestellt.
■»■> Andere Widerstandselemente können selbstverständlich
ebenfalls benutzt werden. Wie bereits erwähnt, ist es erwünscht, daß beide Transistoren NX und Λ/2 ein
relativ großes Verhältnis von Breite zu Länge der Gate-Elektrode aufweisen, um die Steilheit der Transi-
^11 stören zu erhöhen.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Schaltungsanordnung zur Umwandlung eines in einem ersten Potenttelbereich liegenden Eingangssignals in ein in einem davon verschiedenen zweiten
Potentialbereich liegendes Ausgangssignal, dadurch gekennzeichnet,
daß als Eingangsstufe ein als Emitterfolger geschalteter
bipolarer Transistor (Ti) vorgesehen ist, an dessen Basiselektrode das Eingangssignal zuführbar
ist,
daß eine aus komplementären Feldeffekttransistoren (Pt, Ni) bestehende Ausgangsstufe an einem
ersten ßezugspotential (+ V3) zur Erzeugung eines Ausgangssignals angeschlossen ist, wobei die Gate-Elektroden
der komplementären Feldeffekttransistoren mit der Kollektorelektrode des bipolaren
Transistors verbunden sind,
daß ferner zwischen der Kollektorelektrode des bipolaren Transistors (Ti) und dem ersten Bezugspotential
(V3) ein Widerstandselement (P2) eingeschaltet ist und
daß schließlich eine an einem zweiten Bezugspotential angeschlossene umsteuerbare Stromsenke (Ni)
sowohl mit der Emitterelektrode des bipolaren Transistors als auch der Inverterstufe in Reihe
geschaltet ist, wodurch die Ausgangsklemme bei leitendem bipolaren Transistor auf dem zweiten
Bezugspotential gehalten ist, während der bipolare Transistor im leitenden Zustand als Emitterfolger
arbeitet.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Stromsenke ein dritter, mit
der Inverterstufe in Reihe geschalteter Feldeffekttransistor (N 1) dient.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steilheit des dritten
Feldeffekttransistors (N i) und des einen Feldeffekttransistors (N2) gleicher Polarität des komplementären
Paares größer ist als die Steilheit des anderen Feldeffekttransistors (Pt) des komplementären
Paares.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß als Widerstandselement (PI)
ein aktives Bauelement dient.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß als aktives Bauelement ein
vierter Feldeffekttransistor (P2) dient, dessen
Gate-Elektrode mit der Basis des bipolaren Transistors (T 1) verbunden ist.
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Feldeffekttransistor
(Pi), ein bipolarer Transistor (Ti) und ein zweiter Feldeffekttransistor (Ni) von zum ersten Feldeffekttransistor
entgegengesetzter Polarität zwischen dem ersten und dem zweiten Bezugspotential in
Reihe geschaltet sind, wobei das Eingangssignal.der Basis des bipolaren Transistors (TI) und der
Gate-Elektrode des ersten Feldeffekttransistors (P2) zugeführt wird, daß zur Erzeugung des
Ausgangssignals eine aus komplementären Feldeffekttransistoren CPl, N2) ausgebaute Inverterstufe
zwischen dem ersten und dem zweiten Bezugspotential in Reihe geschaltet ist, und daß die Gate-Elektroden
der komplementären Feldeffekttransistoren (Pi, N2)und des zweiten Feldeffekttransistors (N 1)
mit der Kollektorelektrode des bipolaren Transistors (N 1) verbunden sind.
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß drei Bezugspotentiale (V 3, V 5,
Erde) vorgesehen sind, wobei das erste Bezugspotential größer ist als das dritte Bezugspotential, daß
die aus komplementären Feldeffekttransistoren (P 1, N2) bestehende Inverterstufe zur Erzeugung des
Ausgangssignals mit dem dritten Bezugspotential (+ V3) verbunden ist, wobei die Gate-Elektroden
der komplementären Feldeffekttransistoren mit dem Kollektor des bipolaren Transistors (Ti)
verbunden sind, an dessen Basiselektrode das Eingangssignal liegt, daß das Widerstandselement
(P2) zwischen der Kollektorelektrode des bipolaren Transistors (Tl) und dem dritten Bezugspotential
(+ V5) eingeschaltet ist und daß die Stromsenke
(Ni) zwischen dem zweiten Bezugspotential (Erde)
einerseits und der Inverterstufe sowie der Emitterelektrode des bipolaren Transistors (Ti) eingeschaltet
ist und bei gesperrtem, bipolaren Transistor das Ausgangssignal auf dem zweiten Bezugspotential
hält, während der bipolare Transistor im leitendem Zustand als Emitterfolger arbeitet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US466562A US3900746A (en) | 1974-05-03 | 1974-05-03 | Voltage level conversion circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2514462A1 DE2514462A1 (de) | 1975-11-13 |
DE2514462B2 true DE2514462B2 (de) | 1981-04-16 |
DE2514462C3 DE2514462C3 (de) | 1981-12-24 |
Family
ID=23852233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2514462A Expired DE2514462C3 (de) | 1974-05-03 | 1975-04-03 | Schaltungsanordnung zur Umwandlung eines Spannungspegels |
Country Status (7)
Country | Link |
---|---|
US (1) | US3900746A (de) |
JP (1) | JPS546458B2 (de) |
CA (1) | CA1047602A (de) |
DE (1) | DE2514462C3 (de) |
FR (1) | FR2269825B1 (de) |
GB (1) | GB1491059A (de) |
IT (1) | IT1034370B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
JPS51139223A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Mis level converter circuit |
JPS5238852A (en) * | 1975-09-22 | 1977-03-25 | Seiko Instr & Electronics Ltd | Level shift circuit |
US4097772A (en) * | 1977-06-06 | 1978-06-27 | Motorola, Inc. | MOS switch with hysteresis |
US4128775A (en) * | 1977-06-22 | 1978-12-05 | National Semiconductor Corporation | Voltage translator for interfacing TTL and CMOS circuits |
US4150308A (en) * | 1977-10-25 | 1979-04-17 | Motorola, Inc. | CMOS level shifter |
JPS54116169A (en) * | 1978-03-01 | 1979-09-10 | Toshiba Corp | Logic signal level conversion circuit |
US4161663A (en) * | 1978-03-10 | 1979-07-17 | Rockwell International Corporation | High voltage CMOS level shifter |
US4191898A (en) * | 1978-05-01 | 1980-03-04 | Motorola, Inc. | High voltage CMOS circuit |
DE2929383A1 (de) * | 1979-07-20 | 1981-02-12 | Ibm Deutschland | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren |
US4295065A (en) * | 1979-08-13 | 1981-10-13 | Rca Corporation | Level shift circuit |
US4446444A (en) * | 1981-02-05 | 1984-05-01 | Harris Corporation | CMOS Amplifier |
US4463273A (en) * | 1981-10-26 | 1984-07-31 | Rca Corporation | Electronic circuits and structures employing enhancement and depletion type IGFETs |
KR910008521B1 (ko) * | 1983-01-31 | 1991-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체집적회로 |
US4704547A (en) * | 1984-12-10 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | IGFET gating circuit having reduced electric field degradation |
US4717847A (en) * | 1985-04-29 | 1988-01-05 | Harris Corporation | TTL compatible CMOS input buffer |
US5030856A (en) * | 1989-05-04 | 1991-07-09 | International Business Machines Corporation | Receiver and level converter circuit with dual feedback |
FR2680024B1 (fr) * | 1991-07-29 | 1993-10-22 | Merlin Gerin | Interface de securite compacte et module de vote la comportant. |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3400335A (en) * | 1966-12-02 | 1968-09-03 | Automatic Elect Lab | Integratable gyrator using mos and bipolar transistors |
US3566145A (en) * | 1968-05-22 | 1971-02-23 | Gen Electric | Rectifier circuit |
US3573507A (en) * | 1968-09-11 | 1971-04-06 | Northern Electric Co | Integrated mos transistor flip-flop circuit |
US3649843A (en) * | 1969-06-26 | 1972-03-14 | Texas Instruments Inc | Mos bipolar push-pull output buffer |
US3631528A (en) * | 1970-08-14 | 1971-12-28 | Robert S Green | Low-power consumption complementary driver and complementary bipolar buffer circuits |
US3662188A (en) * | 1970-09-28 | 1972-05-09 | Ibm | Field effect transistor dynamic logic buffer |
US3739194A (en) * | 1971-07-21 | 1973-06-12 | Microsystems Int Ltd | Static bipolar to mos interface circuit |
US3708689A (en) * | 1971-10-27 | 1973-01-02 | Motorola Inc | Voltage level translating circuit |
US3742252A (en) * | 1972-01-06 | 1973-06-26 | Woodward Governor Co | Signal conversion circuit |
US3801831A (en) * | 1972-10-13 | 1974-04-02 | Motorola Inc | Voltage level shifting circuit |
US3823330A (en) * | 1973-01-18 | 1974-07-09 | Inselek Inc | Circuit for shifting and amplifying input voltages |
-
1974
- 1974-05-03 US US466562A patent/US3900746A/en not_active Expired - Lifetime
-
1975
- 1975-03-17 GB GB10954/75A patent/GB1491059A/en not_active Expired
- 1975-03-18 IT IT21370/75A patent/IT1034370B/it active
- 1975-03-21 FR FR7509380A patent/FR2269825B1/fr not_active Expired
- 1975-03-21 CA CA223,172A patent/CA1047602A/en not_active Expired
- 1975-04-03 DE DE2514462A patent/DE2514462C3/de not_active Expired
- 1975-04-14 JP JP4438275A patent/JPS546458B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2269825B1 (de) | 1977-04-15 |
DE2514462A1 (de) | 1975-11-13 |
JPS50142132A (de) | 1975-11-15 |
US3900746A (en) | 1975-08-19 |
IT1034370B (it) | 1979-09-10 |
GB1491059A (en) | 1977-11-09 |
FR2269825A1 (de) | 1975-11-28 |
DE2514462C3 (de) | 1981-12-24 |
CA1047602A (en) | 1979-01-30 |
JPS546458B2 (de) | 1979-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
EP0096944B1 (de) | Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden | |
DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
DE3342336A1 (de) | Schnittstellenschaltung | |
DE3627681A1 (de) | Ausgangsschaltung | |
DE2929450A1 (de) | Schnelle transistorschaltung mit geringer leistungsaufnahme | |
DE3024936C2 (de) | Wechselspannungsverstärker in Form einer integrierten Schaltung | |
DE2410205A1 (de) | Hystereseschaltung | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE3785398T2 (de) | Aktive lastschaltung. | |
DE69735659T2 (de) | Differenzsignal-Generatorschaltung mit einer Schaltung zur Stromspitzenunterdrückung | |
DE69018053T2 (de) | CMOS-Treiberschaltung mit hoher Schaltgeschwindigkeit. | |
DE2413147C3 (de) | Impulsformer | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2358003C3 (de) | Schaltungsanordnung zur Pegelumsetzung logischer Signale | |
DE1807105B2 (de) | Treiberschaltung für Flip-Flops | |
DE1143045B (de) | Schaltungsanordnung zur UEbertragung von Daten in Zahlenform | |
EP0985271B1 (de) | Eingangsschaltung für eine integrierte schaltung | |
DE3718001C2 (de) | ||
DE2248238C3 (de) | Flip-Flop-Schaltungsanordnung | |
DE4004381A1 (de) | Eingangspuffer | |
DE2901234A1 (de) | Zweizustandsschaltung | |
DE1299684B (de) | Anordnung zur stoerungsunempfindlichen UEbertragung von binaeren Signalen | |
DE1956515C3 (de) | Signalübertragungseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |