DE2511679A1 - Zeitvielfachvermittlungsanlage fuer binaercodierte daten mit unterschiedlicher uebertragungsgeschwindigkeit - Google Patents

Description

Patentanwalt
Dipl.-Phys. Leo Thul

Stuttgart

JT m j_j, » tJ ·

Chatelon

■SAL STANDARD ELECTRIC CORPORATION, NEW YORK

Zeitvielfachvermittlungsanlage für Mrärcodierte Daten mit unterschiedlicher übertragungsgeschwindigkeit.

Die vorliegende Erfindung .betrifft eine Zeitvielfachvermittlungsanlage für binärcodierte Daten mit unterschiedlicher übertragungsgeschwindigkeit, d.h., eine Vermittlung-s anlage, die binärcodierte Signale von Übertragungskanälen mit unterschiedlicher übertragungsgeschwindigkeit erhält, insbesondere von Zeitvielfachkanälen. Die Vermittlungsanlage überträgt diese codierten Signale zu ähnlichen Übertragungskanälen auf der Ausgangsseite infolge von Vermittlungsvorgängen, die im wesentlichen durch geordnete zeitliche Verzögerung der jeweiligen Daten erfolgen.

Zeitvielf Einleitungen sind aus dem Gebiet der Telefonübertragur.gSwechnik bekannt. Nachdem die Amplitude einer Sprachinioma^ion abgetastet wurde und PCZi-codiert wurde, besteht ein derart zusammengesetzter Telefonkanal z.B. aus einem 8-Bit-Wort, das alle 125 ,üs wiederkehrt. Auf einer

7.3.1975
Fk/Mr

509840/0733

- 2 A.E.J.Chatelon 37-1-4

Kultiplexleitung ist Platz für 32 derartige Kanäle. Zu diesem Zweck ist der Zeitverlauf in Rahmen von jeweils 125 /U-s aufgeteilt , die ihrerseits 32 Zeit schlitze enthalten. Während jedes Zeitschlitzes von ugf. 4,us wird ein 3-Bit-Wort übertragen. Zeitschlitze mit derselben Nurraer- in aufeinanderfolgenden Rahmen bilden einen Zeitvielfachkanal und werden einer Telefonverbindung zugeordnet.. Ein solcher Zeitvielfachkanal kann auch zur Datenübertragung benutzt werden und überträgt dann acht Bit alle 125/US d.h„, 34 Kilobits pro Sekunde. Im Fall einer Datenübertragung müssen jedoch 2 Bits eines solchen Wortes für spezielle Zwecke (Synchronisierung, Parität) bereit gehalten werden, so daß die Übertragungsrate bis auf 48 Kilobaud reduziert wird. Wäre diese übertragungsgeschwindigkeit zur Datenübertragung immer geeignet, würde sich bei der Vermittlung dieser Daten kein besonderes Problem ergeben; dieselbe Vermittlungstechnik wie bei der PCM Zeitvielfachtelefonvermittlung könnte angewandt werden.

Die Übertragungsgeschwindigkeiten, die heute jedoch zur Datenübertragung weitgehend verwendet werden, sind wesentlich niedriger als 48 kBd; bei der Erfindung wird beispielsweise davon ausgegangen, daß die infrage kommenden Übertragungskanäle eine übertragungsgeschwindigkeit von entweder 9j»£, 2₃i oder 0,6 kSd besitzen. Solche Kanäle können, leicht auf der oben erwähnten Zeitvielfachleitur.g übertragen werden; dies kann durch Verschachtelung von fünf 9_so >3d Kanälen, oder.von 20 2,4 kBd Kanälen oder von -ΞC C,5 k3d Kanälen durchgeführt werden, wodurch dann ein 45 k3i Kanal

50984070733

A.E.J.Chatelon 37-1-4

entstehe. Dieser Kanal belegt dann einen gesamten Zeitvielfachkanal auf der Zeitmultiplexleitung. In der im folgenden beschriebenen Anmeldung bilden dementsprechend fünf aufeinanderfolgende Rahmen eine- Rahmengruppe mit einer Dauer von 625/US und l60 Zeitschlitzen. Zeitschlitze mit derselben laufenden Nummer in aufeinanderfolgenden Rahmengruppen bilden einen 9_S6 kBd-Datenkanal. Ein solcher Datenkanal kann entweder einen 9_S6 kBd Kanal oder vier verschachtelte 2,²J kBd Kanäle oder l6 verschachtelte 0,6 KBd Kanäle tragen.

Das Ergebnis dieser Verschachtelung ist demnach eine Zeitmultiplexleitung, die zur übertragung von Kanälen mit verschiedenen Übertragungsgeschwindigkeiten dient, und zwar entweder 9₅6 kBd, oder 2,4 kBd oder 0,6 kBd entsprechend dem jeweils -betrachteten Datenkanal. Genauer ausgedrückt, jedem Datenkanäle wird eine einzige bestimmte übertragungsgeschwindigkeit zugeordnet, aber eine derartige Zuordnung bildet keine feste Zuordnung für eine gegebene Multiplexleitung. Diese Zuordnungen sind zeitabhängig entsprechend den Erfordernissen der Datenübertragung. Außerdem, wenn z.B. eine übertragungsgeschwindigkeit von 0,6 kBd einem Dater.kanal zugeordnet ist kann dieser Datenkanal bis zu •l6 rlar.äle tragen, die nicht alle notwendigerweise gleichzeitig benutzt werden müssen; erwartungsgemäß wird die an sich veri-greare Übertragungskapazität nur selten zu mehr als 7Ci ausgelastet sein.

Aus der Telefonzeitvielfaehtechnik sind verschiedene Verfahren bekannt, die Zextvxelfachvermittlung durchzuführen. Eines der einfacheren Verfahren besteht darin, zumindest

509840/0733

A.E.J.Chatelon

einen Speicherplatz pro Verbindung, die hergestellt werden soll, zur Verfugung zu stellen und eine eintreffende Information auf diesem Speicherplatz abzuspeichern. Später wird die Information aus diesen Speicherplatz ausgelesen und einem Ausgangskanal der Zeitmultiplexausgangsleitung zugeordnet, der zu diesem Kanal gehört. Die Speicherplätze, die für die verschiedenen Verbindungen nötig werden, sind adressierbare Speicherplätze in einem sogenannten Sprachspeicher. Zur Adressierung der Speicherplätze des Sprachspeichers sind Adressiermittel notwendig; zu diesem Zweck wird meistens ein Adressenspeicher benutzt. Dieser Adressenspeicher besitzt so viele Speicherplätze, wie es Zeitvxelfachkanäle auf der Eingangs- oder Ausgangszeitmultiplexleitung gibt. Die Speicherplätze des Adressenspeichers werden zyklisch ausgelesen,und zwar synchron mit den Zeitschlitzen einer Multiplexleitung. Auf diese Weise gibt jeder Speicherplatz des Adressenspeichers eine. Adresse ab, die einen Speicherplatz innerhalb des Sprachspeichers bezeichnet. Eine zu dieser Zeit eintreffende Information wird unter der derartig bezeichneten Speicherzelle Im Sprachspeicher abgespeichert. Ein entsprechender Adressenspeicher ist der Ausgangszeitmultiplexleitung ■zugeordnetj, um anzugeben^, welcher Speicherplatz Im Sprachspeieier su einer bestimmten Zelt ausgelesen werden soll. Die in der. Airessenspeichern abgespeicherten Daten wechsein mit den jeweiligen Verbindungen und werden entsprechend bei Auflösung einer Verbindung gelöscht. Für die Bereitstellung dieser Aaressendaten ist eine Steuereinheit vergesehen, die außerhalb des Rahmens dieser Erfindung liegt.

509840/0733

A.E.J.Chatelon

Sine Alternative zu der eben beschriebenen Lösung besteht darin, lediglich einen Adressenspeicher vorzusehen, wogegen der Sprachspeicher mit so vielen Speicherplätzen besetzt ist, wie Kanäle auf der Eingangszeitvielfachleitung vorhanden sind; auf diese Weise wird jeder Speicherplatz des Sprachspeichers einem Kanal auf der Eingangszeitvielfachleitung zugeordnet. Die Speicherplätze des Sprachspeichers werden in diesem Fall zyklisch adressiert und zwar synchron mit den Zeitschlitzen auf der Eingangszeitmultiplexleitung. Auf diese Weise erhalten die Speicherplätze des Sprachspeichers nacheinander die Informationen, die auf der Eingangszeitmultiplexleitung einlaufen. Der Adressenspeicher, der der Ausgangszeitmultiplexleitung zugeordnet ist, wird beibehalten; die Speicherplätze des Adressenspeichers enthalten weiterhin die Informationen, die zur Herstellung einer Verbindung von einem Eingangskanal zu einem Ausgangskanal erforderlich sind.

Prinzipiell wäre es möglich, diese Verfahren auch auf die Vermittlung von Daten anzuwenden, wobei diese Daten mit verschiedener übertragungsgeschwindigkeit ankommen. Beim ersten Adressierverfahren (zwei Adressenspeicher) hätte dar.r. der Sprachspeicher eine Anzahl von Speicherplätzen, die zur Verarbeitung des Verkehrsaufkommens benötigt würden, d.h. entsprechend, der maximalen Anzahl von gleichzeitigen Verbindungen. Dagegen muß jeder Ädressenspeicher über 2560 Speicherplätze verfügen,, denn eine Rahmengruppe enthält l60 Zeitschlirze. Derselbe Zeitschlitz kann im Maximalfalle bis zu l6 0,6 kBd Kanälen dienen. Deswegen muß eine Anordnung von 16 aufeinanderfolgenden Rahmengrüppen oder Überrahmengruppe in Betracht gezogen werden und die Adresse

509840/0733

A.E.J.Chatelon 37-1-4

eines Speicherplatzes im Sprachspeicher muß für jeden der 2560 Zeitschlitse innerhalb des Überrahmens zur Verfügung gestellt werden können. Eine derartige Lösung ist jedoch zu aufwendig.

Bei der zweiten Adressiermethode muß aus denselben Gründen der Sprachspeicher über 2560 Speicherplätze verfügen, genauso wie der der Ausgangszeitmultiplexleitung zugeordnete Adressenspeicher.

Die Reduzierung des Speicheraufwandes stellt deswegen die Aufgabe der vorliegenden Erfindung dar.

Die Erfindung löst diese Aufgabe dadurch, daß zumindest eine erste Tabelle den Multiplexleitungen zugeordnet ist, die für jeden Kanal die zugehörige übertragungsgeschwindigkeit enthält undaigibt, wieviele Kanäle denselben Zeitschlitz in aufeinanderfolgenden Rahmen belegen₃ und daß im Sprachspeicher eine ausreichende Anzahl von Speicherplätzen diesen Kanälen zugeordnet wird, die teilweise mit Hilfe der ersten Tabellen adressiert werden.

Weitere Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Die Erfindung wird nun anhand von Figuren erläutert. Es zeigen:

Fig.-l: ein Blockdiagramm, das das Prinzip einer ce>annten Zeitvielfachvermittlungsstelle darstellt, von der die vorliegende Erfindung ausgeht,

509840/0733

A.E.J.Chatelon 37-1-U'

Fig.2: eine Darstellung, wie die Datenkanäle durch Zeitvielfachverschachtelung aufgebaut sind,

rig.3'· ein allgemeines Blockdiagramm einer Zeitvielfachvermlttlungsstelle nach der vorliegenden Er£Lndung_s

Fig.4: eine genaue Darstellung einer Adressenschaltung, die den Eingangsmultiplexleitungen zugeordnet ist und die in Zusammenhang mit der in Fig.3 dargestellten Vermittlungsstelle benutzt werden soll,

Fig.5: Impulszüge zur Darstellung der Arbeitsweise der Eingangsadressenschaltung gemäß Fig.^,

Fig.6: die Darstellung von Schaltung, die zur Einfügung oder zur Entnahme von Speicherplätzen aus dem Sprachspeicher in Fig.3 vorgesehen sind,

Fig.7: Impulszüge, die die Arbeitsweise der Schaltung gemäß Fig.6 darstellen,

Fig.5: ein Ausführungsbeispiel einer Schaltung zur Korrektur des Inhalts des Adressenspeichers gemäß Fig.3, nach den entweder Einfügungen oder Abspaltungen aus dem Sprachspeicher getätigt wurden,

FIg.9: eir.e Tabelle zur Darstellung der Arbeitsweise der Schaltung CRA gemäß Fig.S.

Das Prinzip einer bekannten Zeitvielfachveraittlungsstelle wird zunächst unter Bezugnahme auf Fig.l beschrieben. Die

509840/0733 -/-■

A.E.J.Chatelon 37-1-4

grundsätzliche Aufgabe eines solchen Systems ist der Erhalt von codierten Signalen von einer Eingangsmultiplexleitung KE₃ und die Übertragung dieser codierten Signale zu einer Ausgangsmultipiexleitung MS. Im folgenden wird angenommen, daß beide Multiplexleitungen ME und MS Zeitvielfachkanäle für Telefonübertragung sirEt. "Die "codierten Signale, die vermittelt werden sollen, stellen dabei jeweils die Sprachamplitude dar. Diese Signale sind in Rahmen von 125/US untergebracht, wobei jeder Rahmen 32 Zeitschlitze enthält. Zeitschlitze mit der gleichen laufenden Nummer in aufeinanderfolgenden Zeitrahmen bilden einen Zeitvielfachkanal. Zeitvielfachvermittlung besteht im wesentlichen aus der wahlweisen Zuordnung verschiedener Zeitvielfachkanäle. Anders ausgedrückt, ein Zeitvielfachkanal Va, der zur Eingangsmultiplexleitung ME gehört muß mit einem Zeitvielfachkanal Vx der Ausgangsmultipiexleitung MS verbunden werden. Die Vermittlungsanlage erhält die codierten Informationen des Zeitkanals Va während des ZeitSchlitzes ta in jedem Rahmen auf der Zeitmultiplexeingangsleitung ME. Diese Sprachinformationen müssen zum Zeitvielfachkanal Vx übertragen werden, d.h. sie müssen in den Zeitschlitz tx jedes Rahmens der Ausgangsseitmulfciplexleitung MS gelangen.

Zu Zwecken der Vereinfachung wird im folgenden angenommen, da.5 die "cer-ragungsgeschwindigkeiten im wesentlichen für beide Zeitrul-iplexleitungen ME und MS gleich sind, so daß die Zeit ta lie der Zeitmultiplexleitung ΚΞ zugeordnet ist:, immer von der Zeit tx gefolgt wird. Das benutzte Vermittlungsprinzip besteht; darin, einen Sprachspeicher MC vorzusehen, der adressierbare Speicherplätze enthält, wie z.3. cc, und jeder Verbindung einen solchen Speicherplatz zuzuordnen.

509840/0733

A.E.J.Chatelon 37-1-4

Zur Zeit ta wird die codierte Sprachinformation oder das codierte Wort, das von der Eingangsmultiplexleitung IiE starnnt, in den Speicherplatz cc eingeschrieben. Während des Zeitschlitzes tx wird das im Speicherplatz cc abgespeicherte Wort ausgelesen und auf die Ausgangszeitmultiplexleitung MS übertragen. Auf diese Weise wird Jeder Speicherplatz des Sprachspeichers MC einer anderen Verbindung zugeordnet. Auf diese Weise ist es möglich, bis zu 32 Verbindungen herzustellen. In Fig.l sind auch die Einrichtungen dargestellt, die es erlauben jeder Verbindung einen Speicherplatz zuzuordnen, die es außerdem gestatten, daß z.B. die Speicherzelle ,cc während des Zeitschlitzes ta zu einer Einschreiboperation und während des Zeitschlitzes tx für eine Ausleseoperation adressiert wird. Als erstes Ausführungsbeispiel wurden dazu zwei Adressenspeicher MTE und MTS gewäht, die diejenigen Adressen zur Verfugung stellen, die für die Einschreibund Ausleseoperationen beim Sprachspeicher MC benötigt werden.

Der Adressenspeicher MTE hat so viele Speicherplätze -.vie Zeitvielfachkanäle auf der Eingangszeitmultiplexleit'-ir.g ME. Jeder Speicherplatz des Adressenspeichers MTE is~ einem Zeitvielfachkanal zugeordnet und speichert die Adresse eir.-ΞτΞ Speicherplatzes des Sprachspeichers MC, der diesen Zeitvielfachkanal zugeordnet ist. Auf diese Weise speichert der Speicherplatz cta der dem Zeitvielfachkanal VA ctigecrcnet ist, die Adresse acc des Speicherplatzes cc. Die Speicherplätze des Adressenspeichers MTE werden zyklisch gelesen und zwar synchron zu den Zeitschlitzen der Eingangszeitmultiplexleitung ME, um

509840/0733 -/-

- 10 A.E.J.Chatelon 37-1-4

dadurch die Adresse derjenigen Speicherzelle des Sprachspeichers festzulegen, in der die codierte Kombination gespeichert werden, soll die zu der jeweiligen Zeit auf der Eingangszeitmultiplexleitung ME ankommt. Der Adressenspeicher MTS ist ähnlich aufgebaut wie der Adressenspeicher MTE. Lediglich sein Inhalt ist verschieden. Der Speicherplatz ctx, der dem Zeitvielfachkanal zugeordnet ist j enthält damit auch die Adresse des Speicherplatzes cc. Bei diesem ersten Ausführungsbeispiel kann die Anzahl der Speicherplätze im Sprachspeicher MC genauso groß sein,wie die maximal erwartete Anzahl von gleichzeitigen Verbindungen. Die benutzten Zeitvielfachkanäle der Eingangs- und Ausgangszeitmultiplexleitungen belegen diese Speicherplätze. Für unbenutzte Zeitvielfacttkanäle ge"ben die Adressenspeicher eine spezifische Information ab, die Durchschalteoperationen verhindert. Ein zweites Ausführungsbeispiel sieht vor, daß der Sprachspeicher MC so viele Speicherplätze besitzt, wie Zeitvielfachkänale auf der Eingangszeitvielfachleitung vorhanden sind. Daraus folgt, daß jedem Eingangszeitvielfachkanal eine Speicherzelle zugeordnet werden kann, -wobei der Adressenspeicher MTE durch «inen einfachen Zeitvielfachkanalzähler ersetzt werden kann. Bei jedem 'Zeitschnitt wird der Zähler um eine Stufe vorwärts geschaltet und liefert damit die Adresse der Speicherzelle, die demjenigen Zeitkanal zugeordnet ist, der im nächsten Zeitschlitz enthalten ist. Der Ausgangsadressenspeicrier MTS bleibt dagegen erhalten und dient zur Speicherung von Durchschaltinformationen. Auch der Adressenspeisher MTS kann selbstverständlich durch einen Zähler ersetzt werden und der Adressenspeicher MTE kann beibehalten, wenn dies.

509840/0733

A.E.J.Chatelon 37-1-4

nötig erscheint. Wird dies durchgeführt, so bedeutet dies, da5 die Speicherplätze des Sprachspeichers MC den Ausgangszsitvielfachkanälen zugeordnet werden.

Eas in Fig.l dargestellte Vermittlungssystem geht von Multiplexleitungen aus, deren Kanäle-jeweils einen Zeitschlitz eines Rahmens belegen. Die vorliegende Erfindung behält diese Grundsätze bei, beschäftigt sich aber im einzelnen mit Multiplexleitungen, die Zeitvielfachdaten von komplizierterer Struktur befördern, insbesondere deren Struktur dauernd wechselt. Fig.2 zeigt den Zeitvielfachaufbau einer Multiplexleitung. Auf der Linie T sind 80 aufeinanderfolgende Rahmen Tl bis T80 dargestellt. Der Rahmen Tl wird genauer dargestellt durch die Linie V. Der Rahmen Tl besteht aus 32 Zeitschlitzen Vl bis V32. Der Zeitschlitz Vl seinerseits ist wiederum durch die Linie W dargestellt. Der besteht aus acht Bitplätzen wl bis w8, die zur Bildung eines Wortes dienen, das aus acht Bits besteht. Bid hierher entspricht die betrachtete Struktur der Struktur einer üblichen ZeitvJelfachleitung mit 32 Telefonkanälen.

Für den Gebrauch zur Datenübertragung werden fünf aufeinanderfolgende Rahmen zusammengefaßt und bilden eire Rahmengruppe Ml. lie Rahmengruppe Ml enhält also l60 Zeitschlitze und· kar.r. tiani- IcO Datenkanäle tragen. Falls, wie bei Telefonar.weniur.gen üblich, ein Rahmen eine Dauer von 125 ,us besitzt, hat: eine Rahmengruppe Ml eine Dauer von 625.us und der gleiche Zeitschlitz kehrt zyklisch ioOO Mal pro Sekunde wieder. Mit diesem Zeitschlitz werden acht Bits übertragen. Wie bei der Betrachtung von Datenübertragunen

509840/0733

A.E.J.Chatelon

üblich, wird angenommen, daß unter diesen acht Bits zu-' mindest ein Bit zu Synchronisierungszwecken dient, während das andere, im allgemeinen das letzte, zur Übertragung eines Paritätssignales dient. Daraus folgt, daß ein Datenkanal der Rahsiengruppe Ml bei einer übertragungsgeschwindigkeit von 5 χ l600 = 128OO Bits pro Sekunde einen Datenübertragungskanal mit 96OO Bauds oder 9,6 kBd darstellt.

Eine solche übertragungsgeschwindigkeit ist mit Hinblick auf Datenübertragung relativ hoch, deswegen müssen Übertragungskanäle mit niedrigeren Übertragungsgeschwindigkeiten zur Verfügung gestellt werden. Geeignete Übertragungsgeschwindigkeiten für solche Kanäle wären z.B. 2,4 oder/und 0,6 kBd.

Zu diesem Zweck werden aus vier Rahmengruppen Ml eine neue Rahmengruppe M2 gebildet. Dementsprechend besteht eine Rahmengruppe M2 aus 20 Rahmen, z.B. die Rahmen Tl bis T20. Ein Zeitschlitz der Rahmengruppe Ml erscheint .dementsprechend vier Mal in der Rahmengruppe M2. Er ist aber nicht einem Datenkanal mit 9,6 kBd zugeordnet sondern dient gleichzeitig vier Datenkanälen mit jeweils 2,4 kBd.

Eins zweite Gruppenbildung sieht vor, daß l6 Rahmengruupen Ml Eusanm-engefaßt werden₃ und eine Rahntengruppe M3-bilden, Eine selche Harnengruppe M3 enthält 80 Rahmen, z.B. die Rahmen Ti eis Tc-O► Ein Zeitschlitz der Rahme r.gruppe Xl erscheint dementsprechend l6 Mal in der Rahner.gr up pe j-13. Er ist aber nicht einem Datenkanal mit 9,6 kBd zugscrdr.et, sondern dient gleichzeitig l6 Datenkanälen mit jeweils 0,6 kBd.

509840/0733 ^;

A.E.J.Chatelon 37-1-4

Aufgrund der hier durchgeführten Gruppenbildung basiert. die hiernit durchgeführte Datenübertragung auf einer Rahaengruppe bestehend aus fünf Telefonrahmen mit l60 Zeitschlitzen. Jeder Zeitschlitz kann dabei einem Datenkanal zugeordnet sein, der entweder einen Datenstrcrn von 9*ά kBd oder 2,4 kBd oder 0,6 kBd dient. Bei abzusehenden typischen Anwendungsfällen können manche Datenkanäle nicht fest einer dieser Übertragungsgeschwindigkeiten zugeordnet werden. Die Übertragungsgeschwindigkeit hängt von den spezifischen Erfordernissen der jeweiligen Übertragung ab. Eine mögliche Einschränkung besteht jedoch darin, daß ein Datenkanal eine einmal vorgegebene übertragungsgeschwindigkeit beibehält und die damit zur Verfügung gestellte Kapazität nicht voll ausnutzt.

Auf diese V/eise kann man sich vorstellen, daß auf einer solchen Multiplexleitung 80 Datenkanäle mit 9,6 kBd 80 Kanäle belegen, daß ΐ6θ Datenkanäle mit 2,4 kBd 40 Kanäle belegen und daß 640 Datenkanäle mit 0,6 kBd die letzten 40 Kanäle belegen. Dabei würde jeder Kanal mit einer der drei möglichen Übertragungsgeschwindigkeiten betrieben werden, jedoch ohne eine systematische Ordnung eier ?Iar.algru?pierung durchzuführen.

Ξ3 wird nur. ~r.£enommen, daß von den insgesamt 880 zur Verfügung stehenden Datenkanälen maximal 700 Kanäle gleichzeitig benutzt werden können. Dabei kann die Anzahl der Datenkanäle mit 9,6 kBd oder 2,4 kBd unter Umständen vergrößert werden, nicht jedoch die Anzahl der 640 Datenkanäle mit 0,6 kBd, damit die maximale Anzahl

5098A0/0733

A.E.J. Chatelon 37-1-4

von 700 nicht überschritten wird. Es wird im folgenden klar werden, da5 diese Einschränkung nur von geringer Bedeutung ist. Betrachtet man nun wieder die Vermittlungsanlage der Fig.l und deren Anwendung auf Eingangs- und Ausgangszeitnultiplexleiiungen, die gerade beschrieben wurden, taucher, unmittelbare Schwierigkeiten auf. Im Zusammenhang mit dem ersten Ausführungsbeispiel kann der Sprachspeicher MC an die Anzahl der belegbaren Kanal« angepaßt werden, d.h., daß bis zu 700 Verbindungen hergestellt werden können. Dagegen benötigen die Adressenspeicher mindestens 256O Speicherplätze, nämlich einen Speicherplatz für jeden möglichen Datenkanal, da es nicht möglich ist, vorauszusehen, welche Datenkanäle verwendet werden. Man muß also annehmen, daß jeder Datenkanal für l6 Kanäle mit 0,6 kBd zur Verfügung steht.

Beim zweiten Ausführungsbeispiel benötigen sowohl der Sprachspeicher als auch der Adressenspeicher 256O Speicherplätze.

Derart aufwendige Speicher verursachten dementsprechende Kosten, es ist deshalb auch ein Ziel dieser Erfindung die Kosten infolge einer übermässigen Anzahl von Speicherplätzen su reduzieren* Die in Fig.3 gezeigte Anlage wird von zweiten Ausführungsbeispiel der Anlage gemäß Pig.l geleitet, da sie einen Sprachspeicher MC und einen Adressenspeicher MI¹S enthält. Hierbei ist es jedoch ge lunger., die Anzahl der Speicherplätze in diesem beiden Speichern auf die Anzahl der belegbaren Kanäle zu bremsen; lies wird im folgenden genauer erläutert.

509840/0733

A.E.J.Chatelon 37-1-4

Der Sprachspeicher MC besitzt l60 Sektoren STO bis ST159· Jeder Sektor ist einem Datenkanal der Eingangszeitmultiplexleitung ME zugeordnet.

Zunächst wird erläutert, wie die codierten Daten von der Zeitmultiplexleitung ME in den Sprachspeicher MC eingeschrieben werden. Weiterhin wird angenommen, um das Prinzip der Erfindung näher herauszustellen, daß jeder Sektor in Sprachspeicher MC so viele Speicherzellen besitzt, wie Kanäle, auf dem zugeordneten Datenkanal befördert werden unabhängig davon, ob dieser Kanal belegt ist oder nicht.

Das wesentliche Problem besteht in der Adressierung. Zu seiner Lösung dient eine Tabelle TVE zur Kennzeichnung der Eingangsübertragungsgeschwindigkeit sowie
Adressenschaltungen CAE.

Die Tabelle TVE besitzt so viele Speicherplätze wie
Datenkanäle. Jeder Speicherplatz enthält eine Information über die dem jeweiligen Datenkanal zugeordnete
übertragungsgeschwindigkeit, d.h., entweder 9,6 oder 2,^ oder 0,6 k3d. Während jedes Zeitschlitzes der
'Eahr.er.gruppe Mi der Eingangsmultiplexleitung ME wird der zugeordnete Speicherplatz ausgelesen und sein Inhalt zur Adre33 5r.3 2Haltung CAE übertragen.

Die Adressierschaltungen CAE enthalten im wesentlichen einen Kanalzähler CV,einen Kanalgruppenzähler CM und einen Selctorzeiger PS.

509840/0733

A.E.J. Chatelon 37-1-4-

Der Kanalzähler CV hat l60 Stellung und wird jeweils um" eine Stufe bei jedem Zeitschlitz der Rahnengruppe Ml weitergeschaltet. Dementsprechend gibt er die Nummer des gerade vorhandenen Zeitschlitze an, anders ausgedrückt er gibt die Nummer NV eines Datenkanals zwischen 0 und 151 an.

Der Rahmengruppenzähler besitzt l6 verschiedene Stellungen und wird bei jeder Rahmengruppe Ml der Eingangszeitmultiplexleitung ME um eine Stufe weitergeschaltet, d.h. bei jedem Zyklus des Kanalzählers CV. Er gibt dabei eine Rahmengruppenzahl NM3 von 1 bis 16 ab, entsprechend dem Rang der Rahmengruppe Ml in der Rahmengruppe M3. Er gibt ebenfalls eine Rahmengruppennuramer NM2 von 0 bis 3 ab entsprechend dem Rang der Rahmengruppe Ml in der Rahmengruppe M2.

Im folgenden wird nun erläutert, wie diese Bauteile zusammenarbeiten.

Zum Zeitpunkt des ersten Zeitschlitzes innerhalb der ersten Rahmengruppe sind sowohl die Zähler CV als auch CM und auch der Sektorenzeiger PS auf der Stufe 0. Der Zähler CV dient nun dazu, den ersten Speicherplatz tveO der Tabelle TVE auszulesen. Auf dieser Speicherzelle ist eine Ir.fomation enthalten, mit welcher übertragungsgeschwindigkeit derjenige Datenkanal betrieben wird, der diesen ersten. leitschlitz belegt, z.B. 2,4 k3d. Aus dieser Information folgr, daß der betrachtete Datenkanal insgesamt vier Kanäle trägt und deshalb der Sektor STC- vier Speicherzellen beinhaltet. Gleichzeitig wird der Zähler CV zur. Position 1 geschaltet.

509840/0733

A.E.J.Chatelon 37-1-4 ■

Die Adresse eines Speicherplatzes im Sprachspeicher MC wird dadurch erhalten, daß der Stand des Sektorenzeigers PS (0) und der Wert NM2 (0) addiert werden, was durch die Information aus der Tabelle TVE bedingt ist. Damit ist der erste Speicherplatz des Sektors STO belegt.

In diesen Speicherplatz wird die Information die von der Zeitmultiplexleitung ME ankommt eingeschrieben.

Die Information bezüglich der übertragungsgeschwindigkeit, die von der Tabelle TVE abgegeben wurde, veranlaßt gleichzeitig, daß ein Wert 4 aim Zählerstand des Sektorenzeiger PS addiert wird, wodurch die Adresse des ersten Speicherplatzes im nächsten Sektor STl festgelegt ist.

Während des nächsten Zeitschlitzes veranlaßt der Zähler CV, daß der Speicherplatz tvel (nicht dargestellt) der Tabelle TVE ausgelesen wird und es wird nun im folgenden angenommen, daß die dort enthaltene Information eine übertragungsgeschwindigkeit von 9₉6 kBd angibt und damit gleichzeitig eine Nummer eines einzelnen Speicherplatzes in Sel-ctor STl, da der entsprechende Datenkanal nur einen Inforr-ationskanal trägt. Der Zähler CV wird daraufhin in die Position 2 geschaltet. Die Adresse im Sprachspeicher MC wird äaiirrch bestimmt, daß zum Wert des Sektorenzeigers (4) ein Wert 0 infolge der Information über die übertragungsgeschwindigkeit addiert wird; dies ist die Adresse eines einzigen Speicherplatzes des Sektors STl. Tie ankommende Information wird unter diese Adresse in Sprsshspeieher MC angespeichert.

509840/0733

A.E.J. Chatelon

Entsprechend der Information über die übertragungsgeschwindigkeit wird gleichseitig ein Wert 1 zum Inhalt des Sektorenzeigers PS addiert,(4+1=5).

Auf diese Art und Weise läuft das Verfahren für alle folgenden Zeitschlitze ab. Damit- ist es möglich, einen Speicherplatz jedes Sektors pro Zeitschlitz einer Rahmengruppe der Eingangszeitmultiplexleitung zu adressieren. In der ersten Rahmengruppe wird der erste Speicherplatz jedes Sektors immer adressiert. In der zweiten Rahmengruppe-wird der zweite Speicherplatz des Sektors adressiert, es sei denn, der betroffene Sektor enthält lediglich einen Speicherplatz, der in jeder Rahmengruppe benutzt wird, d.h., übertragungsgeschwindigkeit gleich 9₃6 kBd. Bei der fünften Rahmengruppe beträgt die Nummer NM2 wiederum 0. Die Adressierung bezieht sich jeweils auf den ersten Speicherplatz von Sektoren, die lediglich vier Speicherplätze besitzen, während der fünfte Speicherplatz derjenigen Sektoren die insgesamt 16 Speicherplätze besitzen, adressiert wird. Speicherplätze von Sektoren, die Datenkanälen zugeordnet sind, die insgesamt vier Informationskanäle mit Jeweils 2,4 kBd dienen, werden dementsprechend wechselweise belegt. Entsprechendes gilt für Sektoren, die Datenkanälen zugeordnet sind, die jeweils 16 Informationskanäle nit -_s£ kBd, wobei solche Sektoren 16 Speicherplätze enthalten.

Die erfindungsgemäße Anordnung, die oben beschrieben wurde, ermöglicht bei einer Kanalanordnung auf der Eingangszeit- . Vielfachleitung ME mit 80 Informationskanälen nit 9,ο kBd

509840/0733

—/—

A.E.J.Chatelon 37-1-4

l60 Inforiaationskanälen mit 2,4 kBd und 640 Informationskanälen mit 0,6 kBd, daß der Sprachspeicher MC lediglich 8S0 Speicherplätze benötigt. Die beschriebenen Adressiervorrichtungen erlauben es, daß jedem der 880 Speicherplätze des Sprachspeichers MC einem der 880 Datenkanäle zugeordnet wird und steuern die zeitliche Zuordnung der Kanäle zu den Speicherplätzen.

Diese eingespeicherten Daten sollen durch den Vermittlungsvorgang zu Kanälen der Ausgangszeitmultiplexleitung MS übertragen werden. Dazu ist es zunächst erforderlich, daß für jeden Kanal auf der Ausgangszeitmultiplexleitung ein Speicherplatz eines Adressenspeichers ausgelesen werden muß. Die auf diesem Speicherplatz enthaltene Adresse ist die Adresse eines Speicherplatzes innerhalb des Sprachspeichers auf dem die zu vermittelnde Information gespeichert ist. Das Problem des Zugriffs zu den Speicherplätzen des Adressenspeichers in Übereinstimmung mit der Ausgar.gszeitvielfachleitung entspricht dem Problem des Zugriffs zu den Speicherzellen des Sprachspeichers in Übereinstimmung mit der Eingangszeitvielfachleitung wie es ober, beschrieben wurde. Dementsprechend sind dieselben Lösungsmittel vorgesehen, nämlich eine Tabelle TVS, die Informationen über die Ausgangsübertragungsgeschwindigkeit speichert, sowie Ausgangsadressierschaltungen CAS. Die Wirkungsweise dieser Schaltungen braucht nicht näher erläutert zu werden.

Das in Fig.3 gezeigte Vermittlungssystem erlaubt es also eine Zeitvielfachveraittlung durchzuführen für Daten, die mit unterschiedlichen Übertragungsgeschwindigkeiten beim

S09840/0733

A.E.J.Chatelon 37-1-4

Vermittlungssystem ankommen. Dabei werden lediglich zwei Speicher benutzt (Sprachspeicher und Adressenspeicher), deren Kapazität auf die maximale Anzahl der belegbaren Informationkar.äle auf den beiden Multxplexlextungen beschränkt ist, unabhängig davon ob sie belegt sind oder nicht.

Die dargestellte Vermittlungsanlage stößt jedoch auf Schwierigkeiten, wenn ein Wechsel in der übertragungsgeschwindigkeit der beteiligten Informationskanäle auftritt. Ändert sich beispielsweise die übertragungsgeschwindigkeit eines Eingangsinformationskanals von 9₉6 kBd auf 0,6 kBd muß der zugeordnete Sektor im Sprachspeicher von einem Speicherplatz auf 16 Speicherplätze erweitert werden. Daraus folgt, daß bei Einbehaltung der oben beschriebenen Anordnung der Sektoren innerhalb des Sprachspeichers MC jeder folgende Sektor innerhalb des Sprachspeiehers MC um 15 Speicherplätze vorschoben werden muß. Ein solcher Vorgang ist zwar prinzipiell möglich, würde aber in seiner Durchführung die Gefahr beinhalten, daß bereits bestehende Verbindungen gestört würden. Außerdem muß berücksichtigt werden, daß die Speicher SSG Speicherplätze für eine maximale Anzahl von 700 Verbindungen zur Verfügung haben, was weitere Einsparungen eei der Ausführung der Speicher ermöglicht.

Deshalb ,sieht eine vorteilhafte Ausführung der Erfindung vor, daß die Anzahl der Speicherplätze in jedem Sektor beschränkt wird, um dadurch nur noch so viele Speicherplätze zur Verfugung zu stellen, wie für dieZwischenspeicherung von maximal 700 Verbindungen unbedingt er-

509840/07

A.E.J.Chatelon 37-1-4

forderlich ist. Zu diesem Zweck sieht die Erfindung zwei weitere Tabellen vor, nämlich eine Eingangstabelle TTE und eine Ausgängstabelle TTS. Diese Tabellen sind ebenfalls in Fig.3 dargestellt. Die Tabelle TTE enthält wie die Tabelle Τ7Ξ l60 Speicherplätze, die gleichzeitig und mit Hilfe der gleichen Vorrichtungen wie die Speicherplätze der Tabelle TVE ausgelesen werden. Dadurch wird jeder Speicherplatz der Tabelle TTE einem Datenkanal zugeordnet. Ein Speicherplatz speichert ein l6-Bit-Wort, wobei jedes Bit anzeigt, welche Zeitschlitze unter den insgesamt 16 Zeitschlitzen dieses Datenkanals belegt sind.

Anders ausgedrückt, wenn ein betrachteter Datenkanal in der Rahmengruppe 0 belegt ist, ist das entsprechende Bit gleich 1. Ist dies nicht der Fall, ist dieses Bit gleich 0. Entsprechendes gilt für die anderen Bits, die den anderen 15 Rahmengruppen zugeordnet sind, d.h., wenn ein Datenkanal mit einem 9_S6 kBd Kanal belegt ist, ist der Wert jedes Bits gleich 1. Wenn der Datenkanal mit 4 2,4 kBd Kanälen belegt ist, von denen lediglich der zweite aktiv ist, haben die Bits mit den laufenden Nummern 1, 5, 9 und 13 den Wert 1, die anderen Bits den Wert 0. Wenn der Datenkanal mit 16 0,6 kBd Kanälen belegt ist, wird jeder aktive Kanal mit einem Bit mit dem Wert 1 charakterisiere.

Wenn mehrere Kanäle auf einem Datenkanal aktiv sind, können sie so angeordnet werden, wie die Rahnengruppen, denen sie angehören. Die Speicherplätze im entsprechenden

509840/0733 ~'~

A.E.J.Chatelon 37-1-4

Sektor im Sprachspeicher werden dementsprechend zugeordnet,

Die-Einführung der Tabellen TTE und TTS machen eine Änderung bei der Adressenberechnung erforderlich. Die jeweils benötigte Anzahl von Speicherplätzen innerhalb eines Sektors wird dadurch hergestellt, daß entsprechend der Information über die übertragungsgeschwindigkeit entweder 1, 4'oder 16 Bits in dem entsprechenden Wort innerhalb dieser Tabelle ausgewählt wird, bzw. ausgewählt werden. Dies entspricht einer übertragungsgeschwindigkeit von 9₃6, 2,4 oder 06 kBd, die von der Tabelle TVE angegeben wird. Die Anzahl der Bits mit dem Wert 1 in der Tabelle TTE bzw. TTS ist die Anzahl der Speicherzellen in dem betroffenen Sektor und diese Zahl wird zu dem jeweiligen Inhalt des Sektorzeigers PS addiert, um diesen weiterzuschalten und zur erforderlichen Zeit die Adresse der ersten Speicherzelle in diesem Sektor anzugeben.

Folgendes Zahlenbeispiel soll zum besseren Verständnis der Erfindung angegeben werden: unter der Annahme,daß der betrachtete Datenkanal insgesamt l6 0,6 kBd Kanäle trägt, stellen sich zwei Fragen:

Ist der betreffende Kanal, dessen Rang durch die Zahl NM3 angegeben wird, aktiv?

An welcher Stelle innerhalb des zugeordneten Sektors befindet sich die diesem Kanal gehörige Speieherzelle, wenn man berücksichtigt, daß lediglich aktiven Kanälen Speicherplätze zugeordnet werden?

509840/0733 ~^/"

_ 23 -

A.E.J.Chatelon 37-1-¹I

Die Antwort auf die erste Frage erhält man dadurch, daßdasjenige Bit in dem Wort innerhalb der Tabelle TTE bzw. TTS bestimmt wird, das der Zahl NM3 entspricht.

Die Antwort auf die zweite Frage erhält man dadurch, daß in diesem l6-3it-Wort die Anzahl der Bits entsprechend der Zahl NM3 aufgewählt werden, und daß die Anzahl der i-Werte dieser Bits abgezählt wird, d.h., die Anzahl der aktiven Kanäle bis zu dem betrachteten Kanal, Diese erhaltene Zahl wird zum Inhalt des Sektorenzeigers PS addiert.

Die Einrichtungen zur Adressengewinnung werden später in allen Einzelheiten unter Bezugnahme auf Fig.4 beschrieben.

Die erfindungsgemäße Anordnung begrenzt sowohl die Kapazität des Sprachspeichers als auch des Adressenspeichers auf das unbedingt Erforderliche. Diese Reduktion wiegt die Einführung von Tabellen auf. Diese Tabellen haben außerdem den Vorteil, daß durch ihre Verwendung die Kanalaufteilung und Unterteilung auf den Zeitmultiplexleitungen geändert werden kann, ohne daß bereits bestehende Verbindungen gestört werden.

Fig.¹+ zeigt; eine Ausführung der Adressenschaltungen CAE unter Benutzung der Tabelle TVE und der Tabelle ΤΊΞ, die in Fig.3 dargestellt ist. Die in Fig.5 dargestellten Impulszüge stellen die Steuersignale dar, die in den Schaltungen der Fig.4 auftreten.

509840/0733

A.E.J.Chatelon 37-1-4

In Fig.4 sind die beiden Tabellen TVE und TTE in einem Singangsspeicher MPE zusammengefaßt. Der Eingangsspeicher MPE hat einen Eingang ent, einen Ausgang stt und zwei Steuerleitungen Ii und 11. Wenn die Leitung Ii ein Steuersignal erhält, das aus dem Signal int und der Adresse adin besteht, wird die am Eingang ent anstehende Information in diejenige Speieherzelle des Speichers eingeschrieben, die durch die Adresse adin angegeben wird. Wenn die Leitung 11 ein Auslesesteuersignal lect erhält, sowie eine Adresse adl, wird der Inhalt des Speicherplatzes, der durch die Adresse adl angegeben wird, ausgelesen und zum Ausgang stt abgegeben, Wie im Zusammenhang rait Fig*3 beschrieben worden ist, ist jeder Speicherplatz so aufgebaut, daf6 er Informationen über die übertragungsgeschwindigkeit speichert (in der Abteilung TVE) sowie ein l6-Bit-Wort (in der Abteilung TTB). Der Speicher MPB enthält l€0 -Speicherplätze, d,h» ein Speicherplatz pro Zeitschlitz der Eingangsrahmengruppe.

Dem Speicher M?B ist ein Eingangsregister RET zugeordnet, das seinerseits von einem Register RTMT mit Hilfe eines Impulses cct geladen wird, wie im folgenden beschrieben wird, sowie ein Ausgangsregister RST, das mit Hilfe eines Impulses lect geladen wird, wenn ei.ne Ausleseoperation im Speicher MPE stattfinden soll.

Das Register ΕΤ.-ΓΓ wird seinerseits von einer Ieri^raleir.-heit UC geladen, und lädt seinerseits ein weiter-es Eegister RAHT unter Zuhilfenahme eines Impulses csr. Ferner ist ein Adressenregister ADI vorgesehen, ein Kanal oder Zeitschlitzzähler CV₅ ein fiainaengruppenzähler CL" tvsr-

509840/0733

A.E.J.Chatelon 37-1-1

gleiche Pig.3), eine Schaltung TOT, eine Addierschaltung ADDj der Sektorzeiger PS und verschiedene logische Schaltungen (Decoder, Torschälfcungen).

Der 3etrieb der in Fig.4 gezeigten Anordnung wird von
einem Taktgeber HGT gesteuert, der normalerweise ein
Signal syit erhält und darauf durch Abgabe von Signalen sit, lect, tcal, tea2, tspl und tsp2 anwortet. Erhält
der Taktgeber HGT ebenfalls ein Signal cct, gibt er zusätzlich ein Signal int ab. Diese verschiedenen Signale sind in Form von Impulszügen in. Fig.5 dargestellt.

Zunächst wird angenommen,daß auf den Multiplexleitungen keine Umordnung der Kanäle erforderlich ist. Infolgedessen ist das Signal cct nicht vorhanden. Beim Beginn einer
Rahmengruppe auf der Eingangsmultiplexleitung ME (vergleiche Fig.3)j sind die beiden Zähler CV und CM und
der Sektorenzeiger PS in ihrer O-Posfcion. Nicht dargestellte Rückstellvorrichtungen können in bekannter Art
und Weise diesen Zustand beim Beginn einer jeden Rahmengruppe wiederherstellen, um eventuelle Irrtümer zu beseitigen.

Jeder Impuls syit, der vom Taktgeber HGT erhalten wird, entspricht einen Zeitschlitz, der auf der Eingangszeitr.ultipiexleitung ankommt. Wenn ein solcher Impuls auftritt, gib- der Taktgeber HGT ein Signal lect ab, das
über die Leitung 11 zum Speicher NPE übertragen «ird, worauf eine Ausleseoperation beginnt. Die Adresse ail ist die Position (0) des Zählers CV. Diese Adresse veranlagt,

509840/0733

A.E.J.Chatelon 37-1-4

daS der erste Speicherplatz des Speichers MPΞ gelesen wird. Zur selben Zeit ist das Register RST, das dieses Signal lect ebenfalls erhält, in der Lage, den Inhalt dieses Speicherplatzes aufzunehmen. Wenn der Impuls lect aufhört, gibt der Taktgeber HGT ein Signal sit ab, das den Zähle« CV in die nächste Position (1) schaltet. Dieser Wechsel rindet bei Ende des Impulses sit statt.

Wie oben schon erwähnt _, enthält die Speicherzelle, die gerade ausgelesen wurde, eine Information iv über die übertragungsgeschwindigkeit und ein Wort mt. Das Wort mt besteht aus l6 Bits und ist dem Zeitschlitz ITO zugeordnet, das ist der Datenkanal VDO. Der Datenkanal VDO enthält weitere Zeitschlitze ITO in den nächsten Rahmengruppen und teilt damit die 16 Zeitschlitze ITO auf die 16 Rahmengruppen auf, die ihrerseits eine Rahmengruppe bilden. Jedes Bit des Wortes mt ist einem dieser Zeitschlitze ITO zugeordnet. Der Wert eines solchen Bits ist gleich 0, wenn der Zeitschlitz nicht von einem aktiven Kanal belegt ist. Der Wert eines solchen Bits ist aber gleich i, falls der Zeitschlitz von einem aktiven Kanal belegt ist. Die Information iv über die übertragungsgeschwindigkeit besteht aus zwei Bits mit folgender Deutung:

C3 = Irrtum Oi = O₅6 kBd

IC = ^- kBd 11 = 9*6 kBd

Im folgenden vird angenommen^ daS der Zeitscalitz ITO für 0,6 kBd Kanäle benutzt wird. Das heiiit, daß die l€ Zeitsehlitze ITO in einer Rahmengruppe jeweils eines getrennten 0,6 kBd Kanal zur Verfugung stehen.

S0S840/Q733

A.E.J.Chatelon

Die liusser der gerade anstehenden Rahmengruppe wird durch die Position des Zählers CM (0) angegeben; ein Decoder DMO markiert eine von 16 Leitungen mtm (in diesem Fall die erste). Torschaltungen pac testen bitweise diese Information und das Wort mt. Auf diese Weise gelangt das erste Bit auf eine Leitung vai. Ist der Wert dieses Bits gleich 1, ist der betreffende Kanal aktiv und die auf der Eingangszeitmultiplexleitung einlaufenden Daten müssen in den Sprachspeicher eingespeichert werden. Das Signal vai steuert diese Einschreiboperation aber die Adresse derjenigen Speicherzelle ₃ die die einlaufende Information aufnehmen soll., muß noch berechnet werden.

Die Posistion cm des Zählers CM wird auch einem Decoder DVS zur Verfügung gestellt, der außerdem die Information iv über die übertragungsgeschwindigkeit erhält. Die Arbeitsweise des Decoders DVS wird in folgender Tabelle definiert:

509840/0733

A.E.J.Chatelon 37-1-4'' ""'

Man erkennt, daß der Decoder DVS ein Wort dvs abgibt, das aus Io Bits mit dem Viert 1 besteht, wenn die übertragungsgeschwindigkeit 0,6 kBd ist* dessen erste 4 Bits den Wert 1 besitzen, wenn die übertragungsgeschwindigkeit 2_g^ KBd beträgt und von dem lediglich das erste Bit den Wert 1 besitzt, wenn die übertragungsgeschwindigkeit 9_t6 kBd beträgt . ■

Als Beispiel sei angenommen, nur ein Bit habe den Wert Torschaltungen trs schalten .das Wort dvs zusammen mit dem Wort mt durch₅ nachdem sie durch ein Signal tcal aktiviert worden sind, Das Ergebnis ist ein Wort, das nur ein einziges Bit mit des Wert i enthält* Dieses Wort gelangt an eine Schaltung TOT, die die Bits mit dem Wert 1 zusammenzählt. Wenn die Schältung TOT das Signal tcal erhält, bestimmt es die Anzahl der Bits mit dem Wert 1 innerhalb des anstehenden Wortes und subtrahiert eine Einheit von der Gesamtsumme. Wie im folgenden beschrieben wird, muß diese Korrektur durchgeführt werden, um die Position des Indexzählers in Betracht zu ziehen. Die Schaltung TOT gibt ein 4-Bit-Wort ab, das mit tot bezeichnet ist und beim betrachteten Beispiel notwendigerweise den Wert 0000 besitzt. Die Addierschaltung ADD erhält dieses Wort tot und einen binären Wert bis, genannt Sektorindex, der in diesen Beispiel gleich 0 ist. Die von der Addierschaltung AZD abgegebene Summe hat folglich den Wert 0.

Am Ende des Signals tcal, nachdem die Schaltungen TOT und ADD genügend Zeit hatte, ihre Operationen durchzuführen, wird die Summe add über Torschaltungen pad übertragen, die durch ein Signal tca2 aktiviert werden. Die

509840/0733

A.E.J.Chatelon 37-1-4

Summe add wird danach in das Adressenregister ADI eingeschrieben, zu dem der Sprachspeicher NC Zugriff hat.

Beim betrachteten Beispiel ist der Wert der so berechneten Adresse adi gleich 0. Dies ist dann die Adresse des ersten Speicherplatzes im Sektor STO des Sprachspeichers MC. Dieser Speicherplatz wird benutzt, da das Begleitsignal vai vorhanden ist.

Wäre der betrachtete Kanal nicht aktiv, wäre das Ergebnis der Addition der Schaltung TOT dasselbe, nämlich ein Signal mit dem Wert 0000, aber ein Signal vai würde nicht auftreten.

Falls der betrachtete Zeitschlitz einem Kanal mit einer anderen übertragungsgeschwindigkeit zur Verfügung steht, unabhängig davon, ob dieser aktiv ist oder nicht, bleibt die oben geschilderte Adressenberechnung immernoch gültig, da das Wort dvs in beiden Fällen aus einem Bit mit dem Wert 1 und 15 Bits mit dem Wert 0 zusammengesetzt ist, so daß die Schaltung TOT keinen anderen Wert als 0000 erzeugen kann.

Durch He Synchronisierung des Taktgebers HGT mit dem Auftreten der Zeitschlitze auf der Eirigangszeitmultiplexleitung Ι-ΙΞ (FIg.3"'j ist gewährleistet, daß die Signale vai und adi zur passenden Zeit zum Sprachspeicher MC gelangen, um die ankcr^ner.den Daten in diesen einzuschreiber..

Außerdem liefert der Taktgeber in diesem Fall ein Signal tspl. Weiterhin wird die Information über die übertragungsgeschwindigkeit von einem Decoder DS verarbeitet, dessen

509840/0733

A.E.J.Chatelon 37-1-4

Operation In der folgenden Tabelle dargestellt ist:

01 · 1111111111111111

10 1111000000000000

11 1000000000000000

Torschaltungen ps schalten das Wort mt und ds"durch, wenn diese vom Decoder DS zur Verfügung gestellt wurden und wenn die Isrschaltungen von dem Signal tspl aktiviert worden sind. Beim betrachteten Beispiel wird demnach das gesamte Wort mt zur Schaltung TOT übertragen. Im zweiten Pail erhält die Schaltung TOT ein Signal tpsl und addiert die Anzahl der Bits mit dem Wert 1 in dem empfangenen Wort ohne einen Wert abzuziehen. Auf diese Weise wird die Anzahl der 0,6 kBd Kanäle festgestellt, die im Datenkanal VDO aktiv sind. Die Schaltung TOT gibt demnach einen Wert tot ab, z.B. 13. Die Addierschaltung ADD gibt deshalb an ihrem Ausgang add die Summe 0+13=13 ab, denn der Sektorenzähler PS befindet sich in der Stellung 0.

Falls der Zeitschlitz ITO maximal bis zu 4 2,4 kBd Kanäle getragen hätte wären vom Wort ds lediglich die ersten 4 Bits durch die Torschaltung ps durchgelassen worden, die den Zustand dieser vier Kanäle charakterisieren. A^r3r_r- dies em JZeitschlitz ein 9₃ 6 k3d Kanal zugeordnet wäre, hätte lediglich das erste Bi"t des Wortes rat durch die Torschaltung ps passieren können.

Schließlich steuert das Signal tsp2 die Aufnahme des Wertes add (13 im Beispiel)' in den Sektorenzeiger PS,

50 98 40/0733

A.E.J.Chatelon 37-1-¹»

der daraufhin diesen Wert als neuen Index zur Verfügung stellt. Darait ist die Verarbeitung des Zeitschlitzes ITO abgeschlossen. Wie aus Fig.5 zu erkennen ist, hat der nächste Zeitschlitz ITl bereits begonnen, bevor diese Operationen beendet sind.

Da nun der Zähler CV um einen Schritt weitergeschaltet worden ist, wird das nächste Wort aus dem Speicher MPE ausgelesen. Dagegen befindet sich der Zähler CM immernoch in der Position 0. Bis zur Addierschaltung ADD bleibt die Adressenberechnung der Adresse adi unverändert.

Da der Zeitschlitz ITO 13 aktive Kanäle bedient, sind deshalb 13 Speicherplätze im Sektor STO des Sprachspeichers MC zugeordnet (Fig.3)· Der Sektor STl beginnt bei der Adresse 0+13=13, die durch den Sektorenzeiger PS angezeigt wird. Die Addierschaltung ADD erhält diese Position und zählt sie zur Information tot dazu. Damit wird die Adresse adi erzeugt.

Der Sektorenzeiger PS wird um eine bestimmte Anzahl von Schritten weitergeschaltet, die der Anzahl der Kanäle entspricht, die den Zeitschlitz ITl belegen. Durch dieses Verfahren werden also Sektorindices zur Verfügung gestellt, die den ersten Speicherplatz innerhalb eines Sektors angeben, wetei dieser Wert in die Berechnung der Adresse adi eingeht, entsprechend dem Zeitschlitz, dem dieser Se>~cr· zugeordnet ist.

Im letzten Zeitschlitz der ersten Rahmengruppe gibt der Zähler CV ein Signal rzm ab, das den Sektorenzeiger PS zurücksetzt. Die Berechnung der Sektorindices wiederholt

509840/0733

A.E.J.Chatelon 37-1-4

sich demnach von Rahmengruppe zu Rahmengruppe. Beim ersten Zeitschlitz der zweiten Rahmengruppe gibt der Zähler CV ein Signal sim ab (wobei er vom einen Signal sit in die nächste Position geschaltet wird), und der Zähler CM wird um einen Schritt weitergeschaltet.

Während der zweiten Rahmengruppe sind die ersten beiden Bits jedes Wortes mt von der Adressenberechnung betroffen. Dies ist eine Auswirkung der Arbeitsweise des Decoders DVS, wie oben schon erwähnt, außer in dem Fall, daß die Zeitschlitze für einen 9»6 kBd Kanal benutzt werden. In diesem Fall wird die Schaltung TOT entweder einen Wert 0 oder einen Wert 1 erzeugen, der zur Adressierung entweder der ersten Speicherzelle oder der zweiten innerhalb eines Sektors dient, der diesem Zeitschlitz zugeordnet ist.

Die Einstellung für den Sektorenzeiger PS ändert sich dagegen nicht.

Während der nächsten Rahmengruppe wiederholt sich jeweils die beschriebene Operation, der Zähler CM schaltet Schritt für Schritt weiter und berücksichtigt dadurch eine wachsende Anzahl von Bits im Wort mt, wobei diese Anzahl viermal vcn 1 eis U wechselt für Datenkanäle mit 2,4 kBd Kanälen und nur einnal von 1 bis 16 für Datenkanäle mit 0,6 kBd Kanälen.

Schlie-Slieh nu3 noch berücksichtigt werden, wie sich eine Änderung der Zusammensetzung der Zeitschlitze auf der Sin gangszeitvJeLfachleitung auswirkt. Eine solche l-.nderung, wie sie im folgenden beschrieben wird, betrifft jeweils zu einer Zeit nur einen Kanal. Dieser Kanal wird entweder

509840/0733

A.E.J.Chatelon 37-1-4

angeschaltet oder abgeschaltet. Eine Änderung der übertragungsgeschwindigkeit ist ein besonderer Fall,der behandelt wird, wenn die betreffenden Kanäle nicht aktiv sind.

Was den Speicher MPS angeht betrifft eine solche Änderung (vergleiche Pig.4) lediglich eine Einschreiboperation. Diese Information wird zunächst in ein Register RTMT von der Steuereinheit UC eingeschrieben. Wenn die betreffende Umordnung im Speicher MPE durchgeführt werden mufo, gibt der Sprachspeicher MC ein Signal cct ab. Daraufhin wird der Inhalt des Registers RTMT zum Teil, in das Register RAMT eingespeichert, nämlich die Adresse eines Wortes MT, das ersetzt werden soll, und zu einem anderen Teil, in das Register RET eingegeben, nämlich das Wort, das gespeichert werden soll.

Als Antwort auf das Signal cct gibt der Taktgeber HGT während des nächsten Zyklus einen Impuls int auf der Leitung auf der Leitung Ii ab. Daraufhin wird das im Register RET gespeicherte Wort unter der vom Register RANT angegebenen Adresse eingeschrieben.

In obiger Beschreibung wurde angegeben, wie die Eingangsadressierschaltungen CAE der Pig.4 während jedes Zeitschlitzes eine Adresse adi und ein Bestätigungssignal vai zur Verfügung stellen, um damit die Einspeisherung der auf der Eingar.gszeitmultiplexleitung ME ar.kc—ler.den Daten auf einen geeigneten Speicherplatz innerhalb des Sprachspeichers MC zu veranlassen.

509840/0733

A.E.J.Chatelon 37-1-4

Wie schon in der Beschreibung der Fig.3 erwähnt, ist es durch ähnliche Vorrichtungen möglich in Ausgangsadressierschaltungen CAS für jeden Zeitschlitz eine Adresse adlt und ein Bestäüigungssignal valt zu erhalten, um damit einen der Speicherplätze des Adressenspeichers MTS auszulesen. Die Information dieses Speicherplatzes ergibt für jeden Zeitschlitz eine Adresse adr und ein Bestätigungssignal val mit deren Hilfe eingespeicherte Daten aus den geeigneten Speicherplätzen des Sprachspeichers MC ausgelesen werden können.

Diese Vorgänge sind analog zu den oben beschriebenen und brauchen deswegen hier nicht näher erläutert zu werden.

Fig.6 zeigt eine Ausführung der Schaltungen, die dem Speicher MC zugeordnet sind (vergleiche Fig.3)· Diese Schaltungen dienen dazu die Anzahl von Speicherplätzen in einem Sektor entsprechend der Anzahl der Datenkanäle entweder zu vergrößern oder zu verringern, wenn einer der Kanäle, die von diesem Datenkanal getragen v/erden, entweder angeschaltet oder abgeschaltet wird.

Zu diesem Zweck hat der Speicher MC einen Eingang EN, der zum Einschreiben von Daten in den Sprachspeicher MCdient, sowie einen Ausgang ST zum Auslesen dieser Daten.

In bekannter Weise führt der Speicher MC eine Ausleseoperation durch, wenn er ein Auslesesteuersignal lec erhält. Dieses Signal lec muß von einer Adresse A3 cegleitet sein., die diejenige Speicherzelle anzeigt, deren Inhalt: ausgelesen werden muß» Beim Ende des Zeit Schlitzes, dei*

509840/0733

A.E.J.Chatelon 37-1-4

durch das Signal lec bestimmt war, ist die in den betroffenen Speicherplätzen des Sprachspeichers abgespeicherte Information am Ausgang ST verfügbar.

Entsprechend wird eine Einschreiboperation durch ein Signal ins gesteuert, das mit einer Adresse AD gekoppelt ist. Die am Eingang EN angelegte Information wird dann in die adressierte Speicherzelle eingeschrieben.

Dem Speicher MC sind zwei Register RDl und RD2 zugeordnet, die zur Zwischenspeicherung von Daten dienen. Für eine Ausleseoperation im Speicher MC erhält das Register RDl ebenfalls das Signal lpe und ist derart ausgelegt, daß es die Information aufnimmt, die nach dem Ende des Signals lec am Ausgang st bereitsteht.

Eine Ausleseoperation wird immer von einer Einschreiboperation gefolgt. Wenn eine Torschaltung prn durch ein Signal crn verbereitet wird, wird die im Register RDl gespeicherte Information zurück zum Eingang EN geschickt und kann in derselben Speicherzelle des Speichers C aufgenommen werden, wenn die Adresse unverändert geblieben ist.

Während der beschriebenen Einschreiboperation kann das Register RD 2 ein Steuersignal dec erhalten und in diesem Fall wird die betrachtete vermittelte Information in das Register rd2 eingelesen.

Dem Register rd2" ist eine Torschaltung prd nashgeschaltet, die bei einer Einschreiboperation durch ein Signal crd geöffnet wird, so daS die im Register RD2 enthaltenen Daten

509840/0733

A.E.J.Chatelon 37-1-4

zum Eingang Eil zurückgelangen, um auf einem Speicherplatz des Speichers MC abgespeichert zu werden (anstelle der Information des Registers RDl).

Die Anordnung der beiden Register RDl und RD2 erlaubt es, eine Information von einer Adresse X im Speicher MC auszulesen und diese Information' zum Register RDl zu übertragen. Während des nächsten Schrittes werden diese Daten zum Register RD2 übertragen. Während der nächsten Ausleseoperation unter der Adresse XM wird eine zweite Dateninformation im Register RDl abgespeichert. Schließlich wird während einer folgenden Schreiboperation, die der zweiten Ausleseoperation folgt, die erste Datenkombination, die zuvor unter der Adresse ausgelesen und im Register RD2 zwischengespeichert wurde,„unter der Adresse X+I wieder eingeschrieben. Diese Einrichtungen erlauben es, ausgehend von der Adresse X Schritt für Schritt einen Speicherplatz mit der Adresse X dadurch zur Verfugung zu stellen, daß der Inhalt alle folgenden Speicherzellen um einen Platz weitergeschoben wird, und zwar dadurch, daß durch das oben beschriebene Verfahren die Infomation eines Speicherplatzes auf den jeweils nächsten Speicherplatz gebracht wird. Diese Vorrichtungen dienen äa~it dazu, einen Speicherplatz in einen Sektor einzuschieben, wozu die Verschiebung aller folgenden Speicherplätze erforderlich ist.

Um umgekehrt einen Speieherplatz aus einem Sektor zurückzuziehen, ist eine Rückwärtsverschiebung aller folgenden Speicherplätze erforderlich, dafür sind jedoch keine speziellen Vorrichtungen vorgesehen. Es ist ausreichend

509840/0733

A.E.J.Chatelon 37-1-4

zu diesem Zweck, während einer Ausleseoperation eine Datenkombination unter der Adresse X+l auszulesen, sie daraufhin in das Register RDl einzuschreiben, und danach, während der nächsten Einschreiboperation die Torschaltung pm durch das Signal crn zum aktivieren, während die Adresse X die Adresse X+l ersetzt. Durch das schrittweise Vorgehen von der Adresse X+l aus wird der Speicherplatz mit der Adresse X aus dem betreffenden Sektor entfernt und das Endergebnis ist eine allgemeine Zurückverschiebung aller folgenden Speicherplätze mit Richtung auf den entfernten Speicherplatz.

Weiterhin sind dieMultiplexleitung ME und MS dem Sprachspeicher MC für Vermittlungszwecke zugeordnet. Genauer ausgedrückt, die Eingangszeitmultiplexleitung ME ist dem Eingang EM über eine Torschaltung PIN zugeordnet, die durch ein Signal ein während einer Leseoperation aktiviert werden kann. Danach kann die Datenkombination, die von der Multiplexleitung ME eintrifft, auf einen Speicherplatz des Sprachspeichers MC gebracht werden entsprechend der Adresse AD. Die Ausgangszeitmultiplexleitur.g MS erhält die Datenkombinationen von einem Übertragungsregister RM. Dieses Register RM wird vom Register RDl versorgt, und zwar über eine Torschaltung tem, die durch ein Signal acir vorbereitet wird. Auf diese Weise gelangt eine Datenkombination infolge einer Ausleseoperation in Sprachspeicher MC unter einer bestirnten Adresse AD zunächst in das Register RDl. Über die Torschaltung pem gelangt sie an das Register REI-I ur.i danach wird sie auf die Ausgangs zeitmultiplexlextung IiS übertragen.

509840/0733

A.E.J.Chatelon 37-1-4

Zu bemerken ist noch, daß bis hierher angenommen wurde, daß beide Multiplexleitungen ME und MS zur bitparallelen übertragung der Datenkombinationen ausgelegt sind, obwohl weiter oben (vergleiche Fig.2) von serieller übertragung ausgegangen wurde. Deswegen,müssen an geeigneten.Stellen Umsetzeinrichtungen eingefügt werden,-Z.B. kann das Register REM ein Schieberegister sein, daß parallel geladen wird, dessen Inhalt aber seriell auf die Ausgangsmultiplexleitung MS ausgelesen wird.

Die Vorrichtung nach Fig.6 enthält weiterhin ein Pufferregister RTMC, das von der Zentraleinheit UC geladen wird und zu Umordnungszwecken (Einfügung oder Abspaltung eines Speicherplatzes) dient. Weiterhin sind vorgesehen ein Steuerregister IRMC, das vom Register RTMC geladen wird, ein Zähler CIR, der durch Impulse acir weitergeschaltet wird, ein Register RAR, das vom Zähler CIR geladen wird, sowie Adressenschaltungen LCA und mehrere Torschaltungen und Vergleichsschaltungen.

Die Arbeitsweise der gesamten Anordnung der Fig.6 wird durch einen Taktgeber HGC gesteuert, der das Signal syit erhält und seinerseits Signale leir, inir, led, ind und acir zur Verfugung stellt. Diese Signale sind in Fig.7 dargestellt.

Solange keine Unordnungen auf den Eingangs- oder Ausgangszeitmultiplexleitungen vorgenommen werden, ist die Arbeitsweise dieser Vorrichtung relativ einfach.

Jeder Impuls syit entspricht sowohl einem Zeitschlitz auf der Eingangszeitmultiplexleitung als auch einem Zeitschlitz

509840/0733

—^—
A.E.J.Chatelon 37-1-4

auf der Ausgangszeitmultiplexleitung. Deswegen müssen im Sprachspeicher sowohl Einschreiboperationen als auch Ausleseoperarionen durchgeführt werden. Diese Operationen werden durch die Signale led und ind des Taktgebers HGC gesteuert.

Während jedes ZeitSchlitzes gibt der Adressenspeicher MTS eine Adresse adr und ein Bestätigungssignal val ab (falls eine Datenkombination ausgelesen werdaiund dann auf die Ausgangszeitmultiplexleitung MS übertragen werden soll). Entsprechend erzeugen die Eingangsadressenschaltungen CAE eine Adresse adi und ein Bestätigungssignal vae (falls eine Datenkombination von der Eingangszeitmultiplexleitung ME eingeschrieben werden soll).

Die Adressenschaltungen LCA erhalten das Signal led. Ist das Signal val ebenfalls vorhanden, erzeugen die Schaltungen LCA ein Signal lec. Gleichzeitig wird die Adresse adr wie eine Adresse AD weiter übertragen. Die Ausleseoperation wird durchgeführt. Ist jedoch kein Bestätigungssignal val vorhanden, wird ein Signal red von der Adressenschaltung LCA erzeugt; das Signal rzd setzt das Register RDl zurück, worauf eine O-Kombination auf die Ausgangszeitnultiplexleitung MS übertragen wird. Diese Operation kann bezüglich der AdressenschaUung LCA wie folgt beschrieben werden, wobei bekannte logische Verknüpfungssymbole benutzt werden;

les = led.val

AD = led.adr (1)

rzd = led.val

509840/0733

A.E.J.Chatelon 37-1-4

Die ausgelesene Datenkombination (bzw.O-Kombiantion) wird im Register RDl abgespeichert. Wenig später wird sie durch Eintreffen des Signals acir.zum Register RM übertragen und steht dort für die Weiterübertragung auf der Ausgangszeitmultiplexleitung MS zur Verfügung.

Die Adressenschaltung LCA erhält das Signal ind, wenn gleichzeitig ein Bestätigungssignal vai vorhanden ist, erzeugt die Adressenschaltung LCA ein Signal ins. Gleichzeitig wird die Adresse-adi wie die Adresse AD weiter übertragen und ein Signal ein zur Verfügung gestellt.

Daraufhin wird die Einschreiboperation durchgeführt. Diese kann wie folgt dargestellt werden:

ins = ind.vai

AD = ind.adi (2)

ein = ind.vai

Nachdem die Torschaltung pin aktiviert wurde kann die von der Eingangszeitmultiplexleitung ME einlaufende Datenkonbir.ation direkt in den Sprachspeicher MC eingeschrieben werden.

Wenn z.3. ein Kanal auf der Eingangszeitmultiplexleitung aktiv geschalrer werden soll, erhält das Register RTMC einen entsprechenden Befehl von der Zentraleinheit UC. Um die Beschreibung zu vereinfachen, wird im folgenden angenommen, äa_3 dieser Befehl in das Register IRMC übertragen wird, und zwar über eine Torschaltung prm, die durch ein Signal dmm aktiviert wird.(dieses Signal wird

509840/0733

A.E.J.Chatelon 37-1-4

von Synchronisationsvorrichtungen bereitgestellt, die der Eingangszeitmultiplexleitung ME zugeordnet sind und hier nicht näher beschrieben werden). Das Signal dmm liegt vor dein Beginn einer Rahmengruppe und kann gegebenenfalls den Zähler CIR und das Register RAR zurücksetzen.

Der entsprechende Befehl (verlgeiche Fig.6, Kasten IRMC) enthält eine Adresse AIR und einen Befehl CI₉ jedoch keinen Befehl CR. Der Befehl CI gibt an, daß ein Speicherplatz zur Verfügung gestellt werden muß, um einen neuen Kanal aktiv schalten zu können. Die Adresse AIR gibt die Stelle an, die dieser neu einzufügenden Speicherzelle innerhalb des Sprachspeichers MC zugeordnet werden muß; es wird nun angenommen, daß die Adresse AIR den Wert X besitzt, wie oben schon erwähnt. Jeder folgende Speicherplatz muß .aus diesem Grund um einen Platz verschoben werden.

Um dieses Ziel zu erreichen, ohne bereits bestehende Verbindungen zu gefährden, werden zunächst alle Inhalte von Speicherplätzen ab dem Speicherplatz mit der Adresse X einschließlich verschoben, während die Adressierschaltung LCA die Adressen korrigiert, die für den Vermittlungs-Vorgang benötigt werden (adr und adi). Sobald der Inhalt des Speicherplatzes mit der Adresse X auf den Speicherplatz nit der Airesse X+l übertragen worden ist, wird die näehsre Datenkonbination derselben Verbindung über den Speicherplatz mit der Adresse X+l vermittele, wogegen die Adressierschaltung CAE und der Adressenspeiaher MTS weiterhin Adressen adi und adr mit dem Wert X ^reduzieren.

509840/0733 "⁷

A'.E.J.Chatelon 37-1-4

Das Prinzip zur Verschiebung der Speicherplätze, wurde · oben schon beschrieben, daran sind im wesentlichen die Register RDl und RD2 beteiligt. Dieser Vorgang wird von der Adressierschaltung LCA eingeleitet, sobald diese das Signal ei erhalten hat,.das den Befehl OI meldet.

Der Taktgeber HGC gibt ein erstes Signal leir ab. Die Adressierschaltung LCA erhält dieses Signal und gibt beim gleichzeitigen Vorliegen des Signals ei ein Signal lec ab.. Gleichzeitig gibt die Adressenschaltung LCA die Information cir (gleich 0) vom Zähler CIR als ein Adresse AD weiter. Eine Ausleseoperation findet nun statt. Diese kann wie folgt dargestellt werden:

lec = leir.ei
AD = cir.leir.ei ^'

Die aus dem ersten Speicherplatz des Sprachspeichers MC ausgelesene Information wird im Register RDl abgespeichert, Danach gibt tier Taktgeber HGG ein Signal inir ab» Da das Signal ei noch immer vorliegt, reagiert die Adressierschaltung LCA durch Abgabe eines Signals ins. Gleichzeitig wird die Adresse AD beibehalten und das Signal crn wird abgegeben, im der. Ausgang des Registers RDl mit dem Eingang EN su verknüpfen. Eine Einschreiboperation wird nun vorgenommen. Tlese kann wie folgt dargestellt werden :

ins = inir.ci

AD = cir.inir.ci crn = inir.ci

Die bei Auftreten des Signals leir ausgelesene Information

509840/0733

A.E.J.Chatelon 37-1-4

wird unter der gleichen Adresse beim Auftreten des Signals inir wieder eingeschrieben. Diese Operationen haben den VermittlungsVorgang nicht beeinflußt und eine Datenkombination wird entsprechend den Signalen led und ind ausgelsen,.. danach wird eine andere Datenkombination durch die in den Poraelgruppen (1) und (2) dargestellten Relationen eingeschrieben. Dabei wird der Zähler CIR um einen Schritt durch den Impuls acir weitergeschaltet.

Die in den Formelgruppen (3) und (4) dargestellten Operationen werden bei jedem Zeitschlitz durchgeführt, bis der Zähler CIR eine Position X erreicht, die der Adresse AIR entspricht, die im Register IRMC abgespeichert ist. Dieser Zustand wird von einer Vergleichsschaltung CIR/ AIR entdeckt, die die Information cir und air erhält, und ein Signal cppa abgibt, falls cir kleiner als air, ein Signal cega, falls cir gleich air, und ein Signal cpga, falls cir größer als air. Eine Torschaltung pepg verbindet die beiden Signale cega und epga und bildet daraus ein Signal ddc, das angibt, daß cir größer oder gleich ari ist.

Das Signal ddc wird zur Adressenschaltung LCA übertragen, bis cir gleich air ist. Die durch die Formelgruppe (3) beschriebene Ausleseoperation wird nicht geändert. Die folgende Zinsehreiboperation, die vorher gemäß der Forme1-gruppe (4) durchgeführt wurde, wird dagegen geändert, wsil ein Signal crd erzeugt wird anstelle des Signal cm. Dadurch wird der Ausgang des Registers RD2 mit den Eingang EN verknüpft. Da dieses Register bis zu diesen Zeitpunkt unbenutzt war, wird unter der Adresse X eine O-Infonnation

B098A0/0733

-/τ

A.E.J.Chatelon

eingeschrieben. Die derart abgeänderte Operation wird wie folgt beschrieben:

ins = inir.ci

AD = cir.inir.ci (5)

crd = inir.ddc.ci

Selbstverständlich schließt die Anwendung der Formelgruppe (5) die Anwendung der 'Formelgruppe $) insoweit aus, als Unterschiede vorhanden sind. Dasselbe gilt auch umgekehrt. Die Formelgruppe (4) muß außerdem Ausschlußbedingungen enthalten, die nicht erwähnt wurden, um die Beschreibung zu vereinfachen; jede logische Bedingung wurde deshalb nur insoweit erwähnt, als sie einen positiven Beitrag zu der betreffenden Operation leistet. Diese Art der Beschreibung wird auch im folgenden beibehalten.

Danach steuert das Signal led eine Ausleseoperation, die von einer vom Signal ind gesteuerten Einschreiboperation gefolgt wird. Falls die Adresse X von diesen Operationen nicht betroffen ist, besteht kein Anlaß, von ihrem in den Formelgruppen (1) und (2) angegebenen logischen Verlauf abzuweichen. Lediglich zur Formelgruppe (1) tritt noch die Tatsache, daß ein Signal dec durch das Signal led in der Adressenschaltung LCA erzeugt wird, was folgendermaßen zusammengefaßt werden kann:

lec = led.val

AD = led. adr _fezy

(ο)

rzd = led.val
dec = led.ddc.ei

509840/0733

A.E.J. Chatelon 37-1-4

Dadurch ist es möglich, im Register RD2 die bei Auftreten des Signals inir gelesene Information unter der Adresse X beizubehalten und diese unter der Adresse X+l wieder einzuschreiben.

Wenn dagegen diese Vermittlungsoperationen die Adresse betreffen, muß von der logischen Zusammenfassung gemäß der Fonnelgruppe (6) und/oder (2) abgewichen werden. Die Übereinstimmung wird in der Vergleichsschaltung CIR/AD entdeckt, die in diesem Falle eine der Adressen adr und adi über eine ODER-Schaltung pali in der Form einer Adresse ali und eines Wertes cir erhält. Die Vergleichsschaltung CIR/AD gibt entweder ein Signal appc (aliζcir), oder ein Signal aegc (ali = cir), oder ein Signal apgc (ali>cir) ab.

Falls die entsprechende Operation eine Ausleseoperation ist, ist die auszulesende Information bereits im Register RDl. Deshalb sperrt die Adressenschaltung LCA bei Empfang des Signales aegc die Ausleseoperation, indem kein Signal lec erzeugt wird, um damit den Inhalt des Registers RDl ungeändert zu lassen, und außerdem durch kein Signal rzd, was folgendermaßen dargestellt werden kann:

AD = led.adr.aegc.ei (7)

Die auf diese Art und Weise im Register RDl aufrechterhaltene IniOmazion wird dann normalerweise zur AusgangsmuMplexleitung MS übertragen.

Wenn die betroffene Operation eine Einschreiboperation ist, muß die Adresse X nicht mehr eingeschrieben, werden und die Adresse X+l noch nicht eingeschrieben werden.

509840/0733

A.E.J.Chatelon 37-1-4

Hierbei ist es notwendig, direkt in das Register RD2 einzuschreiben; infolgedessen sperrt die Adressenschaltung LCA bei Erhalt eines Signals aegc die Einschreiboperation und erzeugt statt dessen ein Signal eis, das die Torschaltung pis aktiviert, wogegen wiederum ein Signal dec erzeugt wird, so daß das Register RE2 die Datenkombiantion speichert, die von der EingangsmultiplexMtung ME ankommt. Die Übermittlung von der Eingangsmultiplexleitung ME zum Register RD2 wird über eine ODER-Schaltung pod durchgeführt. Dieser Vorgang kann wie folgt zusammengefaßt werden:

AD = ind.adi

eis = ind.vai.aegc.ei (8)

dec = ind.vai.aegc.ei

Der Zähler CIR wird durch den Impuls acir um einen Schritt weitergeschaltet.

Das Signal ddc liegt an einer Torschaltung pepg, die gleichzeitig das Signal cpga erhält. Die in den Formelgruppen (5) und (6) dargestellten Operationen werden durchgeführt. Als Ergebnis wird der Inhalt des Speicherplatzes nit der Adresse X+l in das Register RDl übertragen. Der Inhalt des Speicherplatzes mit der Adresse X wird vom Register* ?32 auf den Speicherplatz mit der Adresse X+l übertragen (es sei denn, die in der Foraelgruppe (8) dargestellten Operationen haben diesen Inhalt durch eine gerade angekommene Datenkombiantion ersetzt).

Danach gibt der Taktgeber HGC einen Impuls led und einen Impuls ind ab. Daraushin findet die Verschiebung der

509840/0733

A.E.J.Chatelon 37-1-4

Speicherplätze statt. Im folgenden wird nun angenommen,-dall X+l = Y ist. Es müssen nun vier- Fälle unterschieden werden; die gerade betrachtete Adresse A (entweder adr oder adi) ist entweder kleiner als X₃ gleich oder größer als X aber kleiner als Y, oder gleich Y, oder größer als Y. Die vorgesehenen Vergleichsschaltungen gestatten es diese vier Fälle zu unterscheiden:

a) k< X-*ali< air->appi,

b) X^ k< Y-»-air^ali<cir-*-(aegi + apgi)appc,

c) A = Y -»ali = cir-^-argc,

d) A> Y -*ali 7 cir-»apgc.

Die Fälle a) und d) sind equivalent: der Speicherplatz mit der betreffenden Adresse ist nicht oder noch nicht verschoben worden; eine Torschaltung pipg verknüpft die Signale appi und apge um daraus ein Signal ndc abzuleiten, das die Adressenschäifcung LCA veranlaßt Auslese-und Einschreiboperationen durchzuführen, deren logischer Ablauf durch die Formelgruppen (1) und (2) beschrieben wird.

Der Fall c) entspricht dem Zustand eines Speicherplatzes, der ausgelesen wurde, um verschoben zu werden, aber dessen Inhalt noch nicht wieder eingeschrieben wurde (er befindet sich auf dem Wege vom Register RDl zum Register RD2). Zur Anzeige dieses Zustandes dient das Signal aegc. Wie oben schon beschrieben, laufen dann die Einschreibe- und Ausleseoperationen gesteuert von der Adressenschaltung LCA nach den Formelgruppe (7) und (8) ab.

Der Fall b) entspricht dem Zustand eines Speicherplatzes, der schon vollständig verschoben wurde (bei der bis hier-

509840/0733

A.E.J.Chatelon 37-1-²*

her benutzten Betrachtungsweise ist dies nur der Fall, bei ali = X, da lediglich der Wert Y = X+l betrachtet wird). Dieser Zustand wird von den Torschaltungen pjpg und pkpg entdeckt, die daraufhin ein Signal dca abgeben.

Daraufhin müssen die Adressen korrigiert werden, indem
eine Einheit addiert wird, ohne Jedoch die Operation als solche zu beeinträchtigen. Es ist deshalb ausreichend
anzugeben, da3 die Adressenschaltung LCA so zusammenwirkt, daß folgende Ausleseoperation stattfindet:

lec = led.val
AD = led (adr+l).dca.ci -^

außerdem soll folgende Einschreiboperation stattfinden:

ins = ind.vai

AD = ind(adi+l).dca.ci
ein = ind.vai

Werden diese Bedingungen erfüllt, wird die jeweilige
Operation durchgeführt ohne die Vermittlung der Daten
durch die Verschiebung von Speicherplätzen zu beeinträchtigen. Schließlich erreicht der Zähler CIR den
letzten Speicherplatz des Sprachspeichers MC. Der Zähler CIR bleibt; daraufhin in dieser Position bestehen und berücksichtig" ankommende Impulse acir nicht mehr, sondern gibt seinerseits ein Signal fmc ab, das das Register RTMC zurücksetzte.

Der bis jetzt durchgeführte Verschiebevorgang hat soviele Zeitschlitze betroffen wie Speicherplätze im Speicher MC

509840/0733

A.E.J.Chateon 37-1-4

vorhanden sind. Weil dieser Vorgang mit dem Beginn einer Rahnengruppe M3 angefangen hat, ist er bereits vor deren Ende beendet. Lediglich die Vorrichtungen zur Adressenkorrektur als Funktion der Verschiebung bleiben in Betrieb, da der Befehl CI und die Adresse AIR aufrecht erhalten werden.

Aa Ende der Rahmengruppe M3 wird durch das Signal dmm der Inhalt des Registers RTMC (0) in das Register IRMC übertragen. Der Befehl CI und die Adresse AIR werden gelöscht. In der Adressierschaltung LCA werden die Adressenkorrekturvorriehtungen abgeschaltet. Gleichzeitig gibt eine Torschaltung PTCA, die durch die Signale fmc und dmm aktiviert wird, ein Signal cct ab. Unter Bezugnahme auf die Adressierschaltung CAE (Fig.4) und auf die Impulszüge in Fig.5a erkennt man, daß das Signal cct vom Speicher MC einen Einschreivorgang in den Speicher MPE veranlaßt.

Das ist ausreichend, die Adressen, die von der Adressierschaltung CAE geliefert werden und .die neue Ordnung der Speicherplätze innerhalb des Sprachspeichers MC in Übereinstimmung zu bringen, vorrausgesetzt, die Zentraleinheit UC hat die geeigneten Informationen zur Verfügung gestellt.

Weiterhin nüssen jedoch noch die Adressen, die vom Alressenspeicher MTS abgegeben werden, auf den neuesten Stand gebracht werden. Diese Operation wird zunächst als vollbracht angesehen und erst weiter unten beschrieben. Unter diesen Bedingungen hat sich die neue Anordnung der Kanäle auf

509840/0733 -/-

A.E.J.Chatelon 37-1-4

der Eingangszeitmultiplexleitung bereits im Cprachspeicher HC entsprechend durchgesetzt.

Nachdem oben die Einfügung eines Speicherplatzes betrachtet wurde, wird nun die Abspaltung eines Speicherplatzes beschrieben. Der Einschreibbefehl im Register IRMC wird genauso behandelt wie für die Einfügung eines neuen Speicherplatzes. Anstelle des Befehls CI wird der Befehl CR ausgewählt. Weiterhin wird angenommen, daß die Anfangsadresse AIR den gleichen Wert X besitzt.

Das Verfahren'beginnt wie oben beschrieben, so daß die Formelgruppen (1) und (2) für die Datenvermittlung gültig sind und die Formelgruppen (3) und (4) für den Beginn des Abtastvorgangs des Speichers MC gültig bleiben in Übereinstimmung mit der Operation des Zählers CIR, mit dem einzigen Unterschied, daß das Signal er das Signal ei ersetzt, woraus folgende logische Beziehungen resulieren:

lec = leir.cr (H)

AD = cir.leir.cr
und

ins = inir.cr

AD = cir.inir.cr (12)

crn = inir.cr

Wenn ein Signal acir an den Zähler CIR gelangt, wenn dieser in einer Position ist, daß CIR = air = X ist, erzeugt die Verlgeichsschaltung CIR/AIR das Zustandssignal cega.

Dieses Zustandssignal wird von der Adressierschaltung LCA erhalten. Die Ausleseoperation, die durch das Signal leir

509840/0733

A.E.J.Chatelon 37-1-4

veranlaßt wurde, wird jedoch nicht geändert. Dadurch wird der Speicherplatz mit der Adresse X entsprechend der Fonnelgruppe (11) ausgelesen. Die nächste Einschreiboperation, die von der Adressierschaltung LCA durchgeführt wird, wird wie folgt beschrieben:

AD = cir .inir .cega.cr M^)

crn = inir.CR.cega.cr

Danach erhält die Adressierschaltung LCA ein Signal led danach das Signal ind, falls diese Operationen die Adresse X nicht betreffen, müssen die Abläufe gemäß den Formelgruppen (1) und (2) nicht abgeändert werden.

Falls jedoch diese Operationen die Adresse X der entfernten Speicherzelle betreffen, dürfen sie nicht ausgeführt werden. In diesem Fall gibt die Vergleichsschaltung AIR/AD lediglich ein Signal aegi ab. Die Adressierschaltung LCA, die das Signal aegi erhält, ist so aufgebaut, daß sie die Ausführung der Operationen in diesem Fall verhindern kann; dies kann wie folgt dargestellt werden:

AD ='led.adr.aegi.er rad = led.aegi.er

sowie durch:

AD = ind.adi.aegi.er

• j · (15)

zzn - md.vai.aegi.cr λ-^;

In beiden Fällen verhindert das Ausbleiben der Signale ins und lec die Ausführung dieser Operationen. In ersten Fall wird das bereits erwähnte Signal rzd erzeugt, un das Register RDl zurückzustellen, so daß eine 0-Infernalion

509840/0733 ^l

A.E.J.Chatelon 37-1-4

auf die Ausgangszeitmultiplexleitung übertragen wird.

Außerdem wurde die Torschaltung pdc durch ein Signal ddc aktiviert. Die Torschaltung pdc überträgt die Information cir, die identisch mit X ist, in das Register RAR. Auf diese Weise verursacht der Impuls acir, daß sowohl der Zähler CIR um einen Schritt weiterschaltet und einen Wert cir = X+l produziert und daß andererseits der Wert X im Register RAR abgespeichert wird.

Von diesem Zeitpunkt an liefert die Vergleichsschaltung CIR/AIR ein neues Signal cpga, das angibt, daß cir größer als air ist. Dieses Signal cpga wird ebenfalls an die Adressierschaltung LCA angelegt, um deren Arbeitsweise zu ändern und die Abspaltung eines Speicherplatzes zu veranlassen.

Danach erhält die Adressenschaltung LCA das Signal leir. Die Ausleseoperation wird unverändert gemäß der Formelgruppe (11) durchgeführt. Der Speicherplatz mit der Adresse X+l wird ausgelesen und sein Inhalt wird in das Register RDl übertragen. Danach erhält die Adressenschaltung LCA das Signal inir. Die Einschreiboperation wird gemäß dem Signal cpga entsprechend der Formelgruppe (12) durchgeführt aber der Wert cir (X+l) wird ersetzt durch den Wert rar (X)₅ ier τοπ Register AR abgegeben wurde. Diese Operation wird wie folgt dargestellt:

ins = inir.er

AD = rar. inir. cpga. er - (16") - crn = inir.er

509840/0733

-/τ

A.E.J.Chatelon 37-1-4

Hierdurch ergibt sich das Wiedereinschreiben der unter der Adresse X+l ausgelesenen Datenkombination in den Speicherplatz mit der Adresse X. Der Verschiebevorgang wird dementsprechend fortgesetzt.

Um diesen Vorgang zu vervollständigen, haben die durch die Signale led und ind veranlaßten Durchsehaltvorgänge wie im Fall der Einfügung eines Speicherplatzes vier mögliche Polgen: die betroffene Adresse A (entweder adr oder adi) ist kleiner als X; oder sie ist kleiner als X; oder sie zwar größer als X aber gleich oder kleiner als Y (Position des Zählers CIR); oder sie ist größer als Y. Die Vergleichsschaltungen gestatten es die vier Fälle zu unterscheiden:

a)

b) A = X-*ali = air-»-aegi_}

c) X< A ^ Y-»air ^ali^ cir-»apgi (appc+aege),

d) A> Y-* ali > c ir -*apgi.

Die Fälle a) und d), die derjenigen Situation entsprechen, in der die betroffene Adresse nicht oder noch nicht verschoben worden ist, sind equivalent und werden wie vorher durch ein Signal ndc angezeigt. Die Adressenschaltung LCA führt die normalen Auslese- und Einschreiboperationen durch, die durch die Formelgruppe (1) und (2) angegeben werden.

Im Fall b) ist die betroffene Speicherzelle diejenige Zelle, die abgespalten wurde. Dieser Vorgang Ist beendet und beschränkte sich auf die Verhinderung von Operationen

509840/0733

A.E.J.Chatelon-37-1-4

den Fömelgruppen (l4) und (15) betreffend wie diesen Speicherplatz.

Schließlich wird im Fall c) der betreffende Speicherplatz verschoben. Dieser Vorgang wird über Torschaltungen plpg und pmpg gesteuert, die ein Signal eac abgeben. Dieses Signal dac gelangt an die Adressierschaltung LCA, wo die Adresse in derselben Art korrigiert wird, wie oben in den Formelgruppen (9) und (10) beschrieben wurde, mit dem Unterschied^ daß eine Einheit subtrahiert wird anstatt addiert. Dies wird wie folgt dargestellt:

= led.val
AD = led(adr-l).dac.cr

sowie:

ins = ind.vai

AD = ind(adi-l).dac.cr (18) ein = ind.vai

Der AbspaltungsVorgang wird wie oben beschrieben fortgesführt. Während jedes Zeitschlitzes wird der Zähler CIR weitergeschaltet und wird schließlich bei Erreichen des letzten Speicherplatzes innerhalb des Spraehspeiehers KC angehalten. Das Abspaltungsverfahren wird beendet wie ein Einfügeverfahren: Zurücksetzung des Registers RTMC, des Registers IRMC, übertragung des Signals cct, um die Tabelle TT3 aui den neuesten Stand zu bringen und Anforderung einer Adressenkorrektur im Adressenspeicher >ITS

Die obige Beschreibung hat sich bis jetzt damit beschäftigt, wie die Anzahl der Speicherplätze im Sprachspeicher MC an die Anordnung der Kanäle auf der Ein-

509840/0733

A.E.J.Chatelon 37-1-¹*

gangszeitmultiplexleitung ME angepaßt wird.

Offensichtlich können die gleichen Vorrichtungen verwendet werden, um die Anzahl der Speicherplätze im Adressenspeicher MTS (vergleiche Fig.3 und die zugehörige Beschreibung) an die Anordnung der Kanäle auf der Ausgangszeitmultiplexleitung MS anzupassen. So muß bei der Herstellung einer Verbindung ein Kanal sowohl auf der Eingangs- als auch auf der Ausgangszeitmultiplexleitung angeschaltet werden. Weiterhin muß ein Speicherplatz an einer geeigneten Stelle des Sprachspeichers MC eingefügt werden (entsprechend dem Platz des ersten Kanals auf der Eingangszeitmultiplexleitung ME). Die dafür vorgesehenen Einrichtungen sind beschrieben worden. Außerdem muß ein neuer Speicherplatz an geeigneter Stelle innerhalb.des Adressenspeichers MTS eingefügt werden (entsprechend dem Platz des zweiten Kanals auf der Ausgangszeitmultiplexleitung MS). Hierzu dienen die gleichen Mittel, die oben schon beschrieben wurden.

Trotzdem benötigen der Adressenspeicher MTS und die Vorrichtungen, die zur Einfügung oder Abspaltung von Speicherplätzen in den Airessenspeicher MTS dienen, zusätzliche Merkmale, die im Zusammenhang mit Fig.8 nun erläutert werden.

Fig.S zeigt eine Einrichtung EMT, die den Speicher XTS beinhaltet, ähnlich wie die Einrichtung der Fig.f, die den Sprachspeicher MC mit einschließt. Die Einrichtung EMT ist einer weiteren Einrichtung ECR zugeordnet;, die zur Korrektur von Ausleseadressen dient (adr, ?ig.5), nachdem ein Speicherplatz in den Sprachspeicher MC eingefügt

509840/0733

A.E.J.Chätelon 37-1-4

oder abgespalten wurde.

Die Einrichtung ECR ist nur innerhalb von Korrekturzeiten aktiv. In diesem Fall arbeitet die Einrichtung EMT genau wie die Anordnung, die in Fig.6 gezeigt wird. In Fig.8 sind lediglich bestimmte Elemente dargestellt (die entsprechenden Elemente der Fig.6 sind in Klammern angedeutet) wie folgt:.

- Speicher MTS (MC),

- Register RTl (RDl),

- Register RT2 (RD2),

- Torschaltung ptn (prn),

- Torschaltung pet (pem),

- Register RMT (REM).

Wenn die Einrichtung ECR nicht arbeitet, wird die Schaltung CRA über den Ausgang adt des Registers RTl mit den Torschaltungen ttn und pet verbunden, was der direkten Verbindung, in der in Fig.6'dargestellten Anordnung equivalent ist. Die Struktur der Anordnung der Fig.6 ist demnach identisch mit der Anordnung EMT der Fig.8.

Was die Arbeitsweise dieser Einrichtung angeht muß lediglich ein unterschied berücksichtigt werden,. Es soll daran erinnert werden, daß die Anordnung gemäß Fig.6 eine Ausleseoperation gesteuert vom Adressenspeicher MTS (Adresse adr und Bestätigungssignal val) und eine Schreiboperation gesteuert von der Ädressensehaltung CAE (Adresse adi und Berechtigungssignal vai) durchführt. Die Anordnung gemäß Fig,8 führt eine.Ausleseoperation gesteuert von der Adressierschaltung CAS (ähnlich CAE) durch, die eine

509840/0733

A.E.J.Chatelon 37-1-4

Adresse adt und ein Berechtigungssignal vat erzeugt. Die normalerweise folgende Schreiboperation (Impulszüge gezeigt in Fig.7) wird dann wiederum von der Adressenschaltung CAS gesteuert, insbesondere durch die Adresse adt und das Berechtigungssignal vat. Auf diese Art wird die Schreiboperation zu einer Wiedereinschreiboperation, deren Nützlichkeit später klar werden wird.

Die Ausleseoperation hat eine Adresse ADT im Register RTl erzeugt. Außerdem wird ein Bit BC erzeugt, dessen Verwendung weiter unten beschrieben wird. Die Adresse ADT wird über adt und ade zur Torschaltung pet übertragen, daraufhin gelangt sie aufgrund eines Signals acit (identisch mit acir) zum Register RMT, das daraufhin die Adresse adr an den Sprachspeicher MC abgibt.

Zur gleichen Zeit wird von der Torschaltung pvl in der Einrichtung ECR das Berechtigungssignal vat abgegeben. Normalerweise liegt an der Torschaltung pvl kein Signal inh an. Während des Impulses acit wird das Signal vat einer Flip-Flop Schaltung RV zugeführt, die das Berechtigungssignal val an den Sprachspeicher MC weiterleitet.

Einige Teile der Einrichtung EMT erlauben in derselben V/eise, wie unter Fig.6 beschrieben, die Einfügung oder Abspaltung eines Speicherplatzes in einen Sektor des
Adressenspeichers I'ITS. Da die Adressen lediglich tch der Adressierschaltung CAS abgegeben werden, sobald
ein Signal czt (ähnlich mit cet) übertragen wird, wird die Änderung im Speicher durchgeführt und die Adressierung des Adressenspeichers MTS läuft wieder ganz normal ab.

509840/0733

A.E.J.Chatelon 37-1-4

Es soll noch bemerkt werden, daß ein Wechsel des Speicherplatzes (Abspaltung oder Einfügung) gleichzeitig mit einem entsprechenden Wechsel im Sprachspeicher MC vor sich gehen kann, wobei ein Ausgangskanal immer gleichzeitig mit dem entsprechenden Eingangskanal ein- oder ausgeschaltet wird.

Findet eine Einfügung eines Speicherplatzes statt, muß eine Adresse ADT auf den betreffenden Speicherplatz geschrieben werden. Die einzuschreibende Adresse ist die Adresse AIT, die schon beim Einfügevorgang bezüglich des Sprachspeichers MC benutzt wurde. Der neu eingefügte Speicherplatz in den Adressenspeicher MTS ermöglicht erst den Zugriff zu der neu eingefügten Speicherzelle im Sprachspeicher MC. Deshalb muß er die Adresse dieser Speicherzelle enthalten. Diese Einschreiboperation zur Herstellung eines neuen Verbindungsweges ist equivalent zum Einschreiben der benötigten Information in das Register RD2 zur geeigneten Zeit. Dies ist eine Variante des Verfahrens, das in Verbindung mit Fig.6 beschrieben wurde und das ansonsten hier nicht weiter beschrieben werden braucht.

Was noch betrachtet werden muß_s ist die Korrektur der Ausleseadresse, die die Anpassung der Einrichtung ICR an die Einrichtung EMT ermöglicht. Diese Operationen nüssen durchgeführt werden, wenn der Sprachspeicher MC das Signal cct abgibt. Die Einfügung oder Absplatung eines Speicherplatzes, die während einer Rahsengruppe im Sprachspeicher MC stattgefunden hat, hat keine Wirkungen über diese Rahmengruppe hinaus. Sobald die nächste Rahmengruppe beginnt, müssen die Adressenquellen

S09840/0733

A.E.J.Chatelon

(Adressierschaltung CAE und Adressenspeicher MTS) mit der neuen Anordnung übereinstimmen. Es wurde oben beschrieben, daß dieses Ergebnis ohne Verzögerung der Schaltung CAE erreicht wird. Was dagegen die Adressen des Adressenspeichers MTS angeht, muß hier eine systematische Änderung vorgenommen werden. Diese besteht darin, daß eine Einheit zu jeder Adresse addiert oder von jeder Adresse des Adressenspeichers MTS subtrahiert wird, deren Wert über dem Wert von AlR liegt, das ist diejenige Adresse für den Sprachspeicher MC (vergleiche Fig.6), unter der der Einfügevorgang bzw. Abspaltvorgang stattfinden soll. Dies wird dadurch erreicht, daß in die ausgelesenen Adressen diese Korrektur eingefügt wird. Da die Adressen unverzüglich wieder eingeschrieben werden, wird gleichzeitig sowohl eine Korrektur der Adresse, die zum Sprachspeicher MC übertragen wird, erreicht, als auch eine entsprechende Änderung des Inhalts des Adressenspeichers MTS. Innerhalb einer Rahmengruppe wird jeder Speicherplatz des Adressenspexchers MTS zumindest einmal adressiert. Da aber manche Zellen in einer Rahmengruppe mehrere Male adressiert werden (dies sind diejenigen, die zu Kanälen gehören, deren übertragungsgeschwindigkeit entweder 2,4 kBd oder 9,6 kBd beträgt), wird das Bit BC erzeugt, um dadurch sicherzustellen, daß diese Korrekturen vorgenommen wurden und zu vermeiden, daß sie unnötigerweise wiederholt werden.

Zu diesem Zweck enthält die Einrichtung ECR ein Register CTMT, das zur gleichen Zeit wie das Register RTMC (vergleiche Fig.6) geladen wird, und zwar mit der gleichen Information (CI, CR, AIR). Die Torschaltung ppet überträgt dessen Inhalt zum Register CRMT, wenn der Sprachspeicher

509840/0733

to

A.E.J.Chatelon 37-1-¹»

MC das Signal cct abgibt. Danach gibt das Register CRMT eines der beiden Signale cit (Einfügung) oder crt (Abspaltung) sowie eine Adresse aicr ab.

Die Einrichtung ICR enthält weiterhin eine Vergleichsschaltung CP und eins Adressenkorrekturschaltung CRA.

Wenn die Signale cit und crt ausbleiben, verbindet die Adressenkorrekturschaltung CRA adt mit ade, wie oben schon erwähnt. Es muß jedoch festgehalten werden, daß ein derartiges Verfahren nicht für das Kabel vorgesehen ist j das das Bit BC überträgt, wodurch dieses Bit andauernd auf irgendeinem Speicherplatz des Sprachspeichers MT abgespeichert ist.

Sobald das Register CRMT geladen ist, wird z.B. das Signal cit (Einfügung) erzeugt. Dieses Signal bestätigt die Arbeitsweise der Schaltungen CP und CRA auf folgende Weise:

a) falls adt aicr, kein Signal,

b) falls adt aicr, lediglich ein Signal cor.

Wenn kein Signal cor vorliegt., wird die Schaltung CRA nicht aktiv.

Wenn sie das Signal COR zusammen mit dem Signal cit und einem Bit BC niit dem Wert 0 erhält, gibt die Schaltung CRA, deren Arbeitsweise in Fig.9 dargestellt ist, eine Adresse ade = adt + i, sowie ein Bit BC ab. 'denn der eingegebene Bitwert gleich 1 ist, ist die Adresse ade, die von der Schaltung CRA abgegeben wird,gleich der

509840/0783

A.E.J.Chatelon 37-1-4

Adresse adt, wobei der Wert % des Bit BC beibehalten wird.

Dieses Verfahren, wie gerade beschrieben, ist ausreichend, die Adressenkorrektur durchzuführen und den Adressenspeicher MTS im Falle einer Einfügung neu zu ordnen.

Im Falle einer Änderung der Anordnung durch Abspaltung eines Speicherplatzes wird ein Signal crt erzeugt, sobald das Register CRMT geladen ist.

Für eine beliebige Adresse adt, die im Register RTl abgespeichert ist, gibt die ,Vergleichsschaltung CP folgendes ab:

a) falls adt aicr, kein Signal,

b) falls adt = aicr, lediglich Signal inh,

c) falls adt aicr, lediglich Signal cor.

Im ersten Fall bleibt die Schaltung CRA passiv (vergleiche Fig.9)- Im zweiten Fall ist sie schon wieder passiv. Dieser Fall tritt lediglich auf, wenn zunächst lediglich eine Änderung der Kanäle auf der Eingangszeitmultiplexleüung im Vermittlungssystem berücksichtigt wurde, die Abschaltung des zugehörigen Ausgangskanals aber erst später vorgenommen wird. Beim Auftreten des Signals inh wird die Torschaltung pvl gesperrt; dementsprechend wird kein Berechtigungssignal val erzeugt. Dadurch wird verhindert, daß eine bereits abgespaltene Speicherzelle neu adressiert wird. Im dritten Fall erhält die Schaltung CRA die Signale crt und cor und reagiert auf diese in Abhängigkeit von

509840/0733

A.E.J.Chatelon 37-1-*Γ

dem ebenfalls erhaltenen Bit BC. Palls der Wert des Bits BCl ist, bleibt die Schaltung CRA passiv. Falls der Wert des Bits 3CO ist, ändert sie diesen Bitwert in den Wert und versieht die Information ade- mit dem Wert adt-1.

Auf diese Art werden Adressenkorrekturen und Korrekturen Im Speicher Im Fälle einer Abspaltung eines Speicherülatz-es durchs;eführt.

8 Patentansprüche

609840/0733

Claims (1)

1. A.E.J. Chatelon 37-1-4

   Patentansprüche

   jl.yZeitvielfachvermittlungsanlage für binär-codierte Signale unterschiedlicher übertragungsgeschwindigkeit,mit einer Eingangsmultiplexleitung, wobei zumindest teilweise gleiche Zeitschlitze in aufeinanderfolgenden Rahmen (Rahmengruppe) verschiedenen Kanälen mit verschiedenen übertragungsgeschwidigkeiten zugeordnet sind, sowie einer entsprechenden Ausgangszeitmultiplexleitung, einem Sprachspeicher zur synchronen Einspeicherung der codierten Signale und wahlfreiem Auslesen der Signale zur Ausgangszeitmultiplexleitung, und mit einem Adressenspeicher zur Speicherung von Adressen von Speicherplätzen des Sprachspeichers, dadurch gekennzeichnet, daß zumindest eine erste Tabelle (TVE, TVS) den Multiplexleitungen zugeordnet ist, die für jeden Kanal die zugehörige übertragungsgeschwindigkeit enthält und angibt, wieviele Kanäle denselben Zeitschlitz in aufeinanderfolgenden Rahmen belegen, und daß im Sprachspeicher (MC) eine ausreichende Anzahl von Speicherplätzen diesen Kanälen zugeordnet wird, die teilweise mit Hilfe der ersten Tabellen (TVE, TVS) adressiert werden.

   2. Zeitvielfachvennittlungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß zweite Tabellen (TTE, TTS) vorgesehen sind, die für jeden Kanal einen Bitplatz enthalten, dessen Wert angibt, ob der zugehörige Kanal aktiv (belegt) ist oder nicht, und daß im Sprachspeicher (MC) nur den aktiven Kanälen ein Speicherplatz zugeteilt wird, wobei die Adressierung durch Kombination von Inhalten der zweiten Tabellen (TTE, TVS) durchgeführt wird.

   509840/0733 -/-

   A.E.J.Chatelon 37-1-²*

   3- Zeitvielfaehvermxttlungsanlage nach Anspruch 2, dadurchgekennzeichnet, daß jeder Speicherplatz innerhalb der zweiten Tabellen (TTE, TVS) aus sovielen Bits besteht, wie einem Zeitschlitz in aufeinanderfolgenden Rahmen bei niedrigster übertragungsgeschwindigkeit maximal Kanäle zugeordnet werden können.

   k Zextvielfachvermittlungsanlage nach Anspruch 3₅ dadurch gekennzeichnet, daß Adressierschaltungen vorgesehen sind, die aus den Angaben der ersten und zweiten Tabellen die Anzahl der insgesamt aktiven Kanäle bestimmen.

   5· Zextvielfachvermittlungsanlage nach Anspruch 4, dadurch gekennzeichnet, daß ein Zähler vorgesehen ist, der die laufende Nummer eines Rahmens innerhalb einer Rahmengruppe angibt.

   6. Zextvielfachvermittlungsanlage nach Anspruch 4 und 5, dadurch gekennzeichnet, die Adressierschaltungen zusätzlich aus der laufenden Nummer- eines Rahmens und den Informationen von den ersten und zweiten Tabellen die laufende Nummer des Kanals, der einen bestimmten Zeitschlitz belegt, ermittelt.

   7. Zeitvielfaehvermxttlungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß ein Sektorenzähler (PS) vorgesehen ist, der die Anzar.l von Kanälen in gleichen Zeitschlitzen aufeinanderfolgender Rahmen addiert, und daß der Sprachspeicher (MC) in Sektoren aufgeteilt ist, wobei je ein Sektor den aufeinanderfolgenden Zeitschlitzen gleichen Ranges in einer Rahmengruppe zugeordnet ist und soviele Speicherplätze

   5 0 9 3 4 Q / 0 7 3 3

   A.E.J. Chatelon 37-1-4

   umfaßt, wie Kanäle dieser Zeitschlitze zugeteilt sind, wobei der Sektorenzähler (PS) während jedes Zeitschlitzes die Adresse des ersten Speicherplatzes erzeugt, der zum nächsten Sektor gehört.

   8. Zeitvielfachversittlungsanlage nach Anspruch 7, dadurch gekennzeichnet, daß die Adressierschaltungen den vom Sektorenzähler (PS) erhaltenen Wert und die Nummer des aktiven Kanals eines Zeitschlitzes addieren, wobei diese Nummer von dem Speicherplatz der zweiten Tabelle ausgelesen wird, der auch zur Adressierung des Sprachspeichers (MC) benutzt wird.