DE2508716A1

DE2508716A1 - Pruefmodul fuer komplexes pruefsystem

Info

Publication number: DE2508716A1
Application number: DE19752508716
Authority: DE
Inventors: Jun Samuel J Hardesty; Raymond A Lloyd
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1974-03-08
Filing date: 1975-02-28
Publication date: 1975-09-11
Also published as: FR2263556B1; JPS50122840A; IL46732A; CA1005120A; JPS5332216B2; GB1467122A; US3921139A; FR2263556A1; IL46732A0

Description

DiPL-ING. KLAUS NEUBECKER

Patentanwalt
4 Düsseldorf 1 ■ Schadowplatz 9

Düsseldorf, 27. Febr. 1975

Westinghouse Electric Corporation
Pittsburgh, Pa., V. St. A.

Prüfmodul für komplexes Prüfsystem

Die Erfindung bezieht sich auf Prüfsysteme, insbesondere auf eingebaute Prüfanordnungen für die überprüfung komplexer Systeme.

Die meisten eingebauten Prüfanordnungen nach dem Stand der Technik sind entsprechend den Kundenwünschen für das individuelle zu prüfende Geräteteil ausgelegt, so daß solche Prüfanordnungen sowohl infolge des erforderlichen Hardware-Aufwands als auch insofern teuer werden, als die einzelnen Prüfanordnungen jeweils individuell ausgelegt werden müssen. Diese zusätzlichen Kosten haben zu fest eingebauten Prüfanordnungen geführt, die sich fast immer als unzureichend erwiesen haben, weil die Kosten dafür niedrig gehalten werden sollten und ihnen nicht von vornherein volle Aufmerksamkeit geschenkt wurde. Diese Probleme werden durch die Erfindung erheblich verringert, die einen Standard-Prüfmodul zur Verfügung stellt, der schon bei der Konstruktion oder Auslegung des zu prüfenden Aufbaus mit einbezogen werden kann. Der Modul hat eine ausreichende Kapazität, um komplexe Prüfungen oder Untersuchungen infolge Standardausführung der Prüfmoduln bei

509837/0827

Telefon (O211) 32 08 58 Telegramme Custopat

niedrigen Kosten durchführen zu können. Es können mehrere Prüfmoduln mit einer gemeinsamen Prüfkonsole gekoppelt werden, um ein komplexes Prüfsystem zu bilden.

Aufgabe der Erfindung ist die Schaffung einer verbesserten fest eingebauten Prüfanordnung mit Standard-Prüfmoduln, von denen jeweils mindestens einer jeder zu prüfenden Einheit zugeordnet ist.

Zur Lösung dieser Aufgabe ist ein Prüfmodul für den Einsatz als Unterabschnitt eines komplexen Prüfsystems erfindungsgemäß gekennzeichnet durch eine Einrichtung zum Empfangen und Decodieren von einen codierten Anteil, der für die von dem Modul auszuübende Funktion repräsentativ ist, enthaltenden Signalen von einer Prüfkonsole; eine Prüfeinrichtung zur Prüfung eines dem Modul zugeordneten Aufbaus und' damit zur Erfassung des Betriebszustande des Moduls durch Vergleichen der Ergebnisse mindestens einer an der Anordnung vorgenommenen Prüfung mit für die erwarteten Ergebnisse repräsentativen gespeicherten Signalen; sowie durch eine Einrichtung zum Schalten (Gaten) der Ergebnisse einer an der Anordnung vorgenommenen Prüfung zu der Prüfkonsole in Abhängigkeit von einem Abfragesignal von der Prüfkonsole.

Die Prüfmoduln arbeiten in zwei grundsätzlichen Betriebsarten, nämlich einer ersten oder synchronen und einer zweiten oder nicht synchronen Betriebsart. In der ersten oder synchronen Betriebsart werden über die Adressen-Sammelleitung ein aus einer Adresse bestehendes Signal und ein Signal, das anzeigt, daß der von der Adresse bestimmte Modul seine zugeordnete Einheit prüfen soll, an die Prüfmoduln übertragen. Der Adressenteil des Signals wird durch die einzelnen Prüfmoduln decodiert, und der richtige Modul leitet eine Prüfung des ihm zugeordneten Aufbaus ein. Zur Ermittlung der Ergebnisse der Prüfung wird ein zweites oder Abfragesignal übertragen. Wenn das Adressen- und das Abfragesignal decodiert worden sind,

509837/0827

werden über die Ergebnisse-Sammelleitung zwei Bits an die Prüfkonsole übertragen. Das erste Bit zeigt an, ob die zuvor angeforderte Prüfung abgeschlossen ist, und das zweite Bit zeigt die Ergebnisse der Prfüung an.

In der zweiten oder nicht synchronen Betriebsart werden die Prüfungen fortlaufend durch die einzelnen Prüfmoduln, die den zu prüfenden Einheiten zugeordnet sind, durchgeführt, und wenn die eine bestimmte Einheit 'festlegende Adresse durch den zugeordneten Prüfmodul decodiert wird, werden die Ergebnisse der von diesem Prüfmodul zuvor durchgeführten Prüfung automatisch über die Ergebnisse-Sammelleitung zu der Prüfkonsole geschaltet (gegatet). Die jeweilige Wahl der Betriebsart hängt vom speziellen Anwendungsfall ab.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigen:

Fig. 1 ein Funktions-Blockschaltbild des Systems;

Fig. 2 ein Funktions-Blockschaltbild der Prüfmoduln; und

Fig. 3 ein Zeit- und Signaldiagramm, das die Übertragung der .Daten über die Adressen- und Daten-Sammelleitungen veranschaulicht.

Die bevorzugte Ausführungsform des Systems ist mit Fig. 1 wiedergegeben. Das System ist so ausgelegt, daß eine Reihe einzelner Einheiten geprüft werden kann, wobei die zu prüfenden Einheiten 1 bis η die Bezugszeichen 10, 11 bzw. 12 tragen. Normalerweise wäre jede der Einheiten 1 bis η eine Komponente eines größeren Systems, und in den meisten Fällen wäre jede dieser Einheiten eine individuelle austauschbarere Komponente oder Schaltung. An jeder der Einheiten 1 bis η ist ein Prüf-

509837/0827

modul 13, 14 bzw. 15 angebracht. Jeder der Prüfmoduln ist mit einer Prüfkonsole 16 über zwei Reihen-Daten-Sammelleitungen 20 und 21 gekoppelt.

Die Prüfmoduln 13, 14 und 15 werden durch die Prüfkonsole gesteuert. Die Prüfkonsole enthält eine Adresseneinheit 22, eine Ergebniseinheit 23 und einen Startschalter 24. Um eine Prüfung durchzuführen, beispielsweise der Einheit 1 mit dem Bezugszeichen 10 in der synchronen Betriebsart, wird die dem ersten Prüfmodul 13 zugeordnete Adresse in die Adresseneinheit eingegeben und der Startschalter 24 durch den Operator betätigt. Bei Betätigung des Startschalters 24 erzeugt die Prüfkonsole 16 ein digitales Prüfsignal mit einem Startcode, einer den ersten Prüfmodul 13 bestimmenden Adresse sowie einem Betriebsart-Bit. Das digitale Prüfsignal ist mit allen Prüfmoduln 13, 14 und 15 über die Adressen-Sammelleitung 2O gekoppelt. Der Adressenteil des Prüfsignals wird durch die einzelnen Prüfmoduln decodiert, um zu bestimmen, welcher Prüfmodul adressiert worden ist. Die Decodierung der Adresse in Verbindung mit dem ihr folgenden Betriebsart-Bit veranlaßt den ersten Prüfmodul 13, eine Prüfung der Einheit 10 einzuleiten. Im Anschluß an das Prüfsignal erzeugt die Prüfkonsole 16 ein Abfragesignal. Dieses Signal enthält einen Adressenanteil, der den ersten Prüfmodul 13 identifiziert, und ein Betriebsart-Bit. Unmittelbar im Anschluß an das Betriebsart-Bit beginnt die Prüfkonsole 16 die Ergebnisse-Sammelleitung auf ein verfügbare Prüfergebnisse repräsentierendes Signal zu überwachen. Im Anschluß an dieses verfügbare Prüfergebnisse repräsentierende Signal bzw. Ergebnisse-Signal erscheint in der Ergebnisse-Sammelleitung ein zweites Signal, das für den Betriebszustand der geprüften Einheit repräsentativ ist. Diese Information wird von der Ergebniseinheit 23 wiedergegeben. Die Verzögerung zwischen dem Betriebsart-Bit und dem Ergebnisse-Signal wird durch die zur Prüfung der zugeordneten Einheit erforderliche Zeit bestimmt. Die Einzelheiten der verschiedenen Signale werden weiter unten untersucht. Die

509837/0827

weiteren Einheiten 2 bis η können in gleicher Weise geprüft werden.

In der nicht synchronen Betriebsart werden die digitalen Prüfsignale nicht benötigt bzw. nicht durch die Prüfkonsole 16 erzeugt, weil beim Fehlen des Abfragesignals die einzelnen Prüfmoduln die zugeordneten Einheiten fortlaufend prüfen. Der Empfang des Abfragesignals sperrt den Beginn einer weiteren Prüfung und schaltet (gatet) die Ergebnisse der letzten Prüfung in ähnlicher Weise wie in der synchronen Betriebsart zu der Ergebnisse-Sammelleitung. Ein typischer Prüfmodul, beispielsweise der erste Prüfmodul 13 der Fig. 1, ist in Fig. weiter ins einzelne gehend veranschaulicht. Die einzelnen mit Fig. 2 angedeuteten Funktionen können jeweils mit herkömmlichen logischen Schaltkreisen, beispielsweise im Handel erhältlichen TTL-IC-Kreisen, verwirklicht werden. Einige der Einzelheiten des Prüfmoduls hängen von der Art der zur Verwirklichung des Moduls eingesetzten Schaltkreise ab. Insofern ist kein ins einzelne gehendes Logikschaltbild gezeigt.

Wie erwähnt, stehen die einzelnen Prüfmoduln mit der Prüfkonsole 16 über die Adressen-Sammelleitung 20 bzw. die Ergebnisse-Sammelleitung 21 in Verbindung. In der synchronen Betriebsart wird ein Zyklus für einen Prüfmodul durch den Empfang eines Startcodes und einer Adresse durch den Adressendecoder 25 eingeleitet. Die Einzelheiten dieses Signals werden weiter unten erörtert. Wenn der Adressendecoder 25 eine den speziellen Prüfmodul identifizierende Adresse erhält und decodiert, so erzeugt er ein Signal, das die Adressierung des speziellen Prüfmoduls anzeigt. Dieses Signals wird mit dem Analog-/Digital-Interface 26 und dem Taktgeber 30 gekoppelt. Es läßt das Analog-/Digital-Interface 26 für den Betriebszustand der zugehörigen Einheit repräsentative Signale austasten und die Ergebnisse als digitale Signale in einem digitalen Speicher speichern, der Bestandteil des Interface 26 ist. Die in dem Speicher gespeicherten Digitalsignale

509837/0827

werden mit den Ausgangsleitungen des Analog-/Digital-Interface 26 gekoppelt. Nachdem die Signale der Ausgangsleitungen des Analog-/Digital-Interface 26 sich stabilisiert haben, wird ein Startsignal durch das Interface mit dem Taktgeber 30 gekoppelt. Wenn der Taktgeber 30 das Startsignal erhält., erzeugt er ein sechs Impulse enthaltendes Taktsignal. Jeder dieser Impulse schaltet einen 6-Bit-Zähler 31 um einen Schritt weiter. Dieser Zähler 31 mit sechs Bit-Adressen kann ein Schieberegister sein, das eine Eins bei jedem Taktimpuls zu nachfolgenden Stufen des Schieberegisters verschiebt. Die Verwendung eines Schieberegisters kann das Decodieren vereinfachen, wenn der Speicher 32 klein ist.

Die Ausgänge des 6-Bit-Zählers 31 sind mit den Adresseneingängen des Speichers 32 gekoppelt. Diese Adresseneingänge geben an, welche Stelle im Speicher 32 gelesen werden soll. Der Speicher 32 ist vorzugsweise ein Lesespeicher (ROM-Speicher read only memory) mit sieben Wörtern und acht Bits je Wort. Der Speicher 32 ist vorzugsweise so ausgestaltet, daß Wörter permanent darin gespeichert werden können, die auch bei Leistungsausfall oder sonstigen unvorhergesehenen Störungen keine Änderung erfahren. Ein solcher Speicher kann als Diodenmatrix aufgebaut werden, wobei der Wert der einzelnen Bits durch die Anwesenheit oder Abwesenheit einer Diode an einer bestimmten Stelle in der Matrix bestimmt wird. Es ist außerdem davon auszugehen, daß die derzeitige Forschung zur Entwicklung geeigneter elektronisch änderbarer Festkörper-Speicher führt.

Die Ausgangssignale des Zählers 31 sind außerdem mit den Auswahleingängen digitaler Multiplexer 33 und 34 gekoppelt. Für jede von dem Adressen-Zähler 31 erzeugte Adresse wird einer der Multiplexer aktiviert. Die anderen Eingänge zu den Multiplexern sind Signale von dem Analog-/Digital-Interface 26. Die Ausgänge der Multiplexer 33 und 34 sind mit einem Eingang eines 8-Bit-Komparators 35 gekoppelt. Den anderen Eingang des

509837/0827

!Comparators 35 beaufschlagen die Ausgangssignale des Speichers 32. In Fig. 2 sind nur sieben Multiplexer angedeutet. Ihre Anzahl wird so gewählt, daß zwischen der Anzahl der von dem Zähler 31 erzeugten Adressen und den Multiplexern eine Eins-zu-Eins-Beziehung besteht. Die Wortlänge des Speichers 32 wird ebenfalls so gewählt, daß die Zahl der Bits in den einzelnen Wörtern der Zahl der Ausgänge von den einzelnen Multiplexern entspricht. Der Grund dafür wird nachstehend dargelegt.

Als Teil der Vorbereitung der einzelnen Prüfmoduln werden in jeder Speicherstelle digitale Datenwörter durch den Speicher 32 gespeichert. Diese Datenwörter sind auf einer Bit-für-Bit-Basis mit dem erwarteten Ausgang eines der Multiplexer 33, 34 identisch. Beispielsweise würde die erste Stelle im Speicher 32 mit dem erwarteten Ausgang des ersten Multiplexers 33 korrespondieren. Wenn der Adressen-Zähler 31 seine einzelnen Werte schrittweise durchläuft, werden die Multiplexer eins bis sieben aufeinanderfolgend aktiviert. Wenn ein bestimmter Multiplexer, beispielsweise der Multiplexer Nr. 1, aktiviert wird, wird der Inhalt der Speicherstelle Nr. 1 des Speichers 32 gelesen. Das an dieser Stelle gespeicherte Wort ist so gewählt, daß es auf einer Bit-für-Bit-Basis identisch mit dem erwarteten Ausgang des Multiplexers Nr. 1 ist. Der Ausgang des Multiplexers Nr. 1 und der Inhalt der Speicherstelle Nr. 1 des Speichers 32 werden durch den Komparator 35 verglichen. Entweder eine logische "Eins" oder "Null" wird als Ergebnis jeden Vergleichs in ein Schieberegister verschoben. Die Zustände einer logischen "Eins" bzw. "Null" entsprechen jeweils den erwarteten bzw. unerwarteten Ergebnissen.

Wenn der Adressen-Zähler 31 alle seine Werte durchlaufen hat, ist die Prüfung des dem Testmodul zugeordneten Aufbaus abgeschlossen. Alle "Eins"-Werte im Speicher- bzw. Schieberegister 36 entsprechen der Feststellung, daß der zugeordnete

50983 7/0827

Aufbau funktionsfähig ist. Demgegenüber zeigt eine logische "Null" an einer Stelle, daß der Aufbau fehlerhaft ist.

Wenn das dem Adressen-Bit unmittelbar folgende Betriebsart-Bit anzeigt, daß der Zyklus ein Abfragezyklus anstelle eines Prüfzyklus sein soll, gibt der Adressendecoder 25 ein Signal an ein Ergebnis-Interface 37. Das Interface 37 erzeugt einen mit der Ergebnis-Sammelleitung 21 gekoppelten ersten Impuls, der anzeigt, daß die zuvor durchgeführte Prüfung abgeschlossen und das Ergebnis verfügbar ist. Unmittelbar auf den Impuls, der anzeigt, daß die Ergebnisse vorangegangener Prüfungen verfügbar sind, folgt ein Bit, das anzeigt, ob die geprüfte Einheit funktionsfähig ist oder nicht» Diese Impulse werden von der Prüfkonsole 16 ausgewertet, um die Ergebniseinheit 23 auf den neuestan Stand zu bringen.

Die Einzelheiten der fs.j.-L lichen Festlegung der Information in der Adressen-Sammelleitung 21 bär/«, der Ergebnisse-Sammelleitung 22 sind iait Fig, 2 dargestellt„ Als erstes ist zu beachten, :iaß das digitale Signal der Adressen-Sammelleitung drei Niveaus aufweist, nämlich ein Null-, ^in Plus™ sowie ein Minusniv-sau, Der Ädressend^r-oä-ar 25 hat einen Sehaltungsaufbau, der dieses Signal in positive und negative Anteile unterteilt, wobei die negativen Anteile einen digitalen Taktimpuls und die positiven Anteile ein Datensignal bilden.

Jeder Zyklus der Prüfmoduln, sei es ein Prüf- oder ein Abfragezyklus, beginnt mit. einem Startcode. Ein Startcode-Signal wird von zwei aufeinanderfolgenden Taktimpulsen gebildet, bei deren Anwesenheit der Datenanteil des Signals der Adressen-Sammelleitung 20 eine logische "Eins" ist. wird dadurch angezeigt, daß der Datenanteil des Signals sich auf Plusniveau befindet. Ein typischer Startcode ist mit bezeichnet. Nach dem Startcode werden die Bits der Adresse und das Betriebsart-Steuerbit übertragen. Während der Zeit der Übertragung der Adressen- und Betriebsart-Steuerbits

5 0 9 8 3 7 / 08 2 7

wird jedoch nur jeder zweite Impuls des Taktsignals verwertet. Dies stellt eine bequeme Möglichkeit dar, um mittels des Adressendecodxerers 25 den Startimpuls zu erfassen. Der Einfachheit halber kann dies als Impulsbreitenmodulation angesehen werden.

In dem gezeigten System werden genügend Adressen-Bits abgegeben, um 16 Prüfmoduln zu adressieren. Wie zuvor erwähnt, wird nur jeder zweite Taktimpuls verwertet, um die Adresse zu verschieben, wobei drei typische Bits der Adresse mit dem Bezugszeichen 40 versehen sind. Der Adresse folgt unmittelbar ein Betriebsart-Bit, das für den Prüfmodul als Indiz dafür dient, ob eine Prüfung eingeleitet werden soll oder aber die im Schieberegister 36 gespeicherten Ergebnisse einer zuvor durchgeführten Prüfung ausgegeben werden sollen. Dieses Bit ist mit dem Bezugszeichen 43 versehen, wobei ein hohes Niveau anzeigt, daß eine Prüfung eingeleitet werden soll. In Fig. 3 ist somit die obere Impulsfolge diejenige, die von der Prüfkonsole 16 erzeugt wird, wenn eine Prüfung eingeleitet werden soll. Dem Betriebsart-Bit folgen zwei weitere Taktimpulse, die normalerweise der Ausgabe der Ergebnisse der Prüfkonsole zugeordnet sind. Im Pfüfzyklus werden diese Taktimpulse normalerweise nicht verwertet. Unmittelbar auf die der Ausgabe der Ergebnisse an die Prüfkonsole zugeordnete Periode folgt der für den nächsten Zyklus erzeugte Startcode.

Die in der Adressen-Sammelleitung 20 während eines Abfragezyklus erzeugten Daten sind mit der zweiten (unteren) Impulsfolge der Fig. 3 veranschaulicht. Die Startcode- und Adressenteile des Signals sind identisch mit den zuvor für den Prüfzyklus beschriebenen. Das Betriebsart-Bit 43 entspricht jetzt jedoch einer logischen "Null", was bedeutet, daß der Zyklus als Abfragezyklus ausgeführt werden soll. Nach dem Betriebsart-Impuls wird in der Ergebnisse-Sammelleitung ein Impuls erzeugt, der anzeigt, daß die Ergebnisse einer vorangegangenen Prüfung verfügbar sind. Beim Abfragezyklus wird

50983 7/0827

die Erzeugung weiterer Taktimpulse durch die Prüfkonsole 16 gesperrt, bis dieser Impuls, von der Prüfkonsole empfangen wird. Diese Verzögerung ist mit dem Bezugszeichen 44 angedeutet. Der die Verfügbarkeit der Ergebnisse anzeigende Impuls bzw. Ergebnis-Impuls ist mit dem Bezugszeichen 41 versehen. Diesem Ergebnis-Impuls 41 folgt unmittelbar ein zweiter Impuls 42. Wenn dieser Impuls, wie in Fig. 3 gezeigt, eine logische "Eins" ist, so hat die zuvor bezüglich der zugeordneten Einheit durchgeführte Prüfung ergeben, daß die Einheit funktionsfähig ist. Wenn andererseits die Prüfung ergeben hat, daß die Einheit nicht funktionsfähig ist, so ist dieses Signal eine logische "Null".

Man erkennt, daß das zuvor beschriebene System so abgewandelt werden kann, daß die einzelnen Prüfmoduln 1 bis η die zugeordneten Einheiten sequentiell prüfen können, ohne daß das Prüfsignal der Fig. 3 erforderlich wäre. Eine solche Abwandlung erfordert nur eine geringe Umstellung des Adressendecodierers und des Taktgebers 30, so daß der Taktgeber kontinuierlich weiterläuft, mit Ausnahme der Zeit, während der ein Abfragezyklus abläuft. Wenn in dieser Betriebsart gearbeitet wird, muß genügend Zeit zwischen der Decodierung der Adresse und der Ausgabe der Ergebnisse an die Ergebnis-Sammelleitung vergehen können, um sicherzustellen, daß der adressierte Prüfmodul die angegebene Prüfung abschließen und die Ergebnisse der Prüfung ausgeben (gaten) konnte. Diese Betriebsart wurde zuvor als die nicht synchrone Betriebsart beschrieben. Es kann davon ausgegangen werden, daß die notwendige Anpassung hinsichtlich der Prüfmoduln und der Prüfkonsole aufgrund der obigen Beschreibung und des Standes der Technik klar sind, so daß eine ins einzelne gehende Erläuterung nicht gegeben wird. Die Prüfkonsole 16 könnte auch durch einen digitalen Computer ersetzt werden. Ein solcher Aufbau könnte in Systemen vorteilhaft sein, in denen der Computer aus anderen Gründen schon zur Verfügung steht.

Patentansprüche; 509837/0827

Claims

Patentansprüche :

1. Prüfmodul für den Einsatz als Unterabschnitt eines komplexen Prüfsystems/ gekennzeichnet durch eine Einrichtung zum Empfangen und Decodieren von einen codierten Anteil, der für die von dein Modul auszuübende Funktion repräsentativ ist, enthaltenden Signalen von einer Prüfkonsole; eine Prüfeinrichtung zur Prüfung eines dem Modul zugeordneten Aufbaus und damit zur Erfassung des Betriebszustands des Moduls durch Vergleichen der Ergebnisse mindestens einer an der Anordnung vorgenommenen Prüfung mit für die erwarteten Ergebnisse repräsentativen gespeicherten Signalen; sowie durch eine Einrichtung zum Schalten (Gaten) der Ergebnisse einer an der Anordnung vorgenommenen Prüfung zu der Prüfkonsole in Abhängigkeit von einem Abfragesignal von der Prüfkonsole.

2- Prüfmodul nach Anspruch 1, dadurch gekennzeichnet^ daß der codierte Anteil einen ersten und einen zweiten Bestandteil aufweist, wovon der erste Bestandteil eine.ii ersten Code enthält, der durch die Decodiereinrichtung decodiert wird, um ein Signal zu erzeugen,» das die Prüfeinrichtung in Gang setzt, so dai3 diese die zugeordnete Anordnung auf ihre Funktionsfähigkeit prüft, und der zweite Bestandteil einen zweiten Code enthält, der decodiert wird, um ein Signal zu erzeugen, das die Ergebnisse der Prüfung an die Prüfkonsole abgibt (gatet).

3. Prüfmodul nach Anspruch 1 oder 2, gekennzeichnet durch eine Einrichtung zur Kopplung mehrerer Prüfmoduln mit der Prüfkonsole über zwei Reihen-Daten-Sammelleitungen auf Time-Sharing-Basis.

4. Prüfmodul nach Anspruch 5, dadurch gekennzeichnet, daß die Funktionsfähigkeit der dem Prüfmodul zugeordneten

50983 7/082?

Anordnung durch Vergleich, von Signalen, die für den Zustand der Funktionsfähigkeit: der Anordnung repräsentativ sind, mit einem in eineni Speicher, der einen Bestandteil des Prüfmoduls bildet,- gespeicherten digitalen Signal bestimmt wird.

5. Prüfmodul nach Anspruch 4, dadurch gekennzeichnet, daß der Speicher ein nicht löschender, elektronisch änderbarer Lesespeicher ist,

6. Prüfracdul nach Anspruch 4 oder 5_f gekennzeichnet durch ein Interface (26), das Signals, die in Beziehung zu dem Fiinktiünsfähigkeitsziist.änä der von aera Prüfmodul zu prüfenden Anordnung ste;.ie:i, austastet_f um erste Signale zu erzeugen, die mit den zweiter, digitalen Signalen verglichen werien, die in dem Speiche;: gespeichert sindj, am den Funktionsfähigkeitssustar.d der Anordnung zu bestimmen, deren Fur-ktiC-^sfähigksitsäustär-d s,a ermitteln ist.

7. Früfmodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, laß der Prüfeociul xalc c.^r Prüf konsole über mindestens eins Daten-Sana£iell£.i*"\ing in Verbindung steht, die mit einam drei rivsaus aufweisenden Datensignal arbeitet, so daß ein Taktsignal und ein Datensignal gleichzeitig über die Datenleitung(en) übertragen werden kann.

8. Prüfmodul nach Anspruch 7, dadurch gekennzeichnet, daß das Datensignal mindestens einen Startimpuls und Adressendaten enthält, die den Prüfmodul bestimmen, zu dem eine Verbindung hergestellt werden soll, und daß der Startimpuls und die Adressendaten Impulsbreiten-moduliert werden, um sie individuell durch den Prüfmodul identifizieren zu können.

509837/Ö8 2 7

Leerseite