DE2431580A1 - Speicherschaltung - Google Patents

Speicherschaltung

Info

Publication number
DE2431580A1
DE2431580A1 DE2431580A DE2431580A DE2431580A1 DE 2431580 A1 DE2431580 A1 DE 2431580A1 DE 2431580 A DE2431580 A DE 2431580A DE 2431580 A DE2431580 A DE 2431580A DE 2431580 A1 DE2431580 A1 DE 2431580A1
Authority
DE
Germany
Prior art keywords
capacitor
field effect
effect transistor
switching element
memory circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2431580A
Other languages
English (en)
Other versions
DE2431580C2 (de
Inventor
Yasuhiro Hideshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2431580A1 publication Critical patent/DE2431580A1/de
Application granted granted Critical
Publication of DE2431580C2 publication Critical patent/DE2431580C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Dipl.-lng. H. MITSCHERLICH 8 MÜNCHEN
Dipl.-Ing. K. GUNSCHMANN Steinsdorfstraße 10
Dr. rer. nat. W. KÖRBER @(08ΐΐ)«29 66 84
Dipl.-lng. J. SCHMIDT-EVERS 243158
PATENTANWÄLTE
1. Juli 1974
SONY CORPOPvATION
7-35 Kitashinagawa-6
Shinagawa-ku
Tokyo / Japan
Patentanmeldung
Speicherschaltung
Die Erfindung betrifft allgemein eine Speicherschaltung und insbesondere eine verbesserte Speicherschaltung mit einem Feldeffekttransistor mit isolierter Torelektrode
und einem Kondensator.
In Verbindung mit Fig. 1 wird eine bekannte Speicherschaltung mit einem isolierten Feldeffekttransistor
und einem Kondensator beschrieben. In Fig. 1 bezeichnet Q einen Metall-Oxid-Halbleiter-Feldeffekttransistor
(nachfolgend kurz MOS-Feldeffekttransistor bezeichnet). Ein Kondensator C befindet sich in Parallelschaltung zwi-
409882/1092
sehen der Torelektrode und der gemeinsamen Elektrode (welches die Quellen- oder Abzugselektrode und geerdet ist) des MOS-Feldeffekttransistors Q und eine Reihenschaltung aus einem Widerstand (Pufferwiderstand) R, und einem Schitelement RSW befindet sich in Reihenschaltung zwischen einem Eingangsanschluß 1 und der Torelektrode des MOS-Feldeffekttransistors Q. Die Ausgangselektrode (Abzugs- oder Quellenelektrode) des MOS-Feldeffekttransistors Q, von der ein Ausgangsanschluß 2 ausgeht, ist mit der Spannungsquelle B über einen Belastungswiderstand R„ verbunden.
Bei der bekannten Speicherschaltung wird, wenn das Schaltelement SW sich im Durchlaßζustand befindet, der Kondensator C über den Widerstand R1 und das Schaltelement SW durch eine Spannung aufgeladen bzw. entladen» die zwischen dem Eingangsanschluß 1 und der Erde angelegt wird, und eine bestimmte Ladungsmenge wird im Kondensator C gespeichert. Wenn sich das Schaltelement SW im Sperrzustand befindet, wird die am Kondensator C gespeicherte Ladung kaum entladen (infolge der hohen Eingangsimpedanz des MOS-Feldeffekttransistors Q) und dient, so wie er ist, zur Lieferung eines gespeicherten Ausgangs entsprechend der Spannung am Kondensator C zwischen dem Ausgangsanschluß 2 und der Erde.
Als Kondensator C zur Verwendung in der bekannten Speicherschaltung wird ein Kondensator gewünscht, der einen verhältnismässig hohen Ableitungswiderstand hat, jedoch hat ein Kondensator mit einem hohen Ableitungswiderstand eine entsprechend geringe Kapazität. Wenn jedoch der Kondensator C eine kleine Kapazität hat, kann im gespeicherten Ausgang ein Popgeräusch auftreten, wenn die Differenz zwischen der Eingangsspannung und der Spannung am Kondensator C groß ist und sich das Schaltelement SW im Durch-
409882/1092
laßzustand befindet, was nicht bevorzugt ist.
Eine erfindungsgemäße Speicherschaltung besitzt einen ersten Kondensator in Parallelschaltung zwischen der Torelektrode und der gemeinsamen Elektrode eines isolierten Feldeffekttransistors, dessen Torelektrode über ein erstes Schaltelement mit dem einen Ende eines zweiten Kondensators verbunden ist, während das andere Ende des zweiten Kondensators mit der gemeinsamen Elektrode des isolierten Feldeffekttransxstors verbunden ist, ein zweites Schaltelement in Reihenschaltung zwischen dem Verbindungspunkt des ersten Schaltelements und des zweiten Kondensators und einem Eingangsanschluß, wobei ein Ausgangsanschluß von der Ausgangselektrode des isolierten Feldeffekttransxstors weggeführt ist, und das erste sowie das zweite Schaltelement zusammengekuppelt zum Durchlaß- bzw„ Sperrzustand steuerbar sind«
Aufgabe der Erfindung ist die Angabe einer Speicherschaltung, die von den Mangeln der bekannten Schaltungen frei sind.
Ferner gehört es zur Aufgabe der Erfindung, eine Speicherschaltung zu schaffen, die eine lange Speicherzeit hat.
Weiter gehört es zur Aufgabe der Erfindung, eine Speicherschaltung zu schaffen, bei der das Entstehen eines Popgeräusches im Speicherausgang im wesentlichen vermieden werden kann, wenn ein Schaltelement in den Durchlaßzustand gebracht wird.
Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden näheren Beschreibung in
409882/1092
Verbindung mit der beiliegenden Zeichnung und zwar zeigen:
Fig, I ein Schaltbild einer bekannten Speicherschaltung und
Fig. 2 ein Schaltbild einer Speicherschaltung gemäß einer Ausführungsform der Erfindung.
Eine Ausführungsform der erfindungsgemäßen Speicherschaltung wird nachfolgend in Verbindung mit Fige 2 näher beschrieben, in der Bezugsziffern und -Zeichen, die den in Fig. 1 verwendeten entsprechen, entsprechende Elemente bezeichnen, so daß deren Beschreibung der Einfachheit halber weggelassen wird.
Bei der in Fig. 2 dargestellten Ausführungsform der Erfindung befindet sich ein erster Kondensator C. in Parallelschaltung zwischen der Torelektrode und der gemeinsamen Elektrode (Quellen- oder Abzugselektrode)eines Feldeffekttransistors mit isolierter Torelektrode (nachfolgend kurz MOS-Feldeffekttransistor bezeichnet) Q (bei der dargestellten Ausführungsform). Die Torelektrode des MOS-Feldeffekttransistors Q ist über ein erstes Schaltelement SW. mit dem einen Ende eines zweiten Kondensators C2 verbunden, dessen anderes Ende mit der gemeinsamen Elektrode des MOS-Feldeffekttransistor s Q verbunden ist. Ein zweites Schaltelement SW„ befindet sich in Reihenschaltung zwischen dem Eingangsanschluß 1 und dem Verbindungsρunkt des ersten Schaltelements SW1 und dem zweiten Kondensator C„ über den Widerstand R1, während der Ausgangsanschluß von der Ausgangselektrode (Abzugs- oder Quellenelektrode) des MOS-Feldeffekttransistors Q weggeführt ist. Bei der erfindungsgemäßen Schaltung sind das erste und das zweite
409882/10 92
Schaltelement SW1 und SW2 so gekoppelt, daß sie sich gemeinsam im Durchlaß- bzw. im Sperrzustand befinden.
2idiesem Falle wird ein Kondensator, der einen hohen Ableitwiderstand oder eine geringe Kapazität hat (dessen Entladungszeit beispielsweise mehrere Tage konstant ist) als erster Kondensator (L verwendet, sowie ein Kondensator, der eine große Kapazität (dessen Entladungszeit beispielsweise mehrere Stunden konstant ist) soll als zweiter Kondensator C2 verwendet werden.
Nachfolgend wird die Arbeitsweise der erfindungsgemäßen Speicherschaltung beschrieben. Wenn das erste und das zweite Schaltelement SW1 und SW2 gleichzeitig in den Durchlaßzustand gebracht werden, werden der erste und der zweite Kondensator C1. und C2 durch den Durchlaßzustand des Schaltelements SW1 zueinander parallelgeschaltet. Die Kondensatoren C1 und C2 werden entsprechend einer Eingangsspannung aufgeladen bzw. entladen, die an den EingangsanSchluß 1 und die Erde gelegt wird, und die Spannungen an den Kondensatoren C1 und C2 werden auf bestimmte Werte gebracht. Nachdem die Schaltelemente SW1 und SW2 gleichzeitig in den Sperrzustand gebracht worden sind, werden die Spannungen an den Kondensatoren C1 und C2 auf ihren Werten gehalten. Eine gespeicherte Ausgangsspannung wird zwischen dem Eingangsanschluß 2 und der Erde aufgrund der Spannung am ersten Kondensator C1 geliefert. In diesem Falle nimmt die jeweilige Spannung am Kondensator C1 bzw. C2 während der Zeit, während welcher die Schaltelemente SW1 und SW2 beide im Sperrzustand sind, allmählich entsprechend der Entladezeitkonstante des jeweiligen Kondensators C1 und C2 ab (jedoch hat der erste Kondensator C1 eine Beziehung zur Eingangsimpedanz des
409882/1092
MOS-Feldeffekttransistors Q)»
Bei der vorangehend beschriebenen erfindungsgemäßen Speicherschaltung befindet sich der erste Kondensator C1 in Parallelschaltung zwischen der Torelektrode und der gemeinsamen Elektrode des isolierten Feldeffekttransistors Q, dessen Torelektrode über das erste Schaltelement SW1 mit dem einen Ende des zweiten Kondensators C2 verbunden ist, dessen anderes Ende mit der gemeinsamen Elektrode des isolierten Feldeffekttransistors Q verbunden ist. Das zweite Schaltelement SW2 befindet sich in Reihenschaltung zwischen dem Verbindungspunkt des ersten Schaltelements SW1 und dem zweiten Kondensator C_ und dem EingangsanSchluß, während der Ausgangsanschluß 2 von der Ausgangselektrode des isolierten Feldeffekttransistors Q ausgeht. Ferner sind das erste und das zweite Schaltelement SW1 und SW2 miteinander zur gemeinsamen Steuerung in den Durchlaß- bzw. Sperrzustand gekoppelt. Die Speicherzeitperiode kann daher durch die Verwendung eines Kondensators verlängert werden, dessen Ableitwiderstand groß ist (und dessen Kapazität daher klein ist), wie der erste Kondensator C1, während wenn sich das erste und das zweite Schaltelement SW1 und SW, beide im Durchlaßzustand befinden, der zweite Kondensator C2 sich in Parallelschaltung zum ersten Kondensator C1 befindet, um die Kapazität groß im Vergleich zu der Kapazität zu machen, wenn nur der erste Kondensator C1 angeschaltet ist. Dies hat zur Folge, daß selbst wenn ein großer Spannungsunterschied zwischen einer Eingangsspannung und der Spannung am ersten Kondensator C1 besteht, das Auftreten eines Popgeräusches in dem gespeicherten Ausgang vermieden wird, wenn sich das erste und das zweite Schaltelement SW1 bzw. SW2 beide im Durchlaßzustand befinden. Ferner wird, wenn die Kapazität des zweiten Kondensators C erhöht wird, das Entstehen des
409882/1092
Popgeräusches ebenso viel verringert wird. In diesem Falle hat die Verminderung des Ableitwiderstandes begleitet mit der Zunahme der Kapazität des zweiten Kondensators C2 keinen Einfluß auf die Speicherungszeitperiode.
Wenn der zweite Kondensator C2 eine große Kapazität hat, wird ein äusseres Geräusch durch den zweiten Kondensator C2 so weitgehend umgeleitet, daß der Einfluß des Geräusches auf den gespeicherten Ausgang herabgesetzt wird.
Wenn der Inhalt des Speichers in der Speicherschaltung sofort geändert wird, da die Differenz zwischen den Spannungen des ersten und des zweiten Kondensators gering ist, wird die Gefahr, daß das Popgeräusch in dem gespeicherten Ausgang auftritt, weiter herabgesetzt.
Obwohl in der vorangehenden Beschreibung als MOS-FeIdeffekttransistor beispielsweise ein Feldeffekttransistor mit isolierter Torelektrode verwendet wird, besteht keine Notwendigkeit, den isolierten Feldeffekttransistor auf den MOS-Feldeffekttransistor zu beschränken, sondern es können andere Arten von isolierten Feldeffekttransistoren mit den gleichen Wirkungen verwendet werden»
Die Erfindung ist nicht auf die dargestellte und beschriebene Ausführungsform beschränkt, sondern kann innerhalb ihres RAhmens verschiedene Abänderungen erfahren.
Patentansprüche:
409882/1092

Claims (2)

  1. Patentansprüche ;
    (Iy Speicherschaltung, gekennzeichnet durch
    (a) einen Eingangsanschluß (1);
    (b) einen isolierten Feldeffekttransistor (Q);
    (c) einen ersten Kondensator (C^) in Parallelschaltung zwischen der Torelektrode und der gemeinsamen Elektrode des isolierten Feldeffekttransistors;
    (d) ein erstes Schaltelement (SW^);
    (e) einen zweiten Kondensator (C2), dessen eines
    Ende mit der Torelektrode des isolierten Feldeffekttransistors (Q) über das erste Schaltelement (SW1) verbunden ist und dessen anderer Anschluß mit der gemeinsamen Elektrode des isolierten Feldeffekttransistors verbunden ist;
    (f) ein zweites Schaltelement (SW2), das zwischen einem Verbindungspunkt des ersten Schaltelements (SW-, ) mit dem zweiten Kondensator (C2) und dem Eingangsanschluß (1) geschaltet ist; und
    (g) einen Ausgangsanschluß, der von einer Ausgangselektrode des isolierten Feldeffekttransistors (Q) weggeführt ist, welche Schaltelemente (SW., SW2) zur gemeinsamen Steuerung in den Durchlaß bzw. in den Sperrzustand gekoppelt sind.
  2. 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazität des ersten Kondensators (C^) kleiner als
    409882/ 1092
    diejenige des zweiten Kondensators (C2) ist.
    3· Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Feldeffekttransistors mit isolierter Torelektrode ein Metall-Oxid-Halbleiter-Feldeffekttransistor ist.
    Der Patentanwalt
    ί ^-
    J. mil·
    409882/1092
    Leerseite
DE2431580A 1973-06-30 1974-07-01 Speicherschaltung Expired DE2431580C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1973077693U JPS5522640Y2 (de) 1973-06-30 1973-06-30

Publications (2)

Publication Number Publication Date
DE2431580A1 true DE2431580A1 (de) 1975-01-09
DE2431580C2 DE2431580C2 (de) 1986-09-11

Family

ID=13640960

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2431580A Expired DE2431580C2 (de) 1973-06-30 1974-07-01 Speicherschaltung

Country Status (8)

Country Link
US (1) US3919699A (de)
JP (1) JPS5522640Y2 (de)
CA (1) CA1025121A (de)
DE (1) DE2431580C2 (de)
FR (1) FR2235456B1 (de)
GB (1) GB1443588A (de)
IT (1) IT1015566B (de)
NL (1) NL7408737A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090256A (en) * 1975-05-27 1978-05-16 Motorola, Inc. First-in-first-out register implemented with single rank storage elements
GB1570887A (en) * 1976-03-13 1980-07-09 Ass Eng Ltd Speed responsive systems
DE2740113A1 (de) * 1977-09-06 1979-03-15 Siemens Ag Monolithisch integrierter halbleiterspeicher
JPS5753897A (en) * 1980-09-14 1982-03-31 Ricoh Co Ltd Signal detecting circuit
DE3277105D1 (en) * 1981-05-08 1987-10-01 Hitachi Ltd Signal voltage dividing circuit
US4578772A (en) * 1981-09-18 1986-03-25 Fujitsu Limited Voltage dividing circuit
US4656661A (en) * 1984-12-13 1987-04-07 American Telephone And Telegraph Company Switched capacitor coupled line receiver circuit
US6232931B1 (en) 1999-02-19 2001-05-15 The United States Of America As Represented By The Secretary Of The Navy Opto-electronically controlled frequency selective surface
WO2008012459A2 (fr) 2006-07-27 2008-01-31 Stmicroelectronics Sa Circuit de retention de charges pour mesure temporelle
FR2904463A1 (fr) 2006-07-27 2008-02-01 St Microelectronics Sa Programmation d'un circuit de retention de charges pour mesure temporelle
FR2904464A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Circuit eeprom de retention de charges pour mesure temporelle
EP2047475B1 (de) * 2006-07-27 2010-06-16 Stmicroelectronics SA Schaltung zur auslesung eines ladungszurückhaltungselements zur zeitmessung
FR2926382B1 (fr) * 2008-01-11 2010-02-26 Proton World Internat Nv Hierarchisation de cles cryptographiques dans un circuit electronique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373295A (en) * 1965-04-27 1968-03-12 Aerojet General Co Memory element
US3729723A (en) * 1970-11-05 1973-04-24 Nippon Electric Co Memory circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1256068A (en) * 1967-12-07 1971-12-08 Plessey Co Ltd Improvements in or relating to logic circuit arrangements
US3581292A (en) * 1969-01-07 1971-05-25 North American Rockwell Read/write memory circuit
US3618053A (en) * 1969-12-31 1971-11-02 Westinghouse Electric Corp Trapped charge memory cell
US3646525A (en) * 1970-01-12 1972-02-29 Ibm Data regeneration scheme without using memory sense amplifiers
US3652914A (en) * 1970-11-09 1972-03-28 Emerson Electric Co Variable direct voltage memory circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373295A (en) * 1965-04-27 1968-03-12 Aerojet General Co Memory element
US3729723A (en) * 1970-11-05 1973-04-24 Nippon Electric Co Memory circuit

Also Published As

Publication number Publication date
FR2235456B1 (de) 1978-04-14
JPS5025444U (de) 1975-03-24
CA1025121A (en) 1978-01-24
DE2431580C2 (de) 1986-09-11
US3919699A (en) 1975-11-11
IT1015566B (it) 1977-05-20
GB1443588A (en) 1976-07-21
JPS5522640Y2 (de) 1980-05-29
FR2235456A1 (de) 1975-01-24
NL7408737A (nl) 1975-01-02

Similar Documents

Publication Publication Date Title
DE2553517A1 (de) Verzoegerungsschaltung mit feldeffekttransistoren
DE3643161C2 (de) Verfahren und Vorrichtung zur Offsetspannungs-Korrektur in einem Analog/Digital-Umsetzer
DE2121358A1 (de) Strombegrenzende Schaltung für komplementär-symmetrische Inverter
DE3931596A1 (de) Spannungsvervielfacherschaltung
DE2431580A1 (de) Speicherschaltung
DE2356974A1 (de) Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen
DE3051230C2 (de) Spannungserhöhungsschaltung
DE2708702A1 (de) Selektionstreiberschaltung
DE3301792A1 (de) Geschaltete kondensatorkette mit verminderter kapazitaet
DE2845100C3 (de) Speicherschaltung
DE3236729C2 (de)
DE3245582A1 (de) Dynamische verstaerkerschaltung
DE2362098C2 (de) Integrierte logische Schaltung
DE2314015C3 (de) Signalverstärker
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE2842690C2 (de)
DE2851111C2 (de) Zweidimensionale Analog-Speicheranordnung
DE1537975A1 (de) Schaltanordnung zur Verringerung der Auswirkungen positiver Rueckkoppelungsgeraeusche in Mehrphasen-Torschaltungen
DE19924568B4 (de) Ladungspumpe
DE69113414T2 (de) Integrierte Konstantstromversorgung.
EP0024549B1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
DE2403756A1 (de) Schaltung fuer einen elektronisch steuerbaren widerstand
DE1959956A1 (de) Elektrischer Speicherkreis
DE102004013139A1 (de) Offsetkompensationsschaltkreis, der eine Offsetspannung eines Treiberschaltkreises kompensiert, sowie Treiberschaltkreis mit Offsetkompensationsfähigkeit und Flüssigkristallanzeigevorrichtung, die den Offsetkompensationsschaltkreis verwenden
DE2243671A1 (de) Monolithisch integrierbare inverterschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee