DE2428495B2 - Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren - Google Patents

Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren

Info

Publication number
DE2428495B2
DE2428495B2 DE19742428495 DE2428495A DE2428495B2 DE 2428495 B2 DE2428495 B2 DE 2428495B2 DE 19742428495 DE19742428495 DE 19742428495 DE 2428495 A DE2428495 A DE 2428495A DE 2428495 B2 DE2428495 B2 DE 2428495B2
Authority
DE
Germany
Prior art keywords
input
circuit
output
voltage
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19742428495
Other languages
English (en)
Other versions
DE2428495A1 (de
Inventor
Ferruccio; Squartini Giorgio; Rom Pausini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE2428495A1 publication Critical patent/DE2428495A1/de
Publication of DE2428495B2 publication Critical patent/DE2428495B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung bezieht sich auf eine Anordnung zur Störungsunterdrückung in synchronisierten Oszillatoren der \n mit einem spannungsgesteuerten Oszillator, welcher mit einer Spannung, abgeleitet von einem Phasenvergleich zwischen der Oszillatorfrequenz und einer Synchronisierfrequenz in einem Phasenkomparator, gesteuert ist. und mit einem in der Regelstrecke des Oszillators zwischen ein Tiefpaßfilter und einen Steuereingang des spannungsgesteuerten Oszillators geschalteten Speicherkreis, der den Momentanwert der Steuerspannung speichert, insbesondere für den Einbau in Fernmeldeanlagen. Eine solche Anordnung ist beispielsweise durch die DT-OS 19 51 722 bekanntgewo;
In auf der Frequenz-Multiplex-Ubertragung basierenden Fernmeldeanlagen ist es oin bekanntes Problem, die Hauptoszillatoren zu synchronisieren, von welchen die verschiedenen Trägerfrequenzen abgeleitet werden. Infolge der Tatsache, daß die Zahl der Kanäle in solchen Anlagen mehr und mehr zunimmt (es gibt heute Systeme mit 10 800 Kanülen), steigen die Anforderungen an die Frequenzstabilität dieser Hauptoszillatoren. Es war daher erforderlich, diese Oszillatoren dauernd nachzustellen, wobei die Nachstellungen von einer besonders ausgebildeten Mannschaft durchgeführt werden müssen.
Dm die Notwendigkeit dieser Nachstellungen zu verringern und die Übertragungsqualiiät zu verbessern, besteht eine bekannte Lösung darin, die verschiedenen Hauptoszil!a!"ren in einer Station oder sogar in einem ganzen Netz mit nur einem Synchronisiersignal zu synchronisieren, welches von einem Bezugsoszillator kommt.
In dem allgemein zum Synchronisieren eines Oszillators verwendeten System wird eine Frequenz gleich der Synchronisierfrequenz, von der Frequenz des /1. synchronisierenden Oszillators abgeleitet. Diese zwe [ lequen/en werden in einem Phasenkomparator verglichen, an dessen Ausgang eine Gleichspannung pro portional der Phasendifferenz zwischen den zwei IYe quenzen n.ieh geeignetem Filtern erzielt wird. Diese Gleichspannung steuert die Abstimmung des Haupios-/illaiors beispielsweise durch Beeinflussung einer Varaktordiode in dem Abstimmkreis (phasengesperrtc Schleifesioszillaloren).
Wenn eine der zwei Frequenzen von der anderen abweicht, tritt eine Phasendifferenz auf, welche ihrerseits eine Spannung über der Varaktordiode bewirkt,
Γ Α\ί* Frpnnpny ήρκ upstr^nprip·-» Ot7ill-jT^rt. .τΛοη
WUl aui *J"- · * -η c- ■ J — -*~. ~ fc^«·'
dert wird, bis der Synchronismus zwischen den beiden Frequenzen wieder hergestellt ist.
Bei Schaltungen dieser Art ist es erforderlich, einen Speicherkreis vorzusehen, welcher die die Varaktordiode steuerrJe Gleichspannung zu speichern vermag, da im Fall einer Unterbrechung des Synchronisiersignals der Hauptoszillator nicht von der Frequenz abweichen darf, die er vor Cer Unterbrechung hatte. Dies würde nämlich bedeuten, daß eine große Zahl von Kanälen außer Funktion gebracht würde. Der Speicherkreis sollte selbst bei einer momentanen Unterbrechung der Versorgungsspannung arbeiten, da sonst ein kurzer Spannungsabfall zusammen mit einer gleichzeitig aufireienden Unterbrechung des Synchronisiersignals zu einem Ausfall der entsprechenden Kanäle führen wür-4e.
Die auf diesen Prinzipien beruhenden bisher bekannten Schaltungen haben jedoch einen wesentlichen Machteil dahingehend, daß sie sich als zu empfindlich (uf Störungen der Synchronisierfrequenz erwiesen hafcen. Wenn das Synchronisiersignal eine plötzliche Phatenänderung beispielsweise durch eine Störung oder durch die Betätigung einer Schaltvorrichtung zeigt, wird der Phasenkomparator in der Synchronisiei schaltung bekannter Art auf diese Phasenänderung reagieren und die Frequenz des Oszillators wird geändert werden. Da die beiden in dem Komparator verglichenen Frequenzen jetzt verschieden sind, wird eine schnelle Änderung der Phasendifferenz und folglich der Ausgangsspannung des Komparator aultreten, welche bewirkt, daß die Frequenz des Oszillators geändert wird, bis die Gleichgewichtslage, welche vor der Phasensprungstörung vorhanden war. wieder hergestellt ist.
Wenn die Phasendifferenz zwischen den beiden Frequenzen, welche in dem Phasenkomparator verglichen werden, wieder den Wert vor der Störung erreicht hat, nimmt die Ausgangsspannung des Komparator wieder einen solchen Wert an. daß die Oszillatorfrequenz dem Synchronisiersignal entspricht und die Phasendifferenz nicht mehr geändert wird. Aus dieser Schlußfolgerung ist zu entnehmen, daß bei einer bekannten Synchronisieranordnung eine Störung, z. B. ein Phasensprung, einen Übergangsverlauf bewirkt, währenddessen die von dem Hauptoszillator erzeugte Frequenz nicht mehr gleich der Synchronisierfrequenz ist. Die Differenz zwischen der Oszillatorfrequenz und der Synchronisierfrequenz kann maxima! so groß wie der Synchronisierbereich sein. Der Synchronisierbereich wird in diesem Zusammenhang als der Variationsbereich der Oszillatorfrequenz definiert.
Der Übergangszustand, während welchem die Oszillatorfrequenz, nicht korrekt ist, hat eine Dauer, weiche von dem Aufbau der Synchronisierschaltung abhängt, normalerweise jedoch wahrscheinlich etwa einige zehn Sekunden bis einige zehn Minuten scm wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Störungsunterdrückung in einem synchronisierten Oszillator mit spannungsgesteuertem Oszillator zu schaffen, welche über ein Tiefpaßfilter durch eine Spannung, abgeleitet aus einem Phasenvergleich fi5 zwischen der Oszillatorfrequenz und einer Synchronisierfrequenz, derart gesteuert ist, daß die Störung die in dem Speicherkreis gespeicherte und dem Eingang des
spannungsgesteuerten Oszillators zugeführte Steuerspannung nicht beeinflussen kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch e;p.ep, Blcckierkreis, der auf plötzliche Störungen in der Ausgangsspannung des Phasenkomparators anspricht und eine Speichersteuereinrichtung derart während der Dauer der Störung beeinflußt, daß der Speicherkreis unter Beibehaltung des letzten korrekten Steuerspannungswcrtes von der Ausgangsspannung des Phasenkomparator nicht beeinflußt wird.
Plötzliche Phasensprünge in der Steuerspannung W'erden infolge der erfindungsgemäßen Ausbildung der Anordnung nicht auf das Regelsignal übertragen.
Zweckmäßige Ausführungsformen bzw. Weiterbildungen der Erfindung ergeben sich aus den weiteren Ansprüchen.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargesielh und wird im folgenden näher beschrieben. In der Zeichnung zeigt
F i g. 1 ein Blockschaltbild eines synchronisierten Oszillators,
F i g. 2 ein ausführlicheres Blockschaltbild eines Speicherkreises des Oszillators,
F i g. 3 einen Versorgungskreis für den .Speicherkreis und
F i g. 4 ein ausführlicheres Blockschallbild des Blokkierkreises in F ig. ί.
Ein synchronisierter Oszillator entsprechend der in der Zeichnung gezeigten Ausführungsform enthält einen Phasenkomparator 1 mit zwei Eingängen, dessen erstem Eingang ein Synchronisiersignal von einer Synchronisiersignal-Leitung 2 nach Verstärkung in einem Verstärker .3 zugeführt wird. I Jem zweiten Eingang wird über eine Leitung 4 ein Signal zugeführt, welches von einem Frequenzteiler 5 kommt, der seinerseits das Ausgangssignal eines spannungsgesteuerten Oszillators 6 durch einen solchen Faktor teilt, daß die geteilte Oszillaiorfrcquenz und die Synchronisierfrequenz, einander entsprechen.
Der Ausgang des Phasenkomparators 1 ist über eine Leitung 7 mit einem Tiefpaßfilter 8 verbunden, dessen Ausgang über eine Leitung 9 einerseits mit dem Eingang eines Speicherkreises 10 und andererseits mit dem ersten Eingang eines Blockierkreises 11 verbunden ist, dessen Zweck darin besteht, den Speicherkreis in Aktion treten zu lassen, sobald Störungen auf der Leitung 9 auftreten, wie es im folgenden näher beschrieben ist. Einer der Ausgänge des Speicherkreises 10 ist mit einer Leitung 13 verbunden, welche zu einer im Abstimmkreis des Oszillators 6 enthaltenen Varaktordiode 14 führt. Der andere Ausgang des Speicherkreises ist über eine Leitung 31 mit einem zweiten Eingang des Blockierkreises 11 verbunden. Der Ausgang des Oszillators 6 ist über eine Leitung 15 mit dem Eingang des Frequenzteilers 5 verbunden.
Die Schaltung arbeitet auf folgende Weise: Der Phasenkomparator 1 vergleicht die Phasenlage des Synchronisiersignals von der Leitung 2 mit der Phasenlage des Signals von dem Oszillator 6, welches auf die Frequenz des Synchronisiersignals geteilt ist. Der Zweck des Speicherkreises 10 beste!1! darin, die Ausgangsglcklispannung ίι speichern, he sie der Varaktordiode 14 in dem Oszillator b zugeführt wird. Der Zweck des Blivk'ei kreises ff besieht, wie oben erwähnt, darin, i.:ipc derartige Sicueifunktion auszuführen, daß der Speichel ki eis immer dann den richtigen Steuerspannungsweri für den Oszillator hält, wenn eine Störung auf der Leitung 9 auftritt. In einer Ausführungsform des
Speicherkreises 10 nach F i g. 2 ist der Speicherkreis ein digitaler Speicherkreis. Er besteht aus einem Analog/Digital-Umsetzer 16 mit einer Kapazität von 8 Bits. Das Analogsignal wird über die Leitung 9 zugeführt, und der digitale Ausgangswert erscheint auf acht parallelen Leitern, welche mit den Eingängen eines Digital/Analog-Umsetzers 20 verbunden sind, ebenfalls mit einer Kapazität von 8 Bits. Der Ausgang des Umsetzers 20 ist mit einem Eingang eines Differenzverstärkers 21 verbunden, dessen anderer Eingang über einen Widerstand 22 mit einem festen Potential (Erde) verbunden ist. Der Ausgang des Differenzverstärkers 21 ist mit der Leitung 13 verbunden.
Der Umsetzer 16 enthält einen Zähler 17 mit acht binären Stufen, wobei die einzelnen Stufen mit den Eingängen des Digital/Analog-Umsetzers 20 verbunden sind. Der Eingang des Zählers 17 ist mit einem Taktimpulsgenerator 18 verbunden, welcher zwei Steuereingänge aufweist, von denen einer mit einer Leitung 12 und der andere mit dem Ausgang eines Differenzverstärkers 19 verbunden ist. Einer der beiden Eingänge des Differenzverstärkers 19 ist mit der Leitung 9 verbunden, während der andere mit dem Ausgang des Differenzverstärkers 21 verbunden ist.
Der Speicherkreis arbeitet auf folgende Weise: Zweck des Analog/Digital-Umsetzers 16 ist es. die Eingangsspannung auf der Leitung 9 in eine in binärer Form an den acht Ausgängen des Zählers 17 verfügbare numerische Information umzusetzen. Dem Zähler 17 werden von dem Taktimpulsgenerator 18 Taktimpulse zugeführt, jedoch nur dann, wenn der Differenzverstärker 19 eine Ausgangsspannung hat. welche von Null verschieden ist. Die Zählrichtung des Zählers 17 hängt von der Polarität der Ausgangsspannung des Differenzverstärkers ab. Wenn z. B. die Ausgangsspannung des Digital/Analog-i Imsetzers 20 größer als die Eingangsspannung auf der Leitung 9 ist. wird der Zähler zurückgeschaltet, bis ein Ausgleich erzielt ist. Wenn die Ausgangsspannung des Differenzverstärkers gleich Null ist, was der Fall ist, wenn die beiden Eingangsspannungen gleich sind, hält der Zähler an.
Der Digital/Analog-Umsetzer 20 bringt die im Ausgang des Zählers 17 gespeicherte binäre Information zurück in eine analoge Form. Nach der Verstärkung in dem Differenzverstärker 21 wird die analoge Spannung einem der Eingänge des Differenzverstärkers 19 zugeführt, welcher als Spannungskomparator arbeitet. So erscheint auf der Ausgangsleitung der Leitung 13 eine Ausgangsspannung, welche gleich der Eingangsspannung innerhalb einer Stufe des Digital/Analog-Umsetzers ist. Wenn der Zähler 17 nach Fig. 2 acht binäre Stufen hat, weist die Ausgangsspannung des Digital/Analog-Umsetzers 20 256 verschiedene Pegel auf, und das Intervall oder die Abstufung ist gleich dem Maximalwert der Eingangsspannung geteilt durch 256.
Der Blockierkreis 11 in F i g. 1 ist vorgesehen, um den Taktimpulsgenerator 18 durch ein Haltesignal auf der Leitung 12 anzuhalten, wenn z. B. die Versorgungsspannung wegbleibt. Der Zähler 17 hält dann die numerische Information, welche vor der Unterbrechung der Versorgungsspannung zur Verfugung stand. Um ein Verschwinden der Information in dem Zähler zu verhindern, wenn auch der Zähler durch die Unterbrechung in der Versorgungsspannung beeinflußt würde, besteht der Zähler zweckmäßigerweisc aus einem komplementären integrierten MOS-Krcis (COSMOS). Ein solcher Zähler kann selbst dann arbeiten, wenn sich die Versorgungsspannung in weiten Grcn/cn ander', und sein Stromverbrauch ist sehr gering. Dies macht es möglich, die gespeicherte numerische Information mit Hilfe eines einfachen kapazitiven Speicherkreises selbst dann zu halten, wenn die Versorgungsspannung während einiger Sekunden ausfällt. Ein solcher Kreis ist in F i g. 3 gezeigt, wo ein Kondensator 23 parallel zu dem Versorgungskreis des Zählers 17 geschaltet ist. Der Zähler ist von den übrigen Kreisen 24 durch eine Diode 25 isoliert. Wenn die Versorgungsspannung
ίο wegfällt, hält der Kondensator genügend Versorgungsspannung über dem Zähler 17, während gleichzeitig durch die nichtleitende Diode 25 verhindert wird, daß die übrigen Kreise 24 den Kondensator entladen.
F i g. 4 zeigt ein Blockschaltbild des Blockierkreises
11. Die Ausgangsspannung des Tiefpaßfilters 8 wird außer dem Speicherkreis 10 auch dem Eingang des Blockierkreises 11 zugeführt, wobei dieser Eingang einerseits direkt mit einem Eingang eines Differenzverstärkers 26 und andererseits über einen Verzögerungskreis 27 mit dem anderen Eingang des gleichen Differenzverstärkers 26 verbunden ist. Unter der Annahme, daß die Ausgangsspannung des Tiefpaßfilters 8 infolge einer Phasenänderung des Synchronisiersignals plötzlich geändert wird, tritt am Ausgang des Differenzverstärkers 26 ein Impuls auf. Die Spannung im zweiten Eingang dieses Differenzverstärkers ist nämlich während einer gewissen Zeit infolge der Verzögerungsschaltung 27 unverändert, während die Spannung im ersten Eingang sofort jeder Spannungsänderung folgt.
Der Differenzverstärker wird daher während einer bestimmten Zeit, welche von den Eigenschaften des Verzögerungskreises abhängt, außer Abgleich gebracht. Dieser Impuls am Ausgang des Differenzverstärkers 26 setzt einen bistabilen Flip-Flop-Kreis 28 in Betrieb, so daß ein Blockiersignal auf der Leitung 12 hervorgerufen wird. Der Taktimpulsgencrator 18 wird blockiert und die Spannung im Ausgang des Speicherkreises 10 wird gehalten. Die Sperrung oder Blockierung wird aufrechterhalten, bis der bistabile F'lip-Flop-Kreis 28
4" durch einen Impuls an einem Eingang 29 rückgestellt wird. Dieser Impuls kommt von einem Triggerkreis 30 dann, wenn dessen mit dem Ausgang des Differenzverstärkers 19 als Komparator über die Leitung 31 verbundener Eingang den Pegel Null hat. Diese Bedingung ist nur dann erfüllt, wenn die Eingangsspannung des Speicherkreises wieder gleich der Ausgangsspannung ist.
Zusammengefaßt arbeitet der Blorkierkreis 11 derart, daß er eine Beeinflussung des Zählers 17 durch den Taktimpulsgenerator 18 verhindert, sobald eine schnelle Änderung der Ausgangsspannung des Tiefpaßfilters 8 auftritt, wobei der Oszillator 6 seine Frequenz hält. bis die Phase und damit die Spannung im Ausgang des Tiefpaßfilters wieder den Wert vor der Störung erreicht.
Es versteht sich, daß der Blockierkreis auch dann arbeitet, wenn ein Synchronisiersigna!, nicht auftritt, da die Spannung im Ausgang des Phasenkomparator? plötzlich wegbleibt, und bewirkt, daß der Speicherkreis gesperrt wird, und weiter die gleiche Steuerspannung an den Oszillator wie vor dem Ausfall des Synchronisiersignals abgibt.
Kurz umrissen umfaßt die beschriebene Anordnung einen synchronisierten Oszillator mit Phascnvcrriegc '1^ lungsschleifc. wobei ein die Oszillatorfrequenz und die Synchronisicrfrequcnz vergleichender Phasendctcktoi dazu verwendet wird, cmc die OsziiUitorfrequcn/ steuernde Spannung abzuleiten Fir Spciehcrkrcis iv
zwischen dem Phasendetektor und dem Oszillator vorgesehen und hält den Momentanwert des Detektorausgangs. Ein Blockierkreis ist vorgesehen, welcher Störungen in der Steuerspannung feststellt und verhindert, daß sich der in dem Speie'nerkreis gehaltene Wert ändert, ehe die Störung vorbei ist.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Anordnung zur Störungsunterdrückung in synchronisierten Oszillatoren der Art mit einem span- ä nungsgesteuerten Oszillator welcher mit einer Spannung, abgeleitet von einem Phasenvergleich zwischen der Oszillatorfrequenz und einer Synchronisierfrequenz in einem Phasenkomparator, gesteuert ist, und mit einem in der Regelstrecke des Oszillators zwischen ein Tiefpaßfilter und einen Steuereingang des .spannungsgesteuerten Oszillators geschalteten Speicherkreis, der den Momentanwert der Steuerspannung speichert, gekennzeichnet durch einen Blockierkreis (11), der auf plötzliche Störungen in der Ausgangsspanaung des Phasenkomparator (1) anspricht und eine Speichersteuereinrichtung (18, 19, 21) derart während der Dauer der Störung beeinflußt, daß der Speicherkreis (10) unter Beibehaltung des letzten korrekten Steuerspannungswertes von der Ausgangsspannung des Phasenkomparators nicht beeinflußt wird.
2. Anordnung nach Anspruch 1. dadurch gekennzeichnet, daß der Speicherkreis (10) einen Analog/Digiial-Umsetzer (16) enthält, welcher einen mit dem Ausgang des Tiefpaßfilters (8) verbundenen Analogeingang (9), einen mit dem Blockierkreis (11) verbundenen Blockiereingang (12) und einen dritten Eingang sowie eine Anzahl von /Vdigitalen Ausgängen entsprechend seiner Kapazität aufweist, und einen Digital/Analog-Umsctzer (20) enthält, welcher N digitale Eingange und einen analogen Ausgang aufweist, der einerseits auf den Steuereingang des Oszillators (6) und andererseits auf den dritten Eingang des Analog/Digital-Umsetzers (16) geschaltet ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Analog/Digital-Umsetzer (16) einen ersten Differenzverstärker (19), dessen einer Eingang auf den Analogeingang (9) und dessen anderer Eingang auf den Ausgang des Digital/Analog-Umsetzers (20) geschaltet ist, einen Taktimpulsgenerator (18) mit einem ersten, mit dem Blockiereingang (12) verbundenen und einem zweiten mit dem Ausgang des Differenzverstärkers (19) verbundenen .Steuereingang, und einen Zähler (17) mit Λ' parallelen, mit dem Digital/Analog-Dmsetzer (20) verbundenen Ausgängen und mit einem mit dem Ausgang des Taktinipulsgencrators (18) verbündenen Eingang aufweist und daß tier Taktimpulsgencrator (18) derart angeordnet ist, daß er blockiert wird, wenn die Ausgangsspannung des Differenzverstärkers (19) Null ist, und in verschiedenen Richtiiiiyi1!! abhängig von der Polarität dieser Ausgangsspannung weiterschaltet, wenn die Ausgangsspannung von Null verschieden ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Zähler (17) wenigstens einen integrierten Schaltkreis mit niedrigem Stromverbrauch aufweist, dessen Versorgungsanschlüsse parallel zu einem Speicherkondensaior (2J) geschähet sind, und daß der Schaltkreis den Versorgungs.stmm über eine Diode (25) erhalt, die bei Ausfall der Energieversorgung in Sperrichtung beaufschlagt wird und 6 ein Entladen des Speicherkondensators (23) durch andere Schaltkreise (24) außer durch den Zähler (\7) verhindert.
5 Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Schaltkreis mit niedrigem Stromverbrauch ein komplementärer MOS-Schaltkreis
ist.
5 Anordnung nach Anspruch 3. 4 oder 5, dadurch gekennzeichnet daß der Blockierkreis (H) einen zweiten Differenzverstärker (26) enthält, dessen einer Eingang direkt und dessen anderer Eingang über einen Verzögerungskreis (27) mit dem Analogeingang (9) und dessen Ausgang mit dem Setzeingang eines bistabilen Kreises (28) verbunden ist, daß der Ausgang (12) des bistabilen Kreises (28) der Ausgang des Blockierkreises (Ii) ist und daß der Rückstelieingang (29) des bistabilen Kreises (28) über einen Triggerkreis (30) derart mit dem Ausgang des ersten Differenzverstärkers (19) verbunden ist, daß der bistabile Kreis (28) rückstellbar ist. wenn die Eingangsspannungen des Differenzverstärkers (19) gleich sind.
DE19742428495 1973-06-18 1974-06-12 Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren Withdrawn DE2428495B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT50862/73A IT986172B (it) 1973-06-18 1973-06-18 Dispositivo di sincronizzazione automatica per un oscillatore in particolare per impianti di tele comunicazione

Publications (2)

Publication Number Publication Date
DE2428495A1 DE2428495A1 (de) 1975-01-02
DE2428495B2 true DE2428495B2 (de) 1976-01-29

Family

ID=11274006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742428495 Withdrawn DE2428495B2 (de) 1973-06-18 1974-06-12 Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren

Country Status (5)

Country Link
US (1) US3903482A (de)
BR (1) BR7404932D0 (de)
DE (1) DE2428495B2 (de)
IT (1) IT986172B (de)
SE (1) SE392374B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3324919A1 (de) * 1983-07-09 1985-01-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Phasenregelkreis

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061979A (en) * 1975-10-20 1977-12-06 Digital Communications Corporation Phase locked loop with pre-set and squelch
SE396521B (sv) * 1975-12-30 1977-09-19 Ericsson Telefon Ab L M Storningsresistent faslast slinga
US4031483A (en) * 1976-01-15 1977-06-21 Sperry Rand Corporation Limiter circuit for servosystems
US4029900A (en) * 1976-01-26 1977-06-14 Bell Telephone Laboratories, Incorporated Digital synchronizing signal recovery circuits for a data receiver
US4099125A (en) * 1976-06-23 1978-07-04 Motorola, Inc. Frequency error correction circuit
JPS5384666A (en) * 1976-12-30 1978-07-26 Alps Electric Co Ltd Pll circuit
US4313139A (en) * 1980-02-11 1982-01-26 Exxon Research & Engineering Co. Carrier recovery circuit for a facsimile system
ATE13375T1 (de) * 1981-04-22 1985-06-15 Contraves Ag Schaltung zum erzeugen einer sinusfoermigen synchronisierspannung fuer die zuendung von thyristoren.
NL8202685A (nl) * 1982-07-05 1984-02-01 Philips Nv Kloksignaalregenerator met hoge stabiliteit.
FR2531589A1 (fr) * 1982-08-06 1984-02-10 Europ Agence Spatiale Generateur de signaux de synchronisation pour reseau de telecommunications
FR2535545B1 (fr) * 1982-10-29 1989-08-04 Thomson Csf Synthetiseur a temps d'acquisition rapide de frequence et systeme de transmission radioelectrique a saut de frequence comportant un tel synthetiseur
JPS63281519A (ja) * 1987-05-13 1988-11-18 Noboru Yamaguchi 同期クロック信号発生装置
DE3731567A1 (de) * 1987-09-19 1989-04-06 Thomson Brandt Gmbh Frequenzdemodulator in pll-technik
EP0326899A3 (de) * 1988-01-29 1990-05-30 Siemens Nixdorf Informationssysteme Aktiengesellschaft Schaltungsanordnung zur Bildung eines digitalen Taktsignals
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
AU6707994A (en) * 1993-04-20 1994-11-08 Rca Thomson Licensing Corporation A phase lock loop with an r-c oscillator
FI97003C (fi) * 1993-09-27 1996-09-25 Nokia Telecommunications Oy Menetelmä vaihelukitun silmukan ohjaamiseksi sekä vaihelukittu silmukka
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
JP3542978B2 (ja) * 2001-05-29 2004-07-14 埼玉日本電気株式会社 周波数同期装置および周波数同期制御方法
GB2383697A (en) * 2001-12-27 2003-07-02 Zarlink Semiconductor Inc Method of speeding lock of PLL
NL1031209C2 (nl) * 2006-02-22 2007-08-24 Enraf Bv Werkwijze en inrichting voor het nauwkeurig vaststellen van het niveau L van een vloeistof met behulp van naar het vloeistofniveau uitgestraalde radarsignalen en door het vloeistofniveau gereflecteerde radarsignalen.
NL1034327C2 (nl) * 2007-09-04 2009-03-05 Enraf Bv Werkwijze en inrichting voor het binnen een bepaald meetbereik vaststellen van het niveau L van een vloeistof met behulp van naar het vloeistofniveau uitgestraalde radarsignalen en door het vloeistofniveau gereflecteerde radarsignalen.
US8659472B2 (en) * 2008-09-18 2014-02-25 Enraf B.V. Method and apparatus for highly accurate higher frequency signal generation and related level gauge
US8224594B2 (en) * 2008-09-18 2012-07-17 Enraf B.V. Apparatus and method for dynamic peak detection, identification, and tracking in level gauging applications
US8271212B2 (en) * 2008-09-18 2012-09-18 Enraf B.V. Method for robust gauging accuracy for level gauges under mismatch and large opening effects in stillpipes and related apparatus
US9046406B2 (en) 2012-04-11 2015-06-02 Honeywell International Inc. Advanced antenna protection for radars in level gauging and other applications

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL280342A (de) * 1961-06-29
US3573649A (en) * 1969-01-08 1971-04-06 Us Navy Frequency-lock circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3324919A1 (de) * 1983-07-09 1985-01-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Phasenregelkreis

Also Published As

Publication number Publication date
BR7404932D0 (pt) 1975-09-30
SE392374B (sv) 1977-03-21
DE2428495A1 (de) 1975-01-02
SE7407745L (de) 1974-12-19
US3903482A (en) 1975-09-02
IT986172B (it) 1975-01-20

Similar Documents

Publication Publication Date Title
DE2428495B2 (de) Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren
DE69202531T2 (de) Phasenregelschleife.
DE3841512C2 (de)
DE3690492C2 (de) Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator
DE69400244T2 (de) Phasensynchronisierungsschaltung mit kurzer Verriegelungszeit und geringem Zittern
DE3785966T2 (de) Digitale, phasenverriegelte Taktwiedergewinnungsschleife.
DE2925583A1 (de) Phasenkopplungsschleifen-motorantriebssystem
DE69737903T2 (de) Verfahren und Vorrichtung für eine störungsfreie Umschaltung zwischen redundanten Signalen
EP0135121B1 (de) Schaltungsanordnung zum Erzeugen von Rechtecksignalen
DE69300291T2 (de) Frequenzregelschleife.
DE2400394B2 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE2216123A1 (de) Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration
DE69305873T2 (de) Phasenkomparator
DE1466129B2 (de) Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte
DE2626290A1 (de) Schaltung zum steuern der frequenz eines oszillators
DE2646147B2 (de) Digitale Phasenvergleichsanordnung
DE69127333T2 (de) Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts
CH622391A5 (de)
DE3631801C2 (de) Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät
DE1942554A1 (de) Schaltungsanordnung zur Durchfuehrung von Phasenkorrekturen
DE2135565A1 (de) Einrichtung zur Stabilisierung von Signal abständen
DE3835259C2 (de) Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
EP0588050B1 (de) Anordnung zur Erzeugung eines Taktsignals mit bitgenauen Lücken
DE2342224C3 (de) Schaltungsanordnung fur die Motorsteuerung zum Umsetzen der Impulsfrequenz, z.B. für einen Schrittmotor

Legal Events

Date Code Title Description
8230 Patent withdrawn