DE3633024C2 - Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen - Google Patents

Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen

Info

Publication number
DE3633024C2
DE3633024C2 DE19863633024 DE3633024A DE3633024C2 DE 3633024 C2 DE3633024 C2 DE 3633024C2 DE 19863633024 DE19863633024 DE 19863633024 DE 3633024 A DE3633024 A DE 3633024A DE 3633024 C2 DE3633024 C2 DE 3633024C2
Authority
DE
Germany
Prior art keywords
pulse
clock pulse
clock
pulses
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19863633024
Other languages
English (en)
Other versions
DE3633024A1 (de
Inventor
Martin Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19863633024 priority Critical patent/DE3633024C2/de
Priority to CH341487A priority patent/CH673733A5/de
Publication of DE3633024A1 publication Critical patent/DE3633024A1/de
Application granted granted Critical
Publication of DE3633024C2 publication Critical patent/DE3633024C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung für die Phasen­ synchronisierung von jeweils eine erste Impulsperiode aufwei­ senden Impulsen einer ersten Taktimpulsfolge mit jeweils eine gegenüber der ersten Impulsperiode um ein ganzzahliges Vielfa­ ches längere Impulsperiode aufweisenden Impulsen einer zweiten Taktimpulsfolge, mit einem die Impulse der ersten Taktimpuls­ folge bereitstellenden Taktimpulsgenerator und einer mit den Impulsen der zweiten Taktimpulsfolge beaufschlagten, den Takt­ impulsgenerator steuernden Steuereinrichtung.
Eine derartige Schaltungsanordnung wird üblicherweise als Pha­ senregelkreis in Form einer als Frequenz-Synthesizer ausge­ nutzten "Phase-Locked-Loop"-Anordnung ausgebildet, wie sie beispielsweise aus "etz-b" (Elektrotechnische Zeitschrift B), Band 25 (1973), Heft 11, Seiten 267 bis 270, hervorgeht. Eine solche Anordnung stellt eine aus einem Phasendetektor, einem Schleifenfilter und einem spannungsgesteuerten Oszillator ge­ bildete Reihenschaltung dar. Für den genannten Anwendungsfall liefert der Oszillator den Impulsen der ersten Taktimpulsfolge entsprechende Ausgangssignale, während der Phasendetektor ei­ nerseits den zuvor genannten Impulsen der zweiten Taktimpuls­ folge entsprechende Referenzsignale und andererseits die ent­ sprechend diesen Referenzsignalen untersetzten Ausgangssignale des Oszillators zugeführt erhält. Diese Anordnung stellt einen Regelkreis dar, in welchem die Referenzsignale und die Ausgangs­ signale des Oszillators phasenstarr gekoppelt sind.
Es ist bereits bekannt, die zu einem Phasenregelkreis gehören­ den Schaltungskreise, wie Phasendetektor und Oszillator, jeweils mit Hilfe von Digitalbausteinen aufzubauen ("Unterrichtungs­ blätter der Deutschen Bundespost", Jahrgang 34/1981, Nr. 2, Seiten 75 bis 83; "Regelungstechnik und Prozeß-Datenver­ arbeitung", 21 (1973), Heft 12, Seiten 392 bis 398). Aber auch für die Erstellung eines Phasenregelkreises mit Hilfe von Digitalbausteinen ist ein nicht unerheblicher schaltungs­ technischer Aufwand erforderlich, der für allgemeine Anwen­ dungsfälle zuweilen unerwünscht ist.
Darüber hinaus ist bereits eine Schaltungsanordnung zur Syn­ chronisierung einer Mehrzahl von Taktgebern aus der DE 27 28 930 C2 bekannt. Diese bekannte Schaltungsanordnung ist derart ausgebildet, daß jeder der Taktgeber einen Impulsgenerator mit einer nachgeschalteten Impulszählvorrichtung und die Im­ pulszählvorrichtung wenigstens einen durch eine Rücksetzein­ richtung rücksetzbaren Impulszähler enthält. Der Ausgang ei­ nes durch den Impulszähler steuerbaren Rücksetzsignalgebers ist an den Rücksetzeingang des Impulszählers geführt. Dabei ist vorgesehen, daß der Rücksetzsignalgeber durch den Impuls­ zähler derart steuerbar ist, daß er im Zeitabschnitt vom Er­ reichen einer vorgegebenen Stellung des Impulszählers bis zum nächsten Taktimpuls ein Rücksetzsignal abgibt und daß der Rücksetzeingang des Impulszählers mit einem Synchronisieran­ schluß verbunden ist, der zum Anschluß des entsprechenden Synchronisieranschlusses wenigstens eines weiteren gleichar­ tigen Taktgebers vorgesehen ist. Durch diese schaltungstech­ nischen Maßnahmen wird erreicht, daß beim Zusammenschalten mehrerer derartiger Schaltungsanordnungen jeweils der am schnellsten weitergeschaltete Impulszähler die gemeinsame Rücksetzung zusammen mit den entsprechenden Impulszählern der anderen Schaltungsanordnungen auslöst, so daß eine selbsttä­ tige Synchronisierung einer wählbaren Zahl von Schaltungsan­ ordnungen erzielt wird.
Außerdem ist bereits eine Schaltungsanordnung zum Synchroni­ sieren von Eingangsimpulsen mit einem als Referenzsignal dienenden Taktpuls aus der DE-OS 22 46 590 bekannt. Diese Schaltungsanordnung weist zwei bistabile Kippstufen auf, die je zwei Vorbereitungseingänge und einen mit der Taktpulslei­ tung verbundenen Auslöseeingang besitzen und bei denen der eine Vorbereitungseingang der ersten bistabilen Kippstufe mit der Eingangsimpulsleitung verbunden ist. Dabei ist vorgese­ hen, daß mindestens dem einen Vorbereitungseingang der zwei­ ten bistabilen Kippstufe ein UND-Tor vorgeschaltet ist, des­ sen einer Eingang mit dem Ausgang eines mit dem Eingang an die Eingangsimpulsleitung angeschlossenen Inverters und des­ sen anderer Eingang mit dem Ausgang der ersten bistabilen Kippstufe verbunden ist, deren zugeordneter einer Vorberei­ tungseingang mit der Eingangsimpulsleitung verbunden ist. Der Ausgang der zweiten bistabilen Kippstufe stellt den Ausgang der Schaltungsanordnung dar. Dieser Ausgang ist mit dem ande­ ren Vorbereitungseingang der ersten bistabilen Kippstufe und mit dem anderen Vorbereitungseingang der zweiten bistabilen Kippstufe verbunden. Bei dieser Schaltungsanordnung wird da­ von ausgegangen, daß die Impulsperiode eines Impulses des Taktpulses niedriger als die Impulsperiode eines Eingangsim­ pulses ist. Dabei wird durch diese bekannte Schaltungsanord­ nung erreicht, daß an deren Ausgang nach jedem Ende eines Eingangsimpulses ein Ausgangsimpuls im Raster des Taktpulses mit der Länge der Taktpulsperiodendauer auftritt.
Es ist nun Aufgabe der vorliegenden Erfindung, einen Weg zu zeigen, wie eine Schaltungsanordnung der eingangs genannten Art unter Verwendung von digital arbeitenden Einrichtungen mit einem geringen schaltungstechnischen Aufwand realisiert werden kann.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art gemäß der vor­ liegenden Erfindung dadurch, daß die Steuereinrichtung durch einen Impulsgenerator gebildet ist, welcher auf das Auftreten der der zweiten Taktimpulsfolge zugehörigen Impulse hin je­ weils einen zeitlich so innerhalb der Impulsperiode des je­ weiligen Impulses liegenden Steuerimpuls abgibt, daß auf die­ sen Steuerimpuls hin die Impulsabgabe mit der Impulsperiode der ersten Taktimpulsfolge zeitlich mit dem Auftreten des dem jeweiligen Steuerimpuls folgenden Impulses der zweiten Takt­ impulsfolge wieder beginnt, daß der Taktimpulsgenerator auf das Auftreten eines ihm zugeführten Steuerimpulses hin seine Impulsabgabe unter Verkürzung der letzten Impulsperiode ab­ bricht und daß dem Taktimpulsgenerator eine Impulsabgabe­ schaltung nachgeschaltet ist, welche die in der von dem Takt­ impulsgenerator abgegebenen Taktimpulsfolge durch Abbruch verkürzten Impulsperioden bis zum Auftreten des jeweils näch­ sten Impulses der zweiten Taktimpulsfolge verlängert.
Die Erfindung bringt den Vorteil mit sich, daß für die Pha­ sensynchronisierung zweier Taktimpulsfolgen anstelle der bei bekannten Phasenregelkreisen vorgesehenen Einrichtungen le­ diglich zwei Impulsgeneratoren sowie ein Impulsregenerierer er­ forderlich sind. Die beiden Impulsgeneratoren sind dabei mit einem wesentlich geringeren schaltungstechnischen Aufwand re­ alisierbar als der in bekannten Phasenregelkreisen vorgesehene Oszillator. Dieser Oszillator ist hinsichtlich der Frequenz der von ihm abgegebenen Ausgangssignale von einem Phasendetek­ tor her steuerbar. Demgegenüber ist gemäß der vorliegenden Erfindung für die Abgabe der ersten Taktimpulsfolge lediglich ein für eine fest vorgegebene Impulsfolgefrequenz ausgelegter Taktimpulsgenerator erforderlich, der hinsichtlich des Abgabe­ zeitpunktes der Taktimpulsfolge in einem definierten Anfangs­ zustand überführbar ist.
Hinsichtlich des schaltungstechnischen Aufwandes vorteilhafte Ausgestaltungen der Schaltungsanordnung gemäß der vorliegenden Erfindung ergeben sich aus den beiden Unteransprüchen.
Im folgenden wird nunmehr die vorliegende Erfindung anhand von Zeichnungen näher erläutert.
Fig. 1 zeigt eine Schaltungsanordnung gemäß der vorliegenden Erfindung und
Fig. 2 zeigt ein Impulsdiagramm, auf welches im Zuge der Be­ schreibung der vorliegenden Erfindung eingegangen wird.
Die in Fig. 1 dargestellte Schaltungsanordnung dient für die Phasensynchronisierung eines von einer intern erzeugten Taktimpulsfolge einer Datenübertragungseinrichtung abgelei­ teten Übertragungstaktimpulsfolge mit einer innerhalb eines Datenübertragungsnetzes bereitgestellten Netztaktimpulsfolge. Die Übertragungstaktimpulsfolge möge beispielsweise für eine Übertragung von sogenannten envelopestruktuierten Datensi­ gnalen eine Impulsfolgefrequenz von 3 kHz, die Netztakt­ impulsfolge dagegen eine Impulsfolgefrequenz von 75 Hz aufweisen. Als intern bereitgestellte Taktimpulsfolge möge eine Impulsfolge mit einer Impulsfolgefrequenz von 768 kHz zur Verfügung stehen.
Für die Frequenzuntersetzung von 768 kHz auf 3 kHz ist in der Schaltungsanordnung gemäß Fig. 1 ein Frequenzteiler Z1 vorge­ sehen, der an einem Taktsignaleingang CL die intern erzeugte Taktimpulsfolge IT zugeführt erhält. Mit einem Ausgang A1 ist dieser Frequenzteiler mit einem Eingang eines UND-Gliedes G verbunden, das ausgangsseitig an eine die Übertragungstaktimpulsfolge führende Leitung TL angeschlossen ist. Ein wei­ terer Eingang des UND-Gliedes G steht mit einem Ausgang A2 eines Zählers Z2 in Verbindung. Dieser Zähler erhält an einem Taktsignaleingang CL die bereits genannte Taktimpulsfolge IT zugeführt. An einem Steuereingang E2 dieses Zählers liegt die Netztaktimpulsfolge NT an. Der Ausgang A2 des Zählers Z2 ist außerdem mit einer monostabilen Kippstufe MV verbunden. Diese wiederum steht ausgangsseitig mit einem Steuereingang E1 des genannten Frequenzteilers Z1 in Verbindung.
Die Wirkungsweise der gerade beschriebenen Schaltungsanordnung wird im folgenden anhand des in Fig. 2 dargestellten Impulsdia­ grammes beschrieben. Im einzelnen sind dargestellt die Takt­ impulsfolge IT, die Signale an dem Steuereingang E1 und an dem Ausgang A1 des Frequenzteilers Z1, die Signale an dem Steuereingang E2 und an dem Ausgang A2 des Zählers Z2 sowie die auf der Leitung TL auftretende Übertragungstaktimpulsfolge.
Die in Fig. 2 dargestellten Signale stellen jeweils Impulssi­ gnale dar, deren Pegel zwischen einem Logisch-0-Pegel und einem Logisch-1-Pegel wechseln. Die jeweiligen logischen Pe­ gel sind dabei in Fig. 1 mit O bzw. 1 gekennzeichnet. Die Im­ pulsfolge IT und die Netztaktimpulsfolge NT, die am Steuerein­ gang E2 des Zählers Z2 auftritt, weisen jeweils Impulse auf, deren Verhältnis von Impulsdauer zu Impulsperiodendauer 1 : 2 beträgt. Damit weist jeder der Impulse für eine halbe Impuls­ periodendauer einen Logisch-1-Pegel und für die verbleiben­ de halbe Impulsperiodendauer einen Logisch-0-Pegel auf.
Bei dem Zähler Z2 handelt es sich um einen hinsichtlich des Zählbetriebes steuerbaren Rückwärtszähler, der während des Auftretens eines Logisch-1-Pegels innerhalb der einzelnen Im­ pulsperioden der Netztaktimpulsfolge NT sich in seinem Zähl­ betrieb befindet. Die Zählperiode ist dabei so festgelegt, daß der Zähler mit dem Auftreten des letzten vor dem Beginn einer neuer Impulsperiode der Netztaktimpulsfolge liegenden Impulses der Taktimpulsfolge IT einen der Länge der Impuls­ periodendauer der Taktimpulsfolge IT entsprechenden Logisch -0-Impuls an seinem Ausgang A2 abgibt. Die Rückflanke eines solchen Impulses fällt dabei mit der die jeweils nächste Im­ pulsperiode der Netztaktimpulsfolge NT einleitenden Flanke zusammen.
Nach Ablauf einer Zählperiode nimmt der Zähler Z2 zunächst seinen Sperrzustand ein, in welchem der Zählbetrieb unter­ brochen ist. Dieser Zählbetrieb wird erneut mit dem Auftreten eines Logisch-1-Pegels während der nächsten Impulsperiode der Netztaktimpulsfolge aufgenommen.
Mit den am Ausgang A2 des Zählers Z2 auftretenden Impulsen wird die genannte monostabile Kippstufe MV beaufschlagt. Sie gibt an ihrem Ausgang gegenüber diesen Impulsen auf eine Im­ pulsdauer von 180 ns verkürzte Impulse ab. Diese Impulse er­ hält der Frequenzteiler Z1 zugeführt. Dieser Frequenzteiler ist dabei so ausgelegt, daß er während der Abgabe von Impul­ sen der Übertragungstaktimpulsfolge auf das Auftreten jedes der von der monostabilen Kippstufe MV abgegebenen Impulse hin seinen Teilerbetrieb unterbricht und mit dem Auftreten des je­ weils nächsten ihm zugeführten Impulses der Taktimpulsfolge IT den Teilerbetrieb mit der Impulsabgabe mit der Impulsper­ iode der Übertragungstaktimpulsfolge wiederaufnimmt. Die Zeit­ dauer der Unterbrechung ist in Fig. 2 mit S bezeichnet. Mit anderen Worten, der Teilerbetrieb wird zunächst auf das Auftreten der Vorderflanke der jeweils am Ausgang A2 des Zählers Z2 auftretenden Impulse hin unterbrochen und bei Auftreten der Rückflanke des jeweiligen Impulses erneut aufgenommen. Damit fällt die Impulsabgabe mit der Impulsperi­ ode der Übertragungstaktimpulsfolge mit dem Beginn einer neuen Impulsperiode der Netztaktimpulsfolge NT zusammen.
Wie aus der in Fig. 2 mit A1 bezeichneten Impuls folge her­ vorgeht, ist eine Impulsperiode, in welcher ein Abbruch des Teilerbetriebs des Frequenzteilers Z1 erfolgt, gegenüber den übrigen zu der Übertragungstaktimpulsfolge gehörenden Impuls­ perioden verkürzt, und zwar um eine der Dauer einer Impuls­ periode der Taktimpulsfolge IT entsprechenden Zeitspanne. Um diese Verkürzung auszugleichen, werden die am Ausgang A1 des Frequenzteilers Z1 und am Ausgang A2 des Zählers Z2 dem genann­ ten, als Impulsabgabeschaltung wirkenden UND-Glied G zuge­ führt. Der Logisch-0-Pegel des am Ausgang A2 des Zählers Z2 auftretenden Impulses bewirkt dabei, wie aus einem Vergleich der in Fig. 2 mit E2, A1 und TL bezeichneten Impulsfolgen her­ vorgeht, daß der zum Zeitpunkt des Abbruchs des Teilerbetriebs am Ausgang des Frequenzteilers Z1 auftretende Logisch-0-Pegel bis zum Auftreten der die nächste Impulsperiode der Netztakt­ impulsfolge NT einleitenden Flanke weiterhin anliegt. Damit gibt die in Fig. 1 dargestellte Schaltungsanordnung an die Leitung TL eine Übertragungstaktimpulsfolge ab, deren Impuls­ perioden untereinander die gleiche Dauer aufweisen und deren einzelne Impulse phasensynchron mit den Impulsen der Netztakt­ impulsfolge NT auftreten.

Claims (3)

1. Schaltungsanordnung für die Phasensynchronisierung von je­ weils eine erste Impulsperiode aufweisenden Impulsen einer ersten Taktimpulsfolge (TL) mit jeweils eine gegenüber der ersten Impulsperiode um ein ganzzahliges Vielfaches längere Impulsperiode aufweisenden Impulsen einer zweiten Taktimpuls­ folge (NT), mit einem die Impulse der ersten Taktimpulsfolge bereitstellenden Taktimpulsgenerator (Z1) und einer mit den Impulsen der zweiten Taktimpulsfolge (NT) beaufschlagten, den Taktimpulsgenerator (Z1) steuernden Steuereinrichtung (Z2, MV, G), dadurch gekennzeichnet, daß die Steuereinrichtung durch einen Impulsgenerator (Z2, M) gebildet ist, welche auf das Auftreten der der zweiten Taktimpulsfolge (NT) zugehörigen Impulse hin jeweils einen zeitlich so inner­ halb der Impulsperiode des jeweiligen Impulses liegenden Steuerimpuls (E1) zur Ansteuerung des Taktimpulsgenerators (Z1) abgibt, daß auf diesen Steuerimpuls hin die Impulsabgabe mit der Impulsperiode der ersten Taktimpulsfolge (TL) zeitlich mit dem Auftreten des dem jeweiligen Steuerimpuls folgenden Impulses der zweiten Taktimpulsfolge wiederbeginnt, daß der Taktimpulsgenerator (Z1) auf das Auftreten eines ihm zugeführten Steuerimpulses (E1) hin seine Impulsabgabe unter Verkürzung der letzten Impulsperiode abbricht und daß dem Taktimpulsgenerator (Z1) eine Impulsabgabeschal­ tung (G) nachgeschaltet ist, welche die in der von dem Takt­ impulsgenerator abgegebenen Taktimpulsfolge durch Abbruch ver­ kürzten Impulsperioden bis zum Auftreten des jeweils nächsten Impulses der zweiten Taktimpulsfolge verlängert.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Taktimpulsgenerator (Z1) durch einen Frequenzteiler gebildet ist, welcher an einem Taktsignaleingang mit einer gegenüber der Folgefrequenz der Impulse der ersten Taktimpulsfolge um ein ganzzahliges Vielfaches höheren Folgefrequenz auftretende Impulse einer dritten Taktimpulsfolge zugeführt erhält und welcher auf das Auftreten von ihm an einem Steuereingang zugeführten Steuer­ impulsen hin jeweils seinen Teilerbetrieb abbricht und diesen nach einer der Dauer einer vorgegebenen Anzahl von Impulsperi­ oden der dritten Taktimpulsfolge entsprechenden Zeitspanne mit der Abgabe eines neuen Impulses der ersten Taktimpulsfolge wiederbeginnt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Impulsgenerator aus einem Zähler (Z2) und einem Impulsformer (MV) gebildet ist,
daß der Zähler an einem Takteingang mit den Impulsen der dritten Taktimpulsfolge und an einem Steuereingang mit den Impulsen der zweiten Taktimpulsfolge beaufschlagt ist und an seinem Ausgang auf das Auftreten der Impulse der zweiten Takt­ impulsfolge hin jeweils einen hinsichtlich der Impulslänge der genannten, zwischen dem Abbruch des Teilerbetriebs und dessen erneuter Aufnahme liegenden Zeitspanne entsprechende Ausgangs­ impulse abgibt,
daß der Impulsformer (MV) jeweils eine gegenüber der Impuls­ länge der genannten Ausgangsimpulse kürzere Impulslänge auf­ weisende Impulse als Steuerimpulse an den ersten Frequenz­ teiler (Z1) abgibt
und daß die Impulsabgabeschaltung (G) aus einem Verknüpfungs­ schaltkreis besteht, welcher die von dem Frequenzteiler (Z1) abgegebene, verkürzte Impulsperioden aufweisende Taktimpuls­ folge und die von dem Zähler (Z2) abgegebenen Ausgangsimpulse für eine Verlängerung der verkürzten Impulsperioden verknüpft.
DE19863633024 1986-09-29 1986-09-29 Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen Expired - Fee Related DE3633024C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19863633024 DE3633024C2 (de) 1986-09-29 1986-09-29 Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
CH341487A CH673733A5 (de) 1986-09-29 1987-09-04

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863633024 DE3633024C2 (de) 1986-09-29 1986-09-29 Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen

Publications (2)

Publication Number Publication Date
DE3633024A1 DE3633024A1 (de) 1988-04-07
DE3633024C2 true DE3633024C2 (de) 1995-07-20

Family

ID=6310580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863633024 Expired - Fee Related DE3633024C2 (de) 1986-09-29 1986-09-29 Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen

Country Status (2)

Country Link
CH (1) CH673733A5 (de)
DE (1) DE3633024C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961207A (en) * 1989-08-02 1990-10-02 The Perkin-Elmer Corporation Synchronization of digital signals with alternating current
DE19629869C2 (de) * 1995-08-01 2003-02-13 Schlumberger Technologies Inc Verfahren und Vorrichtung zum Ausfluchten der relativen Phase von asychronen Taktsignalen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2246590A1 (de) * 1972-09-22 1974-03-28 Philips Patentverwaltung Schaltungsanordnung zum synchronisieren von eingangsimpulsen mit einem taktpuls
DE2728930C2 (de) * 1977-06-27 1984-05-17 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Synchronisierung von Taktgebern

Also Published As

Publication number Publication date
CH673733A5 (de) 1990-03-30
DE3633024A1 (de) 1988-04-07

Similar Documents

Publication Publication Date Title
DE2645638C2 (de) Phasendetektor in einer phasenstarren Schleife
DE2415365B2 (de) Schaltungsanordnung zum ausblenden von impulsen, deren dauer kuerzer ist als eine vorgegebene pruefdauer t tief p aus einer eingangsseitig anliegenden folge digitaler impulse
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE2330651C2 (de) Schaltungsanordnung zur Abtastung eines Asynchronsignals mit Hilfe eines Synchronsignals
DE3212453C2 (de)
DE2327724A1 (de) Phasenstarrer oszillator
DE3906094C2 (de) Digitale Phasen/Frequenz-Detektorschaltung
DE4306463A1 (en) Digital data generation system with programmable dominance-latch device - contains pattern generator producing pulses with definable leading and trailing edge durations
DE2707130A1 (de) Phasendetektor
EP0042961B1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
EP0100076B1 (de) Schaltungsanordnung zur Takterzeugung in Fernmeldeanlagen, insbesondere Zeitmultiplex-Digital-Vermittlungsanlagen
DE2526672A1 (de) Lagemessystem
DE3230329C2 (de)
DE2933322C2 (de) Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal
DE3227849C2 (de)
DE3832330C2 (de) Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen
DE2745460A1 (de) Schaltungsanordnung fuer eine phasenstarre schleife mit variabler schrittgroesse
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
EP0237699A2 (de) Verfahren und Schaltungsanordnung zum Synchronisieren eines insbesondere einer Vermittlungseinrichtung zugehörigen spannungsgesteuerten Oszillators
DE3520301A1 (de) Phasenvergleichsverfahren
DE3924907A1 (de) Redundante taktgeberanordnung
DE2054784A1 (de)
DE3835259C2 (de) Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten
DE2658114C3 (de) Anordnung zur Synchronisation, Koinzidenzsperre und Verzögerung vor dem Differenzzähler eines Positionierungssystems

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee