DE2419019A1

DE2419019A1 - Verfahren zum herstellen eines sperrschichtfeldeffekttransistors

Info

Publication number: DE2419019A1
Application number: DE2419019A
Authority: DE
Inventors: Gota Kano; Satoshi Teramoto
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1973-04-20
Filing date: 1974-04-19
Publication date: 1974-10-31
Also published as: JPS524426B2; GB1442693A; CA1000872A; FR2226751A1; US3951702A; IT1011255B; FR2226751B1; DE2419019B2; JPS49131586A; DE2419019C3

Description

PATENTANWALTSBÜRO I IEDTKE " DC-HUNG - KlNNE TEL. (089) 539653-56 TELEX: 524845 tipat CABLE ADDRESS: Germaniapatent München

8000 München 2 Bavariaring 4

Postfach 202403 , ₁₉ _m April 1974 B 5970

Matsushita Electronics Corporation Osaka, Japan

Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors

Die Erfindung betrifft ein Verfahren zur Herstellung eines Sperrschichtfeldeffekttransistors, durch welches dessen Torlänge so kurz wie möglich gemacht werden kann, ohne daß ein Verbrauch bzw. Verlust der Kanäldicke eintritt.

Das erfindungsgemäße Verfahren zur Herstellung eines Sperrschichtfeldeffekttransistors zeichnet sich dadurch aus, daß, nachdem eine vordiffundierte Sicht vom P-Typ in einem · Bereich vom N-Typ ausgebildet worden ist, die einen'Rücktorbereich des Sperrschichtfeldeffekttransistors bi-ldet, Arsen bzw. Arsenic selektiv in die vordiffundierte Schicht vom P-Typ eindiffundiert wird, so daß ein Torbereich mit einem

4098 A A/0824

gleichzeitigen Eintriebsschritt für die vordiffundierte Schicht vom P-Typ gebildet wird, damit man einen dünnen Kanal durch Verwendung des Einzieheffekts erhält.

Die Erfindung wird nachstehend unter Bezugnahme auf die Figuren der Zeichnung an bevorzugten Ausführungsbeispielen näner erläutert.

Fig. 1 zeigt eine Querschnittsansieht eines P-Kanal-Sperrschichtfeldeffekttransistors, der durch konventionelle Technologien 'in eine integrierte Halbleiterschaltung eingebaut ist;

Fig. 2 zeigt eine Darstellung, an welcher ein Einzieheffekt erläutert wird, der sich aus der Diffusion von Arsen bzw. Arsenic ergibt; und

Fig. 3a bis 3d sind schematische Darstellungen, die den Vorgang des Einbaus eines P-Kanal-Sperrschichtfeldeffekttransistors in eine integrierte Halbleiterschaltung gemäß der vorliegenden Erfindung veranschaulichen. In diesen Figuren sind gleiche Bezugszeichen zur Bezeichnung gleicher bzw. gleichartiger Elemente verwendet.

409844/0822

In den Fällen, in denen beispielsweise ein Sperrschichtfeldeffekttransistor in eine integrierte Halbleiterschaltung eingebaut wird, kann entweder ein P-Kanal-Typ oder ein N-Kanal-Typ des Transistors durch den konventionellen Herstellungsvorgang unter Steuerung der Diffusionstiefe ausgebildet werden, aber es ist üblich, daß ein Hochfrequenztyp des Sperrschichtfeldeffekttransistors, von dem gefordert wird, daß er eine kürzestmögliche Torlänge besitzt, dem P-Kanal-Aufbau aus folgendem Grund annimmt. Die Ausbildung der Kanalschicht in dem tiefen Teil des Halbleitersubstrats ist allgemein nachteilig bzw. ungünstig für die Herabsetzung der Torlänge, da die tiefere Diffusion die längere Torlänge erzeugt, und zwar auf Grund der seitlichen Diffusion der Verunreinigung. Infolgedessen ist es notwendig, einen diffundierten Bereich in einem kurzen Abstand von der Oberfläche des HalbleiterSubstrats auszubilden, wenn eine kurze Torlänge gefordert wird. In den integrierten HaIbleiterschaltungen werden Elemente in einer isolierten epitaxialen Insel vom N-Typ eingebaut, die auf einer Siliciumunterlage vom P-Typ ausgebildet worden ist, und infolgedessen muß der Leitfähigkeitstyp dieses flachen diffundierten Bereichs, d.h. der Kanalschicht>vom P-Typ sein.

Die Fig. 1 ist eine Quemchnittsansicht eines P^Kanal-Sperrschichtfeldeffekttransistors, der gemäß den vorstehenden Ausführungen in eine integrierte Halbleiterschaltung eingebaut

409844/0822

bzw. -gefügt ist. In der Darstellung ist mit

1 die Siliciumunterlage vom P-Typ bezeichnet , wänrena 2 eine epitaxiale Insel vom N-Typ ist, die durch einen diffundierten isolierten Bereich 3 vom P -Typ isoliert ist, so daß sie ein Rückwärtstor (das hier auch als Rücktor bezeichnet wird) des Sperrschichtfeldeffekttransistors bildet, während 4 eine diffundierte Schicht vom P-Typ darstellt, die in flacher Schicht diffundiert ist, so daß sie eine Kanälschicht bildet; weiterhin ist mit 5 ein diffundierter Bereich vom N-Typ bezeichnet, der einen Torbereich bildet; 6 und 7 sind diffundierte Bereiche vom P -Typ für den Ohmschen-Kcntakt zum Zwecke des Vorsehens von Source- bzw. Drain-Elektroden; 8 ist eine Torelektrode, 9 eine Source-Elektrode, 10 eine Drain-Elektrode und 11 ein Siliciumoxidfilm.

In dem Sperrschichtfeldeffekttransistor des obigen Aufbaus wird, wie man deutlich aus der Fig. ersieht, während des Vorgangs der Ausbildung des diffundierten Bereichs 5, der als Tor dienen soll, der sog. Ausstoßeffekt hervorgerufen, bei dem ein Teil des diffundierten Bereichs 4 vom P-Typ in die isolierte epitaxiale Insel 2 vom N-Typ ausgestoßen wird und in unvor-teilhafterweise die Reduzierung der Dicke W des Kanalbereichs 12 verhindert, welcher zwischen dem Tor- und dem Rückwärtstorbereichen angeordnet ist. Die Kanaldicke ist einer der wesentlichen Faktoren für die Bestimmung

4098U/0822

der Abschnürungsspannung des Sperrschichtfeldeffekttransistors, und in den Fällen, in denen beispielsweise die Kanaldicke zur Erzielung einer sehr niedrigen Abschnürungsspannung herabgesetzt werden soll, stellt der vorerwähnte Austoßeffekt eine bedeutende und unvermeidbare Grenze dar.

In Fig. 2 ist eine schematische Darstellung zur Erläuterung des Einzieheffekts wiedergegeben, der sich aus der Diffusion von Arsen bzw. Arsenic, das als Dotierungsstoff für die Bildung einer N-Typ-Torschicht dient, ergibt. Das Bezugszeichen 13 ist beispielsweise einer Siliciumunterlage vom N-Typ zugeordnet; If bezeichnet einen diffundierten Bereich vom P-Typ, der zur herstellung eines ersten PN-Übergangs in die Unterlage eindiffundiert worden ist; und 15 ist ein diffundierter Bereich vom N-Typ, in den Arsen bzw. Arsenic zur Erzeugung des zweiten PN-Übergangs eindiffundiert worden ist.

Wie deutlich in der Fig. veranschaulicht ist, war der erste PN-Übergang 16 flach, bevor der diffundierte Bereich 15 ausgebildet worden ist, jedoch ist der Bereich des Übergangs 16, der gegenüber dem Bereich 15 liegt, auf Grund der Ausbildung des diffundierten Bereichs 15 durch die Diffusion des Arsens bzw? Arsenics eingezogen worden, so daß ein abgestufter Zustand ausgebildet worden ist. Ein derartiger Einzieheffekt, der sich

409844/0822

-B-

aus der Diffusion von Arsen bzw. Arsenic ergibt, ist eine an sich bekannte Tatsache.

Mit der vorliegenden Erfindung sollen die Nachteile des oben dargelegten Standes der Technik ausgeschaltet werden, und durch die Erfindung wird der Einzieheffekt beim Vorgang der Herstellung von Sperrschichtfeldeffekttransistoren dazu benutzt, einen dünnen Kanal ohne Verlust an Steuerungsfähigkeit zu. erzielen. Mit der vorliegenden Erfindung wird ein Verfahren zur Herabsetzung der Dicke der Kanal'schicht des Sperrschichtfeldeffekttransistors und zur präzisen Steuerung derselben zur Verfügung gestellt.. Infolgedessen ermöglicht die Erfindung die Herstellung von Sperrschichtfeldeffekttransistoren mit einer niedrigen Abschnürungsspannung.

Auf diese Weise ist die Erfindung für die Einführung bzw. die Formation von Sperrschichtfeldeffekttransistoren in inte* grierten Halbleiterschaltungen geeignet, die durch relativ niedrige Stromquellenspannung betrieben werden.

Die Erfindung wird nunmehr unter Bezugnahme auf die Fig. 3a bis 3d wie folgt näher erläutert:

Fig. 3a zeigt den ersten Vorgang der Herstellung des Sperrschichtfeldeffekttransistors gemäß der Erfindung, bei dem zunächst P-Typ-Verunreinigung

409844/0822

in die N-Typ-Insel 2, die in einer P-Typ-Silicium-Unterlage 1 ausgebildet worden ist, vordiffundiert wird, um eine sehr flache vordiffundierte Schicht 17 zu erzeugen.

Als zweites wird, wie in Fig. 3b gezeigt ist, nach der selektiven Entfernung eines auf der vordiffundierten P-Typ-Schicht 17 vorhandenen Sxliciumoxidfilms 11 zum Zwecke der Erzeugung einer öffnung 18 Arsen bzw. Arsenic von dieser Öffnung aus diffundiert. Beim Vorgang der Diffusion des Arsens bzw. Arsenics wird die vordiffundierte P-Typ-Schicht weiter in die isolierte epitaxiale N-Typ-Insel 2 diffundiert. Mit anderen Worten bedeutet das, daß beim Vorgang der Formierung bzw. Ausbildung eines Tors die Bereiche vom P-Typ-Kanal, von Source und von Drain auch ausgebildet werden und zusätzlich hierzu wird der Übergang des Rückwärtstors eingezogen.

Fig. 3c veranschaulicht den Zustand des Transistors, wie er nach der Vollendung des obigen Vorgangs der Diffusion zu beobachten ist, wobei die Dicke der Kanalschicht 20 unter dem diffundierten Bereich 19 vom N-Typ, der durch die Diffusion von Arsen bzw. Arsenic ausgebildet worden ist, sehr klein gemacht worden ist, weil ein Teil 21 des Rückwärtstorübergangs eingezogen worden ist.

409844/0822

Die Bezugszeichen 22 und 2 3 bezeichnen den P-Typ-.Source-Bereich bzw. den P-Typ-Drain-Bereich. Nach der Formierung bzw. Ausbildung des Aufbaus der Fig. 3c werden Elektroden 8, 9 und 10 zur Vervollständigung des Sperrschichtfeldeffekttransistors, wie er in Fig. 3d gezeigt, gemäß dem Verfahren der Erfindung ausgebildet.

Der Hauptvorteil der Verwendung des vorerwähnten Verfahrens besteht darin, daß die Tiefe der Diffusion der vordiffundierten P-Typ-Schicht so schmal wie möglich gemacht wird und daß man eine gewünschte Diffusionstiefe durch Benutzung des Vorgangs der Arsen- bzw. Arsenicdiffusion erzielt.

Da der Einzieheffekt auf Grund der Diffusion des Arsens bzw. Arsenics als Folge des Zunehmend der Diffusionstiefe der vordiffundierten Schicht vom P-Typ weniger ausgeprägt wird, ist die obige Betrachtung zu beachten.

Die vorstehenden Ziele können dadurch verwirklicht werden, daß im Falle der Ausbildung des Kanals mit der Dicke von" beispielsweise 0,3 bis 0,5 Mikrons die vordiffundierte Schicht vom P-Typ in einer Diffusionstiefe von 0,4 Mikron und

18 —3 der Konzentration der Oberflachenverunreinigung von 5 χ 10 cm

409844/0822

durch die Vordiffusion von Bor ausgebildet wird, daß weiterhin ein Arsen bzw. Arsenic enthaltender Oxidfilm auf der vordiffundierten Schicht mittels chemischer Verdampfung abgelagert wird, und daß weiterhin ein 30 Minuten langer Diffusionsvorgang desselben bei einer Temperatur von 1050⁰C durchgeführt wird.

4098U/0822

Claims

Patentansprüche

J Verfahren zur Herstellung eines Sperrschichtfeldeffekttransistors, dadurch gekennzeichnet,'daß nach Ausbildung einer vordiffundierten Schicht vom P-Typ in einem Bereich vom N-Typ ein isolierender Film auf der vordiffundierten Schicht vom P-Typ selektiv zum tier stellen einer Öffnung entfernt wird, daß Arsen bzw. Arsenic von dieser öffnung aus diffundiert wird, und daß die vordiffundierte Schicht vom P-Typ außerdem beim Vorgang der Diffusion des Arsens bzw. Arsenics bis zu einer vorgewählten Tiefe diffundiert wird, um einen diffundierten Bereich vom N-Typ herzustellen, der einen Torbereich bildet, und daß anschließend Source- und Drain-Bereiche ausgebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Diffusion des Arsens bzw. Arsenics durch Ablagerung eines Arsen bzw. Arsenic enthaltenden Oxidfilms auf der vordiffundierten Schicht vom P-Typ und durch eine weitere Wärmebehandlung desselben ausgeführt wird.
3. Verfahren nach Anspruch 1 ader 2, dadurch gekennzeichnet, daß eine isolierte Insel vom N-Typ auf einer P-Typ-

4098U/0822

- ii -

Unterlage einer integrierten Halbleiterschaltung als Bereich vom N-Typ benutzt wird.

405844/0822