DE2354523C3 - Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial - Google Patents

Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial

Info

Publication number
DE2354523C3
DE2354523C3 DE2354523A DE2354523A DE2354523C3 DE 2354523 C3 DE2354523 C3 DE 2354523C3 DE 2354523 A DE2354523 A DE 2354523A DE 2354523 A DE2354523 A DE 2354523A DE 2354523 C3 DE2354523 C3 DE 2354523C3
Authority
DE
Germany
Prior art keywords
semiconductor material
ions
areas
electrically insulating
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2354523A
Other languages
English (en)
Other versions
DE2354523A1 (de
DE2354523B2 (de
Inventor
Robert G. Malibu Calif. Hunsperger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE2354523A1 publication Critical patent/DE2354523A1/de
Publication of DE2354523B2 publication Critical patent/DE2354523B2/de
Application granted granted Critical
Publication of DE2354523C3 publication Critical patent/DE2354523C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/7605Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/056Gallium arsenide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/084Ion implantation of compound devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial durch Ionenimplantation, insbesondere in epitaxial abgeschiedenen GaAs-Schichten auf einem eine geringere Leitfähigkeit aufweisenden Substrat, bei dem in ausgewählte Bereiche des Halbleitermaterials nichtdotierende Ionen eingeschossen werden und das Halbleitermaterial während de.» Ionenbeschusses auf einer erhöhten Temperatur gehalten wird.
Ein solches Verfahren ist aus der DE-OS 19 57 774 bekannt. Nach dem bekannten Verfahren werden zur Erzeugung der Sperrbereiche Sauerstoff-, Stickstoffoder Kohlenstoffionen mit einer solchen Energie in das Halbleitermaterial eingeschossen, daß sie die vorgesehene Tiefe erreichen. Um einen bis zur Oberfläche des Halbleitermaterials reichenden Sperrbereich zu erzeugen, wird die Strahlenergie von dem zum Erreichen der gewünschten Schichtdicke erforderlichen Höchstwert bis auf Null vermindert. Die bei dem bekannten Verfahren während der Ionenimplantation angewendete Erwärmung des Halbleitermaterials dient dazu, Strahlungsschäden des Substrats zu beseitigen. Die dabei angewendete Temperatur beträgt wenigstens 6500C.
Aus der US-PS 35 15 956 ist ein ähnliches Verfahren bekannt, bei dem in das Halbleitermaterial als nichtdotierende Ionen Wasserstoff-, Helium-, Sauerstoff- und Neonionen eingeschossen werden. Bei diesem bekannten Verfahren findet eine Wärmebehandlung des Substrats nach der Ionenimplantation bei Temperaturen zwischen 200 und 900° C zur Ausheilung von Strahlungsschäden statt, wodurch die isolierenden Eigenschaften der Sperrbereiche verbessert werden. Aus der US-PS 36 63 308 ist die Erzeugung Von Sperrbereichen durch die Implantation von Helium-, Wasserstoff- oder Argonionen bekannt. Die Dicke der Sperrbereiche läßt sich durch die Art der lohen und die Anwendung der Strahlenergie steuern, wobei Strahlenergien im Bereich zwischen 100 und 1000 keV Anwendung Finden. Eine Wärmebehandlung ist bei diesem Verfahren nicht vorgesehen.
Aus der Zeitschrift Solid-State Elektronics, VoL 12, 1969, S. 209 bis 214, ist es bekannt, Sperrbereichc in Halbleitermaterial durch Protonenbeschuß zu erzeugen. Die hierbei angewendeten Energien liegen über 100 keV. Die dabei erzeugten Sperrbereiche wurden
ίο einer Wärmebehandlung bei 3000C über einen Zeitraum von 16 Stunden unterzogen, ohne daß sich die Dotierungsprofile veränderten; erst bei 400°C war eine Veränderung festzustellen. Demgemäß ist es bei diesem Verfahren nicht möglich, durch die Bestrahlung entstandene Schäden im Halbleitermaterial durch eine Wärmebehandlung bei höheren Temperaturen auszuheilen.
Wie vorstehend bereits erwähnt, ist aus der US-PS 36 63 308 die Verwendung von Argonionen und aus der US-PS 35 15 956 die Verwendung von Neonionen zur Herstellung der Sperrbereiche bekannt Aus der DE-OS 19 57 774 ist es ferner bekannt, vor dem Ionenbeschuß auf das Halbleitermaterial im Abstand voneinander angeordnete Metallelektroden aufzubringen, die zugleich als Maske gegen eine Implantation von Ionen in die abgedeckten Bereiche dienen.
Bei den nach den bekannten Verfahren hergestellten Sperrbercichen ist zu beobachten, daß deren Widerstand im Laufe der Zeit und insbesondere bei Einwirkung höherer Temperaturen abnimmt. Die Temperaturempfindlichkeit der erzeugten Sperrbereiche wird in der US-PS 35 15 956 untersucht. Die Abnahme der Wirksamkeit der isolierenden Bereiche mit der Zeit hat zur Folge, daß die Lebensdauer von Halbleiter-Bauelementen, die mit solchen isolierenden Bereichen versehen sind, beschränkt ist. Außerdem ist es von Nachteil, daß bei den bekannten Verfahren sehr hohe Beschleunigungsspannungen zur Ionenimplantation benötigt werden.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, ein Verfahren der eingangs beschriebenen Art anzugeben, das mit niedrigeren lonenenergien durchführbar ist und zur Erzeugung von dauerhaft stabilen, isolierenden Sperrbereichen führt.
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß als nichtdotierende Ionen Neon-, Argon-, Krypton- oder Xenonionen verwendet werden, daß diese Ionen mit einer Energie von etwa 20 keV oder weniger eingeschossen werden und daß die auf diese Weise an der Oberfläche des Halbleitermaterials erzeugten Störstellen durch Anwendung der erhöhten, im Bereich zwischen 200° C und 500° C liegenden Temperaturen eindiffundiert werden.
Bei dem erfindungsgemäßen Verfahren finden keine Zerstörungen der Struktur des Halbleitermaterials statt, die im Laufe der Zeit ausheilen und dadurch zu Änderungen der Isoliereigenschaften führen könnten. Daher lassen sich mit dem erfindungsgemäßen Verfahren elektrisch isolierende Sperrbereiche erzeugen, die eine wesentlich bessere thermische Stabilität aufweisen. Darüber hinaus ist die Ionenimplantation mit einer Apparatur mit vergleichsweise geringer Beschleunigungsspannung durchzuführen.
Bei einer bevorzugten Form des erfindungsgemäßen Verfahrens werden vor dem Ionenbeschuß auf das Halbleitermaterial im Abstand voneinander angeordnete Metallelektroden aufgebracht, die zugleich als Maske gegen eine Implantation von Ionen in die abgedeckten
Bereiche dienen. Diese Maßnahme ist bei dem erfindungsgemäßen Verfahren besonders wirksam, weil Ionen verhältnismäßig geringer Energie eingesetzt werden.
Die Erfindung wird im folgenden anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher beschrieben und erläutert. Es zeig*
F i g. 1 in schematischer Darstellung einen Schnitt durch einen Galliumarsenid-Kristall nach einem ersten Schritt des Verfahrens,
Fig.2a und 2b in Draufsicht und im Schnitt die Halbleiteranordnung nach Fig. 1, nachdem in deren Epitaxialschicht Ionen implantiert worden sind,
F i g. 3 eine monolithische integrierte Schaltungsverbindung zwischen benachbarten, auf demselben Chip angeordneten, dielektrisch isolierten Halbleiteranordnungen und
Fig.4a und 4b in Draufsicht und im Schnitt eine weitere nach dem Verfahren hergestellte Halbleiteranordnung.
Die Fig. 1 zeigt ein n-Substrat 10 mit hohem spezifischen Widerstand, auf das eine epitaxiale η+-Schicht 12 aus Galliumarsenid (GaAs) aufgebracht worden ist, beispielsweise nach dem Arsentrichlorid-Verfahren, bei dem Arsentrichlorid (AsCl3) mit elementarem Gallium zur Reaktion gebracht wird, um Galliumarsenid abzuscheiden und die epitaxiale Schicht 12 zu bilden.
Nach dem erfindungsgemäßen Verfahren werden, wie aus den F i g. 2a und 2b zu ersehen ist, in der epitaxialen Schicht 12 mehrere Einkristallinseln 14, 16, 18 und 20 gebildet, indem ausgewählte Bereiche der epitaxialen Schicht 12 mit einem diese Bereiche abtastenden oder durch eine Maske abgeschatteten Ionenstrahl 22 bestrahlt werden, der nacheinander Sperrbereiche 28,30 und 32, die diese Inseln umgeben, in der epitaxialen Schicht 12 erzeugt. Besonders vorteilhaft ist es, wenn gemäß einer bevorzugten Ausführungsart der Erfindung Argonionen verwendet werden. Die Implantation erzeugt elektrisch kompensierende Störstellen, die in Richtung auf das Substrat 10 nach innen diffundieren, und auf diese Weise die Inseln 14,16,18,20 bilden. Während der Ionenimplantation wird die in Fig. 2 dargestellte Halbleiteranordnung auf eine erhöhte Temperatur, die üblicherweise zwischen 2000C und 500°C liegt, erwärmt, um die Diffusion der kompensierenden Störstellen in die Epitaxialschicht 12 zu fördern.
Wie F i g. 3 zeigt, kann die Anordnung nach F i g. 2 sodann nach bei monolithischen Halbleitern üblichen Verfahrenstechniken, einschließlich üblicher mit Ionenimplantation arbeitender Dotierverfahren, weiter bearbeitet werden, wobei in einer Einkristallinsel 18 beispielsweise ein npn-Galliumarsenidtrar:sistor 34 und in einer anderen Einkristallinsel 20 ein passiver Element. wie z. B. ein ionenimplantierter Widerstand 36, hergestellt wird. Die Herstellung dieser aktiven und passiven Elemente 34 bzw. 36 kann mit Hilfe üblicher Masken· und Ionenimplantationstechniken erfolgen, indem beispielsweise eine geeignete isolierende Schicht 38, wie z. B. eine SiOrSchicht, in der dargestellten Weise an der Oberfläche der Epitaxialschicht 12 erzeugt und als Maske gegen p- oder n-Fremdionen, die in die epitaxiale Galliumarsenidschicht 12 implantiert werden sollen, benutzt wird. Die aus S1O2 bestehende isolierende Schicht 38 kann auch als Träger für eine als ohmscher Kontakt wirkende metallische Schicht 40 verwendet werden, die unter Anwendung üblicher Aufdampfverfahren auf die freiliegenden Oberflächen des Emitterbereichs des Galliumarsenidtransistors 34 und des einen Endes des ionenimplantierten Widerstandes 36 aufgebracht wird.
Die Fig.4 zeigt ein n-Galliumarsenidsubstrat 41 mit hohem spezifischem Widerstand, auf das eine epitaxiale Schicht 42 aus n-Galliumarsenid aufgebracht worden ist; ferner sind in der dargestellten Weise auf der Oberfläche der epitaxialen Galliumarsenidschicht 42 mehrere einzeln im Abstand voneinander angeordnete Schottky-Sperrelektroden 44, 46, 48 und 50 aus Metall angeordnet Diese Schottky-Sperrelektroden bilden bekanntlich an der Metall-Galliumarsenid-Grenzfläche Schottky-Sperrschichten, wobei diese Metallelektroden zugleich als Maske für Argonionen dienen, die in die freiliegenden Flächen der Epitaxialschicht 42 eingeschossen werden, um die verschiedenen, von den Schottky-Sperrschichtdioden 52 und 54 gebildeten Bereiche vollständig voneinander zu isolieren. Diese Isolation vermindert die elektrischen Streufelder an den Rändern 56 und 58 der Schottky-Sperrschichten, was wiederum zu einer Erhöhung der Durchbruchsspannung der Schottky-Spsrrschichtdioden 52 und 54 führt. Vergleichsmessungen für diese Durchbruchsspannungen vor und nach der Ionenimplantation sind in dem nachfolgenden Beispiel 2 angegeben.
Im folgenden werden zwei spezielle Durchführungsbeispiele des Verfahrens beschrieben:
Beispiel 1
Ein n-Galliumarsenidsubstrat mit einem spezifischen Widerstand von 10 Ohm-cm oder mehr und einer Dicke von etwa 0,5 mm wurde an seiner einen Seite geläppt und polier; und sodann in ein Epitaxialreaklionsgefäß gebracht, in dem eine n + -GaAs-Epitaxialschicht mit einem spezifischen Widerstand von etwa 10-' Ohm · cm und einer Dicke von etwa 10 μιτι auf das Substrat aufgebracht wurde. Zur Bildung dieser Epitaxialschicht wurde H2-Gas durch eine AsCU-Waschflasche geblasen, die auf Zimmertemperatur gehalten wurde, und sodann aus der Waschflasche einem als Galliumquelle dienenden Ofen zugeführt, in dem sich flüssiges Gallium in einem Schiffchen befand und der in einer ersten Zone des Epitaxialreaktionsgefäßes angeordnet war. Nachdem die Galliumquelle mit Arsen gesättigt war, d.h. bei 850°C etwa 8% Arsen enthielt, das durch das H2-Trägergas in den Ofen transportiert worden war, strömte ein aus GaCl und As bestehender Dampf zu der Keimzone des Epitaxialreaktionsgefäßes, die auf etwa 750° C gehalten wurde. Hier wurde das Galliumarsenid an der Oberfläche des GaAs-Substrats zu einer Schicht abgeschieden, wie sie in F i g. 1 dargestellt ist.
Nach dem Abkühlen wurde die Halbleiteranordnung nach Fig. 1 in eine Implantationskammer gebracht, in der sie auf etwa 400° C erhitzt wurde, um die durch die Ionenimplantation bewirkte Störstellenbildung in dem Kristallgitter der Epitaxialschicht 12 zu fördern. Nachdem diese Temperatur erreicht war, wurde, wie in Fig. 2b angedeutet, ein Argonionenstrahl mit einer Energie von 20 keV auf ausgewählte Bereiche der Oberfläche der n+-Epitaxialschicht 12 fokussiert, so daß Argonionen mit einer Dosis in der Größenordnung von 1016 Atomen/cm2 in den Kristall eingeschossen wurden und Störstellen erzeugten, die bis in eine Tiefe, die gleich oder größer war als die Dicke der Epitaxialschicht 12, eindiffundierten. Die in Fig.2b dargestellten Sperrbereiche 28, 30 und 32 sind etwa 10 μηι breit und
mindestens 10 μΐη tief. Der spezifische Widerstand dieser Bereiche wurde durch das beschriebene Verfahren auf etwa 107 Ohm · cm erhöht. Dadurch wird eine nennenswerte Wechsel- oder Gleichstromkopplung über diese elektrisch isolierenden Sperrbereiche vermieden. Wenn beispielsweise die einander benachbarten Ränder der beiden isolierten Inseln 14 und 18 eine Länge von 3 mm haben, so beträgt die Koppelkapazität zwischen diesen Inseln an diesen Rändern etwa 0,3 pF und stellt für 1-GHz-Signal einen Wechselstrom-Kopplungswiderstand von mehr als 400 Ohm dar.
Beispiel 2
Ein n+-Galliumarsenidsubstrat mit einem spezifischen Widerstand von 1,8 χ 10-3Ohm · cm und einer Dicke von etwa 0,5 mm wurde an einer Seite geläppt und poliert und sodann in ein Epitaxialreaktionsgefäß gebracht, in dem eine n-GaAs-Epitaxialschicht von etwa 2,3 μιτι Dicke und einem spezifischen Widerstand von etwa 2 χ 10-' Ohm · cm nach einem in der Dampfphase arbeitenden Epitaxialzuchtverfahren aufgebracht wurde, beispielsweise nach dem in Verbindung mit Beispiel 1 beschriebenen Verfahren. Sodann wurde eine der Fig.4 entsprechende Anordnung von Schottky-Sperrelektroden 44,46,48 und 50 auf die Oberfläche der Epitaxialschicht aufgebracht, indem dünnschichtige Aluminiumflecke von etwa 0,15 mm Durchmesser mit Hilfe üblicher Vakuumbedampfungsverfahren aufgebracht wurden. Nach diesem Verfahrensschritt durchgeführte Messungen ergaben, daß die erhaltenen Schottky-Sperrschichtdioden eine Durchbruchsspannung von etwa 22 V aufwiesen. Die oben beschriebene Halbleiteranordnung wurde sodann in eine lonenimplantationskammer gebracht und auf etwa 400°C erwärmt. Nach Erreichen dieser Temperatur wurde die gesamte obere Fläche der Epitaxialschicht 42 mit einem Strahl von 20 keV-Argonionen mit einer Dosis von 1 χ ΙΟ16 Ionen/cm2 abgetastet. In die dem Ionenbeschuß ausgesetzten nicht maskierten Teile der Epitaxialschicht wurden Störstellen des GaAs-Kristallgitters bis in eine Tiefe eindiffundiert, die gleich oder größer war als die Dicke der Epitaxialschicht von 2,3 μηι. Diese Störstellen erzeugten elektrisch kompensierende Lücken in dem GaAs-Kristallgitter, die den spezifischen Widerstand der die Dioden umgebenden Sperrbereiche auf etwa 107Ohm-cm und mehr erhöhten und dabei die Durchbruchsspannung der gebildeten Schottky-Sperrschichtdioden auf 52 V vergrößerten. Diese Vergrößerung ist das Ergebnis einer wesentlichen Verminderung der Feldstärke der Streufelder an den Rändern 56 und 58 durch die Erzeugung der die Dioden umgebenden Sperrbereiche mit hohem spezifischem Widerstand.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial durch Ionenimplantation, insbesondere in epitaxial abgeschiedenen GaAs-Schichten auf einem eine geringere Leitfähigkeit aufweisenden Substrat, bei dem in ausgewählte Bereiche des Halbleitermaterials nichtdotierende Ionen eingeschossen werden und das Halbleitermaterial während des Ionenbeschusses auf einer erhöhten Temperatur gehalten wird, dadurch gekennzeichnet, daß als nichtdotierende Ionen Neon-, Argon-, Kryptonoder Xenonionen verwendet werden, daß diese Ionen mit einer Energie von etwa 20 keV oder weniger eingeschossen werden und daß die auf diese Weise an der Oberfläche des Halbleitermate.rials (12, 42) erzeugten Störstellen durch Anwendung der erhöhten, im Bereich zwischen 2000C und 500° C liegenden Temperaturen eindiffundiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Ionenbeschuß auf das Halbleitermaterial (12, 42) im Abstand voneinander angeordnete Metallelektroden (44, 46, 48, 50) aufgebracht werden, die zugleich als Maske gegen eine Implantation von Ionen in die abgedeckten Bereiche (52,54) dienen.
DE2354523A 1972-11-06 1973-10-31 Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial Expired DE2354523C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US304028A US3897273A (en) 1972-11-06 1972-11-06 Process for forming electrically isolating high resistivity regions in GaAs

Publications (3)

Publication Number Publication Date
DE2354523A1 DE2354523A1 (de) 1974-05-22
DE2354523B2 DE2354523B2 (de) 1980-02-14
DE2354523C3 true DE2354523C3 (de) 1981-10-22

Family

ID=23174723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2354523A Expired DE2354523C3 (de) 1972-11-06 1973-10-31 Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial

Country Status (4)

Country Link
US (1) US3897273A (de)
DE (1) DE2354523C3 (de)
GB (1) GB1398808A (de)
IL (1) IL43394A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
FR2341198A1 (fr) * 1976-02-13 1977-09-09 Thomson Csf Procede de fabrication de diodes schottky a faible capacite parasite, et dispositifs semiconducteurs comportant lesdites diodes
FR2352404A1 (fr) * 1976-05-20 1977-12-16 Comp Generale Electricite Transistor a heterojonction
US4224083A (en) * 1978-07-31 1980-09-23 Westinghouse Electric Corp. Dynamic isolation of conductivity modulation states in integrated circuits
EP0063139A4 (de) * 1980-10-28 1984-02-07 Hughes Aircraft Co Verfahren zur herstellung eines planaren iii-v-bipolaren transistors durch selektive ionenimplantation und nach diesem verfahren hergestellter transistor.
DE3044723C2 (de) * 1980-11-27 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines mit einer niederohmigen aktiven Halbleiterschicht versehenen hochohmigen Substratkörpers
DE3047870A1 (de) * 1980-12-18 1982-07-15 Siemens AG, 1000 Berlin und 8000 München "pn-diode und verfahren zu deren herstellung"
DE3047821A1 (de) * 1980-12-18 1982-07-15 Siemens AG, 1000 Berlin und 8000 München Schottky-diode und verfahren zu deren herstellung
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US4654960A (en) * 1981-11-02 1987-04-07 Texas Instruments Incorporated Method for fabricating GaAs bipolar integrated circuit devices
US5086004A (en) * 1988-03-14 1992-02-04 Polaroid Corporation Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer
JPH01308063A (ja) * 1988-06-07 1989-12-12 Oki Electric Ind Co Ltd 半導体抵抗素子及びその形成方法
DE3903121A1 (de) * 1989-02-02 1990-08-09 Licentia Gmbh Amorphisierungsverfahren zur strukturierung eines halbleiterkoerpers
US5031187A (en) * 1990-02-14 1991-07-09 Bell Communications Research, Inc. Planar array of vertical-cavity, surface-emitting lasers
US5508211A (en) * 1994-02-17 1996-04-16 Lsi Logic Corporation Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate
US5436499A (en) * 1994-03-11 1995-07-25 Spire Corporation High performance GaAs devices and method
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
KR19990072936A (ko) * 1998-02-27 1999-09-27 가나이 쓰도무 아이솔레이터및그것을사용하는모뎀장치
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6165868A (en) * 1999-06-04 2000-12-26 Industrial Technology Research Institute Monolithic device isolation by buried conducting walls
US9472667B2 (en) 2015-01-08 2016-10-18 International Business Machines Corporation III-V MOSFET with strained channel and semi-insulating bottom barrier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
US3586542A (en) * 1968-11-22 1971-06-22 Bell Telephone Labor Inc Semiconductor junction devices
JPS4837232B1 (de) * 1968-12-04 1973-11-09
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
US3663308A (en) * 1970-11-05 1972-05-16 Us Navy Method of making ion implanted dielectric enclosures

Also Published As

Publication number Publication date
DE2354523A1 (de) 1974-05-22
US3897273A (en) 1975-07-29
IL43394A0 (en) 1974-01-14
DE2354523B2 (de) 1980-02-14
IL43394A (en) 1976-05-31
GB1398808A (en) 1975-06-25

Similar Documents

Publication Publication Date Title
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2160427C3 (de)
DE3842468C3 (de) Halbleiterbauelement
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
EP0343369A1 (de) Verfahren zum Herstellen eines Thyristors
DE102006055885B4 (de) Verfahren zum Dotieren eines Halbleiterkörpers
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1810447A1 (de) Halbleiterplaettchen und Verfahren zu deren Herstellung
EP1019953A1 (de) Verfahren zum thermischen ausheilen von durch implantation dotierten siliziumcarbid-halbleitern
DE2231891C3 (de) Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht
DE2357376B2 (de) Mesa-thyristor und verfahren zu seiner herstellung
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DE2212489C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1564151B2 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2301384C3 (de) Verfahren zur Herstellung eines Dotierungsbereichs in einer Schicht aus Halbleitermaterial
DE2620980C2 (de)
DE2253683A1 (de) Ionengespickter widerstand und verfahren zum herstellen eines derartigen widerstands
DE2738152A1 (de) Festkoerperbauelement und verfahren zu seiner herstellung
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee