DE2231891C3 - Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht - Google Patents

Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht

Info

Publication number
DE2231891C3
DE2231891C3 DE2231891A DE2231891A DE2231891C3 DE 2231891 C3 DE2231891 C3 DE 2231891C3 DE 2231891 A DE2231891 A DE 2231891A DE 2231891 A DE2231891 A DE 2231891A DE 2231891 C3 DE2231891 C3 DE 2231891C3
Authority
DE
Germany
Prior art keywords
ions
semiconductor body
semiconductor
layer
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2231891A
Other languages
English (en)
Other versions
DE2231891A1 (de
DE2231891B2 (de
Inventor
Karl 7030 Boeblingen Brack
Edward Francis Beacon Gorey
Guenter Helmut Poughkeepsie Schwuttke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE2231891A1 publication Critical patent/DE2231891A1/de
Publication of DE2231891B2 publication Critical patent/DE2231891B2/de
Application granted granted Critical
Publication of DE2231891C3 publication Critical patent/DE2231891C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer wannenartigen, amorpS.er. Halbleiterschicht in einem monolithischen Halbleiterkör^ :r, wobei durch örtlich definierte Implantation von Ionen durch die Oberfläche des Halbleiterkörpers in einer durch die Strahlenergie bestimmten Tiefe des Halbleiterkörpers eine vergrabene amorphe Schicht gebildet wird.
Es sind bereits Verfahren zur Herstellung von Isolationsschichten in Halbleiterkörpern durch Ionenimplantation vorgeschlagen worden, bei denen vom Halbleitermaterial unterschiedliche Ionen, wie beispielsweise Stickstoff, Sauerstoff oder Kohlenstoff, verwendet werden. Die Implantation wird dabei mit einem Energiepegel durchgeführt, der entsprechend der gewünschten Eindringtiefe der Ionen gewählt ist. Die Implantationszeit wird so festgelegt, daß eine dichte lonenschicht im Halbleitermaterial entsteht Anschließend wird der Halbleiterkörper auf eine Temperatur erhitzt, bei der die eingebetteten Ionen mit den Ionen des Halbleitermaterials reagieren und eine Isolationsschicht bilden.
Außerdem ist bereits eine Halbleiteranordnung bekannt geworden, bei der sich eine einzelne durchgehende isolationsschicht von der Oberfläche bis zu einer bestimmten Tiefe innerhalb eines Halbleiterkörpers erstreckt und eine Zone des Halbleiterkörpers umschließt und dadurch dielektrisch isoliert. Diese Isolationsschicht wird durch Bombardierung mit Ionen erzeugt, die mit den Atomen des Halbleitermaterials bei einem Erhitzungsprozeß reagieren. Der Ionenstrahl wird dabei auf ein Maskenfenster und dessen abgeschrägte Kanten gerichtet. Durch die abgeschrägten Kanten wird erreicht, daß die Eindringtiefe der Ionen <>s von der Oberfläche bis zu einer bestimmten Tiefe im Bereich des Maskenfensters reicht. Während eines Erhitzungsprozesses reagieren die Atome des Halbleiterkörpers mit den implantierten Ionen, wobei eine Isolationsschicht entsteht, die den von ihr eingeschlossenen Halbleiterbereich dielektrisch isoliert.
In der integrierten Halbleitertechnik wird eine Anzahl von aktiven und passiven Elementen in oder auf einem gemeinsamen monokristallinen Halbleiterkörper hergestellt Diese Elemente werden mit Hilfe von Leitungszügen miteinander verbunden, die aiii einer auf die Oberfläche des Halbleiterkörpers aufgebrachten Isolationsschicht angeordnet sind. Unerwünschte elektrische Verbindungen zwischen den einzelnen Elementen innerhalb des Halbleiterkörpers werden durch dazwischen angeordnete Isolationsschichten verhindert.
Es sind verschiedene Strukturen und Methoden bekannt, um diese gegenseitige Isolation zu bewirken. Eine Methode besteht darin, daß zwischen den einzelnen Halbleiterelementen in Sperrichtung betriebene PN-Übergänge angeordnet werden. Diese Isolationsmethode ist mit einer Reihe von Nachteilen verbunden. Insbesondere erweist sich die in Verbindung mit den PN-Übergängen auftretende parasitäre Kapazität als ungünstig im Hinblick auf die erreichbare Geschwindigkeit Ein weiterer Nachteil ergibt sich in einigen Anwendungsgebieten dadurch, daß diese Halbleiterübergänge strahlungsempfindlich sind und daß dadurch die Isolationswirkung unter Umständen aufgehoben werden kann. Sine weitere Isolationsmethode besteht darin, daß die zu isolierende Halbleiteranordnung mit einer Schicht aus Isolationsmaterial umgeben wird. Diese Methode ist als dielektrische Isolation bekannt. Dabei werden beispielsweise Kanäle in den Halbleiterkörper eingeätzt, die die einzelnen Halbleiterbereiche voneinander trennen. Anschließend wird die gesamte Oberfläche einschließlich der eingeätzten Kanäle mit einer Isolationsschicht bedeckt. Schließlich wird auf der gegenüberliegenden Oberfläche des Halbleiterkörpers das Halbleitermaterial bis auf den Grund der Kanäle entfernt. Auf diese Weise entstehen Halbleiterbereiche, die mit Isolationsrsaterial umgeben sind. Diese Methode ist jedoch sehr zeitaufwendig, kostspielig und außerdem schwierig durchzuführen.
Isolationsschichten aus Siliciumnitrid, Siliciumkarbid und Siliciumoxyd wurden bisher dadurch hergestellt, daß Ionen anderer Materialien als das Material des verwendeten Halbleiterkörpers in den Halbleiterkörper implantiert wurden. Beispielsweise wurden bei der Herstellung von Siliciumnitridschichten Stickstoffatome in den Silicium-Halbleiterkörper implantiert Bei einer anschließenden Erhitzung auf eine Temperatur von etwa 1100°C reagieren die implantierten Ionen mit den Ionen des Halbleiterkörpers und bilden Siliciumnitridschichten.
Aus der DT-OS 20 46 833 ist bereits ein Verfahren zur Herstellung amorpher Halbleiterschichten in monolithischen Halbleiterkörpern aus Elementen der vierten Gruppe des periodischen Systems der chemischen Elemente bekannt, wobei durch Implantation von Ionen der gleichen Gruppe des periodischen Systems in einer durch die aufgewandte Strahlenenergie bestimmten Tiefe des Halbleiterkörpers eine vergrabene amorphe Halbleiterschicht mit sich bis zur Oberfläche des Halbleiterkörpers entsprechenden seitlichen Begrenzungen gebildet wird. Als wesentliches Merkmal ist dabei zu beachten, daß die seitlichen Begrenzungen dadurch erzielt werden, daß Masken mit abgeschrägten Kanten verwendet werden, die die Strahlenergie und damit die Eindringtiefe entsprechend verringern.
Als nachteilig erweist sich bei diesem bekannten
Verfahren, daß das Herstellen einer Maske mit definiert abgeschrägten Kanten außerordentlich schwierig und aufwendig ist
Es ist die der Erfindung zugrundeliegende Aufgabe, amorphe Halbleiterschichten, die als Isolationsschichten verwendbar sind, unter Anwendung der Ionenimplantation anzugeben, das im Vergleich mit dem bekannten Verfahren wesentlich vereinfacht ist
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß Ionen des Materials des Halbleiterkörpers implantiert werden, und daß nach Ausbildung der vergrabenen Schicht die von dieser ausgehenden, sich an die Oberfläche des Halbleiterkörpers erstreckenden seitlichen Begrenzungsschichten durch eine zeitlich verlängerte und örtlich auf den entsprechenden Oberflächenbereich beschränkte implantation mit gleicher Strahlenergie wie bei der vergrabenen Schicht hergestellt werden.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert Es zeigt
Fig.! in mehreren Verfahrensschritten die erfindungsgemäße Herstellung einer dielektrisch·.η Isolationsschicht in einem einkristallinen Halbleiterkörper,
Fig.2 die schematische Darstellung einer Einrichtung zur erfindungsgemäßen Durchführung der Ionenimplantation,
Fig.3 die bekannte, bei der Ionenimplantation in Siliciumkristallen lediglich qualitative Verteilung der Atomversetzungen bzw. der Teilgitterstörungen in Abhängigkeit von derTiefe bei einer Dosis von 6 χ ΙΟ15 Ionen/cm2,
F i g. 4 eine entsprechende, auf neuen experimentellen Beobachtungen basierende qualitative Verteilung bei einer Dosis von 1 v. 1016 Ionen/cm2 und
F i g. 5 eine entsprechende, auf neuen experimentellen Beobachtungen basierende qualitative Verteilung bei einer Dosis von 6 χ 1016 Ionen/cmJ.
Zur Herstellung einer vergrabenen Schicht in einem einkristallinen Halbleiterkörper werden, wie in F i g. 1 angedeutet, '.onen in den Halbleiterkörper an einer definierten Stelle implantiert. Das erfindungsgemäße Verfahren betrifft insbesondere die Implan'ation von Siliciumionen in ein einkristallines Siliciumsubstrat.
Eine Einrichtung zur Durchführung der Ionenimplantation ist schematisch in F i g. 2 dargestellt. Mit dieser lassen sich Atome bestimmter Elemente an einer Ionenquelle 30 ionisieren und mit Hilfe eines Potentialgradienten in einem Beschleuniger 32 auf eine Energie beschleunigen, so daß sie in ein in einer geeigneten Kammer 34 untergebrachtes Objekt 10 implantiert werden. Da der Ionenstrahl 36 geladen ist, kann er durch magnetische- und elektrische Felder beeinflußt und somit fokussiert und in der Kammer 38 abgelenkt werden.
Die Tiefe, in der die Ionen im Objekt 10 implantiert werden, ist eine Funktion der Energie und des Einfallswinkels des lonenstrahles in bezug auf das Objekt 10. Der Einfallswinkel kann beispielsweise durch Rotation des Objekts 10 um eine Achse 40 gesteuert werden. Gewöhnlich reicht eine Energie von 5 KeV bis 3 MeV aus, um Ionen in einen monokristallinen Halbleiterkörper 10 zu implantieren. Es ist eine Reihe von Methoden bekannt, die eine Festlegung des Gebietes gestatten, in welchem die Implantation folgen Doll. Beispielsweise kann der Ionenstrahl durch magnetische oder elektrische Felder so fokussiert und abgelenkt werden, daß er lediglich μ J das Gebiet trifft, in welchem eine Implantation stattfinden soll. Es ist aber auch möglich, in den Strahlengang 36 an irgendeiner Stelle eine Maske anzuordnen, die den Ionenstrahl nur auf bestimmte Bereiche auftreffen läßt Schließlich kann eine Definition des Implantationsgebietes auch dadurch erreicht werden, daß die Oberfläche des zu beaufschlagenden Halbleiterkörpers selbst mit einer geeigneten Maske beschichtet wird. Gewöhnlich bringt man eine maskierende Schicht auf und legt durch Anwendung konventioneller photolithographischer Techniken in
ίο den gewünschten Bereichen Maskenfenster frei.
Bei der Durchführung des erfindungsgemäßen Verfahrens wird vorzugsweise ein monokristallinev Halbleiterkörper aus Silicium mit Siliciumatomen bombardiert. Dies ist in Schritt 1 der Fij». 1 dargestellt Die Bombardierung kann in bezug auf die Kristallachse in beliebiger Richtung erfolgen, es wird jedoch bevorzugt, daß sie unter einem Winkel von 2° zur größeren Hauptachse erfolgt. Der Auftreffwinkel in bezug auf die Kristallstruktur beeinflußt die Eindringtiefe der Ionen.
Ein kleiner Winkel zwischen Strahl '-ind Kristallachse ergibt auch eine Verdichtung der implantierten Ionen. Die zu beaufschlagende Fläche kann mit Hilfe der bereits erwähnten Methoden kontrolliert werden.Wie aus F i g. 1 zu ersehen ist, wird die Oberfläche Ϊ i des Halbleiterkörper 10 mit einer Maske 12 beschichtet. Die maskierende Schicht verhindert, daß Ionen in den Halbleiterkörper 10 eindringen. Die Maske 12 kann aus Metall oder aus Isolationsmaterial bestehen. Typische Materialien sind Molybdän, Wolfram, Platin, Gold, Silber, Siliciumdioxyd, Siliciumnitrid. Im Normalfall benötigt man lediglich Maskenschichten mit einer Dicke von wenigen tausend Ä. Die Masken können durch konventionelle photolithographische Technik hergestellt werden.
Wie im Schritt 2 dargestellt, wird durch die Ionenimplantation im Bereich der ungeschützten oder unmaskierten Oberfläche im Innern des Halbleiterkörpers 10 eine Schicht 14 gebildet. Diese Schicht 14 besteht aus einer hohen Konzentration von implantierten Siliciumionen. Die Tiefe der Schicht 14 innerhalb des HaF Jeiterkörpers hängt von der Energie ab, mit der die Implantation erfolgt. In Abhängigkeit von der gewünschten Eindringtiefe werden gewöhnlich Energien von 500 KeV bis 3 MeV aufgewendet In Fig. 3 ist im Querschnitt die Verteilung der Kristallgitterstörungen dargestellt, wie sie nach Durchführung des Verfahrensschrittes 2 in F i g. 1 auftritt. Die Konzentration bei implantierten Ionen innerhalb der Schicht 14 beträgt 1018 bis 1O22 Ionen/cm3. Wie in Schritt 2 angedeutet, bilden die implantierten Ionen innerhalb des Halbleiterkörpers 10 eine amorphe Siliciumschicht 14. Diese amorphe Siliciumschicht weist einen spezifischen Widerstand von über 1000 Ohm/cm auf. Dieser Wert bleibt auch bei einem einstündigen Tempern bei einer
Temperatur von 550" C erhalten.
Der Halbleiterkörper 10 mit der vergrabenen amorphen Isolationsschicht 14 wird anschließend, wie in den Schritten 3 und 4 der Fig. I angedeutet ist, so weiter behandelt, caß eine vollkommene Isolationswanne entsteht. Die Schicht 14 bildet dabei die isolierende Bodenfläche dieser Isolationswanne. Im Halble'termaterial innerhalb dieser Isolationswanne können in bewährter Weise aktive oder passive integrierte Schaltelemente erzeugt werden. Im Schritt 3 der F i g. 1
r>5 erfolgt die Ionenimplantation in Verbindung mit einer Maske 12 zur Bildung der Seitenwände der Isolationswanne. Diese seitlichen Isolationsschichten 16 werden wiederum durch lonenimDlantation eebildet. wobei
während ihrer Bildung die Energie des Ionenstrahl* nicht verändert wird. Dadurch können jegliche Einstell- und Regeleinrichtungen entfallen. Die implantierten Isolationsschichten 16 bestehen wiederum aus amorphem Silicium mit einem spezifischen Widerstand von über 1000 Ohm/cm. Die fertige Struktur ist im Schritt 4 dargestellt. Das dielektrisch isolierte Halbleitergebiet 18 kann nunmehr die in bekannter Weise einzubringenden Halbleiterzonen zur Bildung der gewünschten Strukturen aufnehmen. Im Schritt 4 der F i g. 1 ist zwar nur eine einzelne Isolationswanne mit Isolationsschichten Hund 16 dargestellt, die die monokristallinen Halhleiterbereiche 18 und 19 trennen, selbstverständlich ist es möglich, unter Anwendung der bekannten Maskicrungstechnik gleichzeitig mehrfache derartige Strukturen herzustellen.
Um wirksame und durchgehende Isolationsschichten zu erhalten, muß die Konzentration der implantierten Siliciumionen im allgemeinen ΙΟ15 oder größer und vorzugsweise lO^bis I022lonen/cm'betragen.
Beispiele zur Verdeutlichung der F i g. 3, 4 und 5: Ein P-dotiertes Siliciumplättchen. dessen Oberflächen etwa 2° gegen die [I I I]-Kristallebene geneigt waren, dessen spezifischer Widerstand I Ohm/cm betrug und das einen niedrigen Sauerstoffgehalt aufwies, wurde einem Implantationsprozeß von Siliciumionen unterworfen, wobei die Gesamtenergie I MeV betrug. Der Strahlstrom betrug 2,3 μΑ und die betroffene Fläche waren 4 cm2 bei einer Dichte von 0,58 μΑ/cm2, was einem lonenfluß von 3,6 χ tO12 Ionen/cm2 entspricht. Die Implantationsdauer betrug 28 Minuten bei einer Dosis von 6 χ 1O15 Ionen/cm2. Dabei ergab sich die in F i g. 3 dargestellte qualitative Verteilung der Atomversetzungen bzw. Kristallgitterslörungen in Abhängigkeit von derTiefe.
S Bei einem /weilen, dem ersten entsprechenden Ausfiihrungsbeispiel, wurde lediglich die Energie von 1 MeV während einer Zeit von 46 Minuten aufrechterhalten, was eine Dosis von 1 χ 1O'h Ionen/cm2 ergab. Aus F i g. 4 ist zu ersehen, daß unter diesen Bedingungen sich
ίο das amorphe Wachstum gegen die Oberfläche hin fortsetzt. Bei einen dritten, wiederum im wesentlichen dem ersten Ausführungsbeispiel entsprechenden Ausführungsbeispiel wurde die Energie von 1 MeV während einer Zeit von 280 Minuten aufrechterhalten, so daß sich
is eine Gesamtdosis von 6xlOl() Ionen/cm2 ergab. Aus F i g. 5 ist zu ersehen, daß sich das amorphe Wachstum unter diesen Bedingungen bis an die Oberfläche hin fortsetzt. Dem vorstehenden ist zu entnehmen, daß sich das Wachstum amorphen Siliciums in einem Halblciterkörper aus Silicium erfindungsgemäß homogen und in seiner Eigenschaft gleichbleibend erhalten bleibt obwohl aus vergrabenen Schichten und von diesen ausgehend an die Oberfläche des Halbleiterkörpers sich ausdehnende Schichten gebildet werden. Derartige
2s Ergebnisse werden nicht erhalten, wenn in bekannter Weise zur Verringerung der Eindringtiefe während des Implantationsprozesses der Energiepegel sequentiell herabgesetzt wird.
Ähnliche Ergebnisse erhält man, wenn Germaniumio·
ίο nen in einkristallines Germanium implantiert werden.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht in einem monolithisehen Halbleiterkörper, wobei durch örtlich definierte Implantation von Ionen durch die Oberfläche des Halbleiterkörpers in einer durch die Strahlenergie bestimmten Tiefe des Halbleiterkörpers eine vergrabene amorphe Schicht gebildet wird, da- ι ο durch gekennzeichnet, daß Ionen des Materials des Halbleiterkörpers implantiert werden, und daß nach Ausbildung der vergrabenen Schicht die von dieser ausgehenden, sich an die Oberfläche des Halbleiterkörpers erstreckenden seitlichen Begrenzungsschichten durch eine zeitlich verlängerte und örtlich auf den entsprechenden Oberflächenbereich beschränkte Implantation mit gleicher Strahlenergie wie bei der vergrabenen Schicht hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Germanium- oder Silicium-Halbleiterkörpern Germanium- bzw. Silicium-Ionen mit einer Strahlenenergie von >5keV implantiert werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Dosis der implantierten Ionen mindestens 1 · 1015 Ionen/cm2 beträgt
DE2231891A 1971-10-06 1972-06-29 Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht Expired DE2231891C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18689071A 1971-10-06 1971-10-06

Publications (3)

Publication Number Publication Date
DE2231891A1 DE2231891A1 (de) 1973-04-12
DE2231891B2 DE2231891B2 (de) 1977-08-04
DE2231891C3 true DE2231891C3 (de) 1978-04-06

Family

ID=22686706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2231891A Expired DE2231891C3 (de) 1971-10-06 1972-06-29 Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht

Country Status (8)

Country Link
US (1) US3726719A (de)
JP (1) JPS5147566B2 (de)
BE (1) BE792589A (de)
CA (1) CA981372A (de)
DE (1) DE2231891C3 (de)
FR (1) FR2156545B1 (de)
GB (1) GB1376526A (de)
IT (1) IT959917B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946800A (en) * 1965-09-28 1990-08-07 Li Chou H Method for making solid-state device utilizing isolation grooves
US6849918B1 (en) * 1965-09-28 2005-02-01 Chou H. Li Miniaturized dielectrically isolated solid state device
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication
US3855009A (en) * 1973-09-20 1974-12-17 Texas Instruments Inc Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
DE2725966A1 (de) * 1977-06-08 1978-12-21 Nat Res Dev Verfahren zum wachsen von kuenstlichen diamanten
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
EP0023656B1 (de) * 1979-07-23 1984-05-09 Kabushiki Kaisha Toshiba Halbleitervorrichtung zur Ladungsspeicherung
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
FR2575601B1 (fr) * 1984-12-27 1987-01-30 Commissariat Energie Atomique Procede et dispositif de determination de parametres electriques d'une couche semi-conductrice en fonction de la profondeur
JP2724702B2 (ja) * 1985-06-21 1998-03-09 日本テキサス・インスツルメンツ 株式会社 電荷結合型半導体装置の製造方法
JPS61294866A (ja) * 1985-06-21 1986-12-25 Nippon Texas Instr Kk 電荷結合型半導体装置
US5236872A (en) * 1991-03-21 1993-08-17 U.S. Philips Corp. Method of manufacturing a semiconductor device having a semiconductor body with a buried silicide layer
JP2005064033A (ja) * 2003-08-12 2005-03-10 Fujio Masuoka 半導体基板へのイオン注入方法

Also Published As

Publication number Publication date
FR2156545A1 (de) 1973-06-01
JPS5147566B2 (de) 1976-12-15
GB1376526A (en) 1974-12-04
FR2156545B1 (de) 1975-03-07
US3726719A (en) 1973-04-10
JPS4846269A (de) 1973-07-02
DE2231891A1 (de) 1973-04-12
IT959917B (it) 1973-11-10
CA981372A (en) 1976-01-06
BE792589A (fr) 1973-03-30
DE2231891B2 (de) 1977-08-04

Similar Documents

Publication Publication Date Title
DE2231891C3 (de) Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht
DE2046833C3 (de) Verfahren zur Herstellung elektrisch isolierter Halbleiterzonen
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2752698C2 (de)
DE2312061A1 (de) Transistorherstellungsverfahren
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
CH615781A5 (de)
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE2500728A1 (de) Verfahren zur verbesserung der dotierung eines halbleitermaterials
EP0028786B1 (de) Ionenimplantationsverfahren
EP0062883B1 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE3442460A1 (de) Verfahren zur dotierung von halbleitermaterial
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
CH549285A (de) Verfahren zum herstellen amorpher halbleiterschichten.
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE4224686C2 (de) Verfahren zur Implantation von Ionen in einen Festkörper
DE1764372B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2409899A1 (de) Halbleiterstruktur und verfahren zu ihrer herstellung
DE2356109A1 (de) Verfahren zur herstellung eines hf-planartransistors
DE2231356A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2433839A1 (de) Verfahren zum herstellen eines transistors
DE2226538A1 (de) Dielektrisch isolierte Halbleiteran Ordnung und Verfahren zu ihrer Herstellung
DE1957774C (de) Verfahren zum Herstellen einer gleichrichtenden Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee