DE2160462C2 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2160462C2
DE2160462C2 DE2160462A DE2160462A DE2160462C2 DE 2160462 C2 DE2160462 C2 DE 2160462C2 DE 2160462 A DE2160462 A DE 2160462A DE 2160462 A DE2160462 A DE 2160462A DE 2160462 C2 DE2160462 C2 DE 2160462C2
Authority
DE
Germany
Prior art keywords
mentioned
concentration
semiconductor
transistor
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2160462A
Other languages
English (en)
Other versions
DE2160462A1 (de
Inventor
Ronald Alfred Crawley Sussex Ford
Keith Harlow Reigate Surrey Nicholas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2160462A1 publication Critical patent/DE2160462A1/de
Application granted granted Critical
Publication of DE2160462C2 publication Critical patent/DE2160462C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1. Die Erfindung bezirht sich weiter auf ein Verfahren zur Herstellung solcher Halbleiteranordnungen.
Bei logischen und anderen Arten Schaltungen wird oft ein Inverter verwendet, der aus einem aktiven IGFET (Feldeffekttransistor mit isolierter Gate-Elektrode) und einem anderen IGFET besteht, dessen Gate-Elektrode mit dem Drain verbunden ist und der als Belastung für den aktiven Transistor dient. Für optimale Wirkung ist die Verstärkung des Belastungstransistors vorzugsweise weniger als ein Fünftel, z. B. ein Zehntel, der Verstärkung des aktiven Transistors. F.in derartiger Vcrstärkiingsunierscliied wird bei bekannten Anordnungen durch verschiedene Geometrien für die beiden Transistoren erhall·1!!. Der lielastungsiransistor wird 1. B. mit einem längeren Kanal als der aktive Transistor versehen. Ks ist aber häufig irrw.iinschl, Transistoren herzustellen, die etwa die durch die angewandte HalbleitcrhersielluTijistcchnik erreichbare Mindestabmessung aufweiset!. Wenn dieser aktive Transistor und dieser Bclastungstransistor verschiedene Geometrien
haben, können sie nicht beide diese Mindestabmessung aufweisen. Die in einer integrierten Schaltung von einen derartigen Inverter beanspruchte Oberfläche ist also verhältnismäßig groß, wodurch die Ausbeute derartiger Schaltungen, die aus derselben Halbleiterscheibe einer bestimmten Abmessung hergestellt werden können, herabgesetzt wird. Dadurch wsrden diese Anordnungen teuerer. Ferner ist die Gate-Kapazität des Belastungstransistors nicht so klein wie die einer Anordnung mit einer Mindestcberfläche, so daß die Geschwindigkeit des Inverters herabgesetzt wird. Die Herabsetzung der Verstärkung durch Vergrößerung der Dicke des Gate-Isolators des Belastungstransistors wird aber eine erhebliche Erhöhung der Einschaltspannung und der Leitungsaufnahme dieses Transistors zur Folge haben,
In vielen Halbleiteranordnungen kann zwischen zwei voneinander getrennten Teilen verschiedener Schaltungselemente der Anordnung eine parasitäre Feldeffekttransistorstruktur auftreten.
Der leitende Kanal der parasitären Feldeffekttransistorstruktur wird in dem zwischen diesen beiden Teilen liegenden Teil des Halbleiterkörpers induziert, wenn an eine aus einer leitenden Schicht bestehende Vc-rbindung auf einer Isolierschicht über dem erwähnten Teil des Halbleiterkörpers eine geeignete Spannung angelegt wird. Eine solche parasitäre Feldeffekttransistorstruktur kann eine unerwünschte Verbindung zwischen den beiden verschiedenen Schaltungselementen herstellen und/oder einen unerwünscht hohen Leckstrom in der Anordnung hervorrufen.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1 so auszugestalten, daß die Verstärkung der parasitären Feldeffekttransistorstruktur wesentlich herabgesetzt wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Der Vollständigkeit halber sei noch auf folgenden Stand der Technik hingewiesen:
Aus» Electronics«, Band 43 (22. Juni 1970), 86-90 ist es bekannt, zur Herabsetzung der Schwellenspannung Akzeptor- oder Donatorionen in den Kanalbereich eines MOS-Transistors zu implantieren.
Aus der DE-OS 18 06 643 ist ein Verfahren zum Herstellen einer implantierten Zone bekannt, bei dem während des Ausglühens die beschädigten Kristallbereiche mit elektrisch inaktiven Ionen bestrahlt werden.
Nach der DE-OS 18 0/857 wird eine Kombination von zwei Feldeffekttransistoren mit unterschiedlicher Beweglichkeit im Kanalgebiet dadurch erreicht, daß die Kristallorientierung der Transistoren in bezug aufeinander verschieden gewählt wird.
Aus» Nachrichtentechnik«, Band 21 (1971), 151-155 ist es bekannt, daß durch den bei der Ionenimplantation verursachten Strahlenschadcn die Lebensdauer sowie die Konzentration und die Beweglichkeit der Ladungsträger verändert werden.
Aus» IBM Technical Disclosure Bulletin«. Bandit (1968) Nr. 7.703 ist es bekannt, daß die Lebensdauer der Ladungsträger in einem Halbleitermaterial durch Implantation von neutralen Ionen wie Neon oder Kryptonionen reduziert wird und nachträglich durch Wärmebehandlung eingestellt werden kann.
Im folgenden isl unter» effektiver Beweglichkeit« die Beweglichkeit der Ladungsträger zu verstehen, die durch das Messen der Leitfähigkeit und der zu dem Strom beitragenden Gesamtladung bestimmt wird.
Der Ausdruck» zwei voneinander getrennte Teile eines Schaltungselements« umfaßt sowohl zwei voneinander getrennte Teile desselben Schaltungselements als auch zwei voneinander getrennte Teile verschiedener Schaltungselemente, sowie einen Teil eines Schaltungselements, der von einem Isolierungsteil getrennt ist, der zu einem Schaltungselement gehört und Schaltungsele-
lu mente der Anordnung gegeneinander isoliert.
Unter dem Ausdruck» Kanalteil« ist der Teil des Halbleiterkörpers zu verstehen, in dem Ladungsträger durch einen leitenden Kanal zwischen Source und Drain der Feldeffekttransistorstruktur fließen würden. Diese
H Transistorstruktur kann ein Schaltungselement der Anordnung oder ein durch parasitäre Transistorwirkung zwischen den erwähnten beiden Teilen gebildeter parasitärer Transistor sein.
Neutrale Ionen sind Ionen elektrisch unwirksamer Verunreinigungen, die die Konzentration an freien Ladungsträgern praktisch nicht bee' .flüssen, d. h, daß sic weder Donatoren noch Akzeptors:-, sind. Sie können aus einem inerten Gas, ζ. B. Neon, und/oder aus einem Element der Gruppe IV des periodischen Systems, z. B.
Zinn, und/oder aus einem Halbleiterelement, ζ. Β. Silicium bestehen. Sie können sogar aus einer Verunreinigung geringer elektrischer Wirksamkeit, wie z. B. Stickstoff, bestehen. Diese implantierten Ionen können sich an Zwischengitter- oder Substitutionsstel-
jo len im Kristallgitter befinden.
Zugehörige Halbleiterkristallbeschädigung, z. B. in Form von Dislokationen, kann als» Strahlungsbeschädigung« bezeichnet werden.
Die Herabsetzung der Beweglichkeit der Ladungsträ-
ss ger in dem erwähnten Teil scheint der erhöhten Streuung der Ladungsträger durch die vorhandene implantierte Verunreinigung, insbesondere durch den Strahlungsbeschädigungsanteil der implantierten Dotierungskonzentration, zuzuschreiben zu sein Es hat sich
w herausgestellt, daß, indem auf diese Weise die effektive Beweglichkeit herabgesetzt wird und ohne daß die Ka .alabmessungen geändert zu werden brauchen, die Steilheit des Transistors auf z. B. ein Drittel oder sogar ein Zehntel des Wertes beim Fehlen der erwähnten implantierten Verunreinigung herabgesetzt werden kann.
Die erwähnte Konzentration kann über die ganze Länge des genannten Teiles zwischen den beiden erwähnten Teilen oder nur über einen Teil dieser Länge vorhanden sein.
Die effektive Beweglichkeit von Majoritätsladungsträgern in dem erwähnten Teil, in dem sich die erwähnte Konzentration befindet, beträgt vorteilhaft höchstens ein Dnüel oder höchstens ein Zehntel des Wertes beim
γ, Fehlen der erwähnten Konzentration. Die erwähnte effektive Beweglichkeit ist vorzugsweise mindestens ein eine Größenordnung (Faktor 10) z. B. zwei Größenordnungen (Faktor I02) niedriger als der Wert beim Fehlen der erwähnten Konzentration. Auf diese Weise kann die
ho Steilheit des fiiii .,istors um mindestens eine Größenordnung herabgesetzt werden.
In einer ersten Ausftihrungsform wird der Fe'deffekttransistor durch eine mögliche parasitäre Transisiorwirkung /wischen der erwähnten beiden Teilen gebildet,
,·,-, wobei der leitende Kanal des parasitären Transistors in dem erwähnten T eil beim Fehlen der erwähnten Konzentration induziert werden kann: die Steilheit dieses parasitären Transistors wird dann durch das
Vorhandensein der erwähnten Konzentration herabgesetzt. In diesem Falle kann die Steilheil des parasitären Transistors durch das Vorhandensein der erwähnten Konzentration auf praktisch null herabgesetzt werden, um die parasitäre Transistorwirkung praktisch völlig zu beseitigen.
In einer anderen Ausführungsform enthalt die Halbleiteranordnung ein .Schaltungselement in Form eines Feldeffekttransistors, von dem die erwähnten beiden Teile Source und Drain bilden. Der Transistor kann ein Feldeffekttransistor vom Verarmungstyp sein, wobei sich der leitende Kanal des Transistors in dein erwähnten Knnalteil des Körpers befindet, ohne dal? die (ialc Elektrode des Transistors eine Vorspannung zugeführt wird: in diesem Falle kann der erwähnte Kanaltcil /.. B. ein mit einem Dotierungsmittel diffundiertes oder mit einem Dolicrungsmitlel implantiertes gesondertes Kanalgebiet eines Feldeffekttransistors mit isolierter Gate-Elektrode sein. Der Transistor kann aber .,;...[, „;., i'cldcffckür;;"'.:1;!:^ :;ii! i'.::!icr!cr Ci;üc \:lnl trode vom Anreicherungstyp sein, wobei der leitende Kanal des Transistors in dem erwähnten Kanalteil des Körpers beim Betrieb der Anordnung dadurch gebildet wird, daß der isolierten date-Flektro'.le eine geeignete Vorspannung zugeführt wird: in diesem Falle ist der Kanal ohne Vorspannung an der Gate-Elektrode nicht vorhanden
Wenn der erwähnte Feldeffekttransistor ein Schal tungselement der Anordnung in Form eines Feldeffekttransistors mit isolierter Gate-Flektrode ist. kann die implantierte Verunreinigung eine Höchstkonzentration in einem Teil des Körpers aufweisen, der an die Isolierschicht unterhalb der Gate-Elektrode grenzt und der also den Kanalteil dieses Transistors bildet. Durch Anbringung der erwähnten Höchstkonzentration in dem Kanalteil kann die Herabsetzung der Beweglichkeit und der Steilheit genau eingestellt werden.
Die erwähnten beiden Teile können llalbleitergebiete des Körpers und/oder Metallelektroden auf dem Körper sein.
Der Feldeffekttransistor kann, wenn er ein Schaltungselement der Anordnung ist. in der Halbleiteranordnung zur Realisierung der Schaltfunktion eines Transistors angeordnet werden. In einer anderen Ausführungsform sind jedoch die Gate- und die Drain-Elektrode des Feldeffekttransistors miteinander verbunden, so daß der Feldeffekttransistor die Schaltfunktion einer Belastungsimpedanz liefern kann. Ein weiterer Feldeffekttransistor kann vorgesehen sein und einen Kanalteil enthalten der praktisch die gleichen Abmessungen und die gleiche Dotierung wie der andere Feldeffekttransistor, aber praktisch nicht eine gleiche Konzentration an implantierten neutralen Ionen und zugehöriger Beschädigung aufweist, wodurch die Steilheit dieses weiteren Transistors größer als die des erwähnten anderen Transistors ist In diesem Falle enthält die Halbleiteranordnung zwei Feldeffekttransistoren mit verschiedenen Steilheiten. Der erwähnte andere Transistor kann als Belastungsimpedanz für den weiteren Transistor in einer zweckmäßigen Inverterschaltung dienen, während die beiden Transistoren eine Abmessung aufweisen können, die in der Nähe der durch Anwendung dieses Verfahrens erreichbaren Mindestoberfläche liegt
Die bei dem Verfahren zur Herstellung einer Halbleiteranordnung nach der Erfindung verwendeten neutralen Ionen können aus einem inerten Gas, und/Oder einem Element aus der Gruppe IV. z. B. Zinn.
und/oder aus einem Halbleiterelement, wie Silicium, und/oder einer Verunreinigung geringer elektrischer Wirksamkeit, wie z. B. Stickstoff, bestehen.
Neon ist ein besonders geeignetes neutrales lon für > bestimmte Implantationsbedingungen, weil es einerseits leicht genug ist. um über eine bestimmte Tiefe in den Halbleiterkörper einzudringen, (z. B. über eine darauf liegende Isolierschicht), andererseits aber schwer genug ist. um eine erhebliche Strahlungsbeschädigung bei
κι niedrigen Dosen herbeizuführen.
Die Konzentration an durch Ionenimplantation erhaltener Strahliingsbesehädigiing wird durch Ausglühen während einer Wärmebehandlung herabgesetzt. Fine gegebenenfalls auf dem Halbleiterkörper gleich-ί zeitig mit und/oder nach der Implantation neutraler Ionen durchgeführte Wärmebehandlung wird derart geregelt, daß die erwünschte Menge an Strahlungsbeschädigung aufrechterhalten wird, die in der Anordnung als Teil der implantierten Verunreiiiigungskonzcntr.i-
Die Energie der neutralen Ionen kann derart sein, daß die implantierte" neutralen Ionen unmittelbar unter der Stelle, an der der leitende Kanal gebildet wird oder werden muß, eine Höchstkonzentration aufweisen Die
;". durch diese implantierten neutralen Ionen herbeigeführte Höchststrahlungsbeschädigung wird in geringer Entfernung von der Oberfläche als die Höchstionenkonzemration erzeugt und kann also an der Stelle, an der der >'.?nal gebildet wird, einen Höchstwert aufweisen.
in Die Strahlungsbeschädigung kann teilweise durch Erhitzung während der Implantation ausgeglüht werden, in welchem Falle die implantation auch eine Ausglühbehandlung umfassen soll. Eine Ausglühbehandlung bei einer niedrigen Temperatur kann aber nach
)ί Implantation durchgeführt werden; die Strahlungsbeschädigung kann also teilweise in einem Schritt nach dem Implantationsschritt dadurch ausgeglüht werden, daß der Körper auf eine Temperatur von z. B. höchstens 5(XTC erhitzt wird.
Wenn der erwähnte Transistor ein Schaltungselement der Anordnung ist. kann in dem Halbleiterkörper ein weiterer Feldeffekttransistor angebracht werden, der eine höhere Verstärkung und einen Kanal praktisch der gleichen Abmessungen und der gleichen Dotierung besitzt, während bei der Implantation neutraler Ionen in wenigstens einen Teil des Kanals des anderen Feldeffekttransistors eine Implantationsmaskierungsschicht auf der Oberfläche an der Stelle vorhanden sein kann, an der dieser weitere Transistor gebildet wird oder werden muß.
Außer neutralen Ionen und zugehöriger Strahlungsbeschädigung können Donator- und Akzeptcionen in wenigstens einen Teil des Kanalteiles des Körpers implantiert werden, z. B. um die Schwellwertspannung des Transistors zu ändern, wenn dieser Transistor ein Schaltungselement der Anordnung ist
Die Erfindung wird nachstehend anhand der Zeichnungen näher erläutert. Es zeigt F i g. 1 einen Teil eines Schaltbildes mit einer Halbleiteranordnung nach der Erfindung in Form eines MOST-Inverters (MOST = Metalloxyd-Silicium-Transistor),
Fig.2 einen Querschnitt durch den Teil des Halbleiterkörpers des Inverters nach F i g. 1,
Fig.3 einen Querschnitt durch den Teil des Halbleiterkörpers nach Fig.2 in einer Stufe der Herstellung der Anordnung,
Fig.4 einen Querschnitt durch einen Teil des
Malbleilerkörpers einer integrierten Schaltung mit einer parasitären Felcleffekttransislorstruktur mit herabgesetzter Steilheit, und
F i g. 5 einen Querschnitt durch den Teil des Körpers nach Fig.4 in einer Stufe der Herstellung der Anordnung.
Der in F i g. I gezeigte Inverter enthält einen aktiven MOS(Metall-Oxyd-Silicium)-Transistor Ti vom An- : crfcherungstyp und einen weiteren MOS-Transistor Tj vom Anreicherungstyp, dessen Gate-Elektrode mit dem Drain verbunden ist und der als Belastung dient. Der Drain des Belastungstransformator.i T? ist mit der Speiseleitung V und die Source ist mit dem Drain des Transistors Tj über eine gemeinsame Klemme verbunden. Der Ausgang En des Inverters wird dieser Ausgangsklemme entnommen. Der Invertereingang £Ί wird dem Gate des Transistors T\ zugeleitet. Die Steilheit des Belastungstransistors 7j ist weniger als ein Zehntel der Steilheit des aktiven Transistors T\.
C 1-· I* -w
M6
(F i g. 2) integriert, die einen Halbleiterkörper mit darin angebrachten Source- und Drain-Zonen 2, 3 und 4 enthält, die an eine Hauptoberfläche 5 des Körpers 1 grenzen. Die Source- und Drain-Zonen 2, 3 und 4 sind gut leitende Zonen vom p-Typ, die in dem Körper von 2Ί einem Teil eines η-leitenden Körpers mit hohem spezifischem Widerstand umgeben sind, der das Substratgebiet der MOS-Transistoren Ti und T} bildet.
Die Zone 2 dient als Source des Transistors Ti, während die Zone 4 als Drain des Transistors Tj dient, jo Die gemeinsame Zone dient als Drain des Transistors Ti . awie als Source des Transistors T2 und stellt somit eine direkte Verbindung zwischen diesen Transistoren her, wie in F i g. 1 dargestellt ist.
Der an die Oberfläche grenzende Teil des η-leitenden \s Substrats zwischen den Zonen 2 und 3 und den Zonen 3 und 4 bildet den Kanalteil 11 des Transistors Ti bzw. den Kanalteil 12 des Transistors T2. Diese Kanalteile 11 und 12 haben praktisch die gleichen Abmessungen und die gleiche Donatordotierungskonzentration. An der Oberfläche 5 des Körpers 1 befindet sich ein Siliciumdioxydmuster 6, das an die Gruppe von Zonen 2, 3 und 4 grenzt; ein dickes Siliciumdioxydmuster 7 erstreckt sich rings um das dünne Muster 6. An der Stelle von Öffnungen in dem dünnen Muster 6 kontaktieren Metallschichtelektroden 8, 9 und 10 die Source- und Drain-Zonen 2, 3 und 4. Eine Metallschicht-Gate-Elektrode 13 des Transistors Ti befindet sich auf dem dünnen Siliciumdioxydmuster 6 oberhalb des Kanalteiles II. Die Drain-Elektrode 10 des Transistors T2 erstreckt sich über das dünne Siliciumdioxydmuster 6 und oberhalb des Kanalteiles 12 zur Bildung der mit dem Drain verbundenen isolierten Gate-Elektrode des Transistors T2. Die Metallschichtelektroden 8, 9, 10 und 13 erstrecken sich über das dicke Siliciumdioxydmuster 7 und verbinden die Transistoren Ti und T2 mit anderen Schaltungselementen der integrierten Schaltung.
Beim Betrieb, wenn eine negative Spannung an die isolierten Gate-Elektroden 13 und 10 der Transistoren Ti bzw. Tr angelegt wird, wird ein leitender Kanal vom »p-Typ« durch Inversion in den n-Ieitenden Kanalteilen 11 und 12 zwischen den Source- und Drain-Zonen 2 und 3 und 3 und 4 gebildet Wie oben erwähnt wurde, ist die Steilheit des Belastungstransistors T2 kleiner als ein Zehntel der Steilheit des Transistors Ti. Durch diese es herabgesetzte Steilheit des Transistors Tr kann eine günstigere Wirkung des m den F i g. i und 2 gezeigten Inverters erzielt werden.
Die Herabsetzung der Steilheit des Transistors T> wird durch eine Herabsetzung der effektiven Beweglichkeit von Löchern in dem» p-leitenden«, in dem η-leitenden Kanalteil 12 gebildeten Inversionskanal erhalten. Diese herabgesetzte effektive Beweglichkeit von Löchern ist dem Vorhandensein einer großen Konzentration an implantierten Verunreinigungen in Form von implantierten Neonionen und zugehöriger Siliciumkristallbeschädigung in dem Kanalteil 12 zuzuschreiben. Die Höchstkonzentration dieser implantierten Verunreinigung tritt in dem Substrat in dem Teil auf, der an das Siliciumdioxydmuster 6 grenzt und unterhalb des Teiles der Elektrode 10 liegt, der als Gate-Elektrode des Transistors T\ dient; diese Höchstkonzentration befindet sich also an der Stelle, an der der leitende Kanal beim Betrieb der Anordnung gebildet wird. Die Höchstkonzentration an implantierten Neonionen tritt aber auf einer Tiefe von etwa 0,2 μπι unmittelbar unterhalb der Stelle auf, an der dieser Kanal gebildet wird
Die Anordnung nach den Fig. I und 2 kann auf folgende Weise hergestellt werden.
Auf übliche Weise werden Source- und Drain-Zonen 2, 3 und 4 durch örtliche Bordiffusion in einem η-leitenden Siliciumkörper 1 angebracht, während ein dickes und ein dünnes Siliciumdioxydmuster 7 bzw. 6' auf der Oberfläche 5 des Körpers 1 mit Hilfe thermischer Oxydationsverfahren angebracht werden. Wie in Fig. 3 dargestellt ist, weist das dicke Siliciumdioxydmuster 7 die gleiche Struktur wie in der hergestellten Anordnung auf. Die Dicke des Musters 7 beträgt etwa 1 μπι. Das dünne angewachsene Siliciumdioxydmuster 6' weist die Form einer ununterbrochenen Schicht mit einer Dicke von etwa 120 um auf, die sich an der Stelle einer öffnung in dem dicken Muster 7 befindet, das an die Gruppe diffundierter Zonen 2,3 und 4 grenzt.
Eine dicke Metallschicht 20 wird dann auf dem dünnen Muster 6' oberhalb der Stelle angebracht, an der der Transistor Ti gebildet wird (siehe F i g. 3). Die Schicht 20 überlappt einen Teil des dicken Musters 7. Die Schicht 20 bildet zusammen mit dem dicken Muster 7 eine Implantationsmaske, die den untenliegenden Halbleiter mit dem Kanalteil 11 gegen Implantation während eines anschließenden Implantationsschrittes maskiert, so daß Ionen nur über die dünne Siliciumdioxydschicht 6' an der Stelle in den Körper implantiert werden, an der diese Schicht nicht von der Schicht 20 bedeckt ist
Neonionen mit einer Energie von etwa 100 keV und einer lonendosis in der Größenordnung von 10u Ionen/cm2 werden auf die ganze Oberfläche 5 des Körpers gerichtet, wie mit den Pfeilen in Fig.3 angedeutet ist Die Neonionen werden aber nur über die dünne Siliciumdioxydschicht 6' an der Stelle in den Körper implantiert, an der diese Schicht nicht von der Metallschicht 20 bedeckt ist Auf diese Weise wird eine implantierte Dotierungskonzentration in Form implantierter Neonionen und zugehöriger Siliciumkristallbeschädigung im Kanalteil 12 angebracht Anschließend wird der Siliciumkörper einer Wärmebehandlung bei niedriger Temperatur, z. B. von höchstens 500°C, unterworfen, damit die durch diese Implantation herbeigeführte Kristallbeschädigung teilweise ausgeglüht wird. Die Struktur wird bei dieser niedrigen Temperatur ausgeglüht damit die Größe der in der hergestellten Anordnung beibehaltenen Beschädigung als Teil der implantierten Dotierungskonzentration im
230219/66
Kanalteil 12 eingestellt werden kann.
Die Metallschicht 20 wird dann durch Ätzen entfernt. Kontaktöffnungen werden in die Siliciumdioxydschicht 6' geätzt, um die Zonen 2, 3 und 4 zu kontaktieren und das in F i g. 2 gezeigte Siliciumdioxydmuster 6 zu bilden. Anschließend werden auf übliche Weise, z. B. durch Niederschlagen von Aluminium und durch photolithographische Ätzverfahren, Elektroden 8, 9, 10 und 13 angebracht. A"f diese Weise wird die in Fig.2 dargestellte Struktur erhalten.
Da ein Teil der Siliciumdioxydschicht 6', durch den die Ionenimplantation stattgefunden hat, in der hergestellten Anordnung beibehalten wird, soll während der Implantation gesichert werden, daß dieser Schichtteil nicht derart beschädigt wird, daß die Einschaltspannung des Belastungstransistors Ti unerwünscht hoch wird.
Die in Fig. 4 gezeigte integrierte Schaltung enthält als Schaltungselement einen Feldeffekttransistor Tund einen Widerstand R. Der Transistor T ist gleich dem Transistor ΤΊ der F i g. 2, während Teile der Anordnung nach F i g. 4. die denen der F i g. 1 entsprechen, mit den gleichen Bezugszeichen bezeichnet sind.
Die Drain-Elektrode 9 des Transistors T erstreckt sich über ein dünnes und ein etwas dickeres Siliciumdioxydmuster 6 bzw. 7 und oberhalb des p-leitendon Widerstandsgebietes 30 des Widerstandes R. Insbesondere wenn beim Betrieb eine hohe negative Spannung an die Drain-Elektrode 9 angelegt wird, besteht die Möglichkeit, daß ein p-leitender Kanal an der Oberfläche des η-leitenden Teiles 31 des Körpers zwischen der Drain-Zone 3 des Transistors Tund dem Widerstandsgebiet 30 des Widerstandes R induziert wird. Die Zonen .1 und 30 und der Teil 31 bilden also Source- und Drain-Zonen bzw. ein Zwischenkanalgebiet einer parasitären Transistorstruktur t der Anordnung. F.in Strom in einem solchen Kanal eines solchen parasitären Transistors ί ist sowohl in bezug auf eine unerwünschte Verbindung zwischen den .Schaltungselementen T und R als auch in bezug auf den unerwünschten Leckstrom in der Schaltung nicht erwünscht. In der Anordnung nach Fig. 4 ist die parasitäre Transistorwirkung also durch die erhaltene sehr niedrige Steilheit des parasitären Transistors Tauf ein Mindestmaß beschränkt. Diese niedrige Steilheit ist dem Vorhandensein einer hohen Konzentration an implantierten neutralen Ionen und zugehöriger Beschädigung in einer" Teil des Teiles 31 in der Nähe der Drain-Zone 3 zuzuschreiben.
Die in F i g. 4 dargestellte Anordnung wird auf übliche Weise hergestellt, mit dem Unterschied, daß, bevor Kontaktfenster in die Siliciumdioxydschicht geätzt und die Elektrodenverbindungen angebracht werden, der Körper einem Beschüß mit neutralen Ionen auf die im vorangehenden Beispiel beschriebene Weise unterworfen wird. Diese Stufe des vorliegenden Beispiels ist in F i g. 5 dargestellt. Eine dicke Metallschicht 20 wird auf den Siliciumdioxydmustern 6' und 7 angebracht, ausgenommen oberhalb eines Teiles des Teiles 31 in der Nähe der Drain-Zone 3. Die Metallschicht 20 bildet eine Implantationsmaske, die den untenliegenden Halbleiter gegen Implantation während der Implantation mi· neutralen Ionen maskiert. Wenn Neonionen auf die Oberfläche 5 des Korpers i gerichtet werden, werden auf diese Weise die Neonionen in dem Teil des Teiles 31, der weder von der Schicht 20, noch von der Siliciumdioxydschicht 7 bedeckt ist. in den Körper 1 implantiert. Die Neonionen weisen eine Energie von etwa lOOkeVauf.
Auf diese Weise wird eine hohe implantierte Dotierungskonzentration in Form implantierter Neonionen und zugehöriger Siüciumkristallbeschädigung in einem Teil des Teiles 31 in der Nähe der Drain-Zone 3 angebracht.
Eine Ausglühbehandlung ist nicht erforderlich. Erwünschtenfalls kann aber die Strahlungsbeschädigung teilweise durch Erhitzung auf eine niedrige Temperatur, z. B. weniger als 5000C, ausgeglüht werden. Die verbleibende Konzentration an Strahlungsbeschädigung ist derartig, daß die parasitäre Wirkung zwischen den Zonen 3 und 30 zusammen mit dem Effekt der implantierten Neonkonzentration praktisch beseitigt wird.
Statt Neonionen können auch Ionen von Zinn, Silicium oder sogar Stickstoff implantiert werden.
Hierzu 2 Blatt Zeichnungen

Claims (16)

Patentansprüche:
1. Halbleiteranordnung mit einem Halbleiterkörper mit zwei voneinander getrennten, an eine Oberfläche des Halbleiterkörpers grenzenden Zonen und mit einer elektrisch leitenden Schicht oberhalb eines Teiles des Halbleiterkörpers zwischen diesen beiden Zonen, wobei die beiden Zonen, der dazwischenliegende Teil des Halbleiterkörpers und die elektrisch leitende Schicht ein Source- und eine Drain-Zone, einen Kanalbereich und eine Gate-Elektrode einer Feldeffekttransistorstruktur bilden, deren Steilheit in der Anordnung unerwünscht ist, dadurch gekennzeichnet, daß in wenigstens einem Teil des genannten Kanalbe- is reichs (12, 31) des Halbleiterkörpers unterhalb der leitenden Schicht (10, 9) eine solche Konzentration an implantierten Ionen, die die Konzentration der freien Ladungsträger praktisch nicht beeinflussen, mit zugehörigen Halbleiterkristallbeschädigungen vorhanden i*t, daß die Steilheit der Feldeffekttransistorstruktur in erheblichem Maße herabgesetzt ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die effektive Beweglichkeit der Ladungsträger in dem erwähnten Teil des Kanalbereichs, in dem die erwähnte Konzentration vorhanden ist, höchstens ein Drittel des Wertes beim Fehlen der erwähnten Konzentration ist.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die effektive Beweglichkeit der so Ladungsträger in dem erwähnten Teil des Kanalbereichs, in de.;, die erwähnte Konzentration vorhanden ist, mindestens ein? Größenordnung (Faktor 10) niedriger als der Wert heim Fehlen der erwähnten Konzentration ist.
4. Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erwähnte Feldeffekttransistorstruktur ein parasitärer Transistor zwischen den beiden erwähnten Zonen (3, 30) ist, wobei der leitende Kanal des erwähnten parasitären Transistors in dem erwähnten Teil des Halbleiterkörpers beim Fehlen der erwähnten Konzentration induziert werden kan:.-, und wobei die Steilheil dieses parasitären Transistors durch das Vorhandensein der erwähnten Konzentration herabgesetzt wird (F i g. 4 und 5).
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Steilheit des erwähnten parasitären Transistors durch das Vorhandensein der erwähnten Konzentration auf praktisch Null herabgesetzt wird.
6. Halbleiteranordnung nach einem der Ansprüche I bis J, dadurch gekennzeichnet, daß die erwähnte .Struktur eine Feldeffekttransistorstruktur ist. die als Schaltungselement in der Anordnung >5 verwendet wird.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die erwähnte Konzentration in einem an die Isolierschicht unterhalb der Gate- Flektrodc grenzenden Teil des Halbleiterkörpers einen f>o Höchstwert aufweist,
8. Halbleiteranordnung nach Anspruch 6 oder 7. dadurch gekennzeichnet, daß die Gate- und Drain F.lekiroden des Feldeffekttransistors miteinander verbunden sind, so daß der Feldeffekttransistor die μ Funktion einer Belasturigsimpcdanz liefern kann (Fig. I bis 3).
9. Halbleiteranordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß ein weiterer Feldeffekttransistor vorgesehen ist, der einen Kanalbereich mit praktisch den gleichen Abmessungen wie der andere Feldeffekttransistor enthält, der praktisch nicht eine solche Konzentration an implantierten Ionen, die die Konzentration der freien Ladungsträger praktisch nicht beeinflussen, und zugehöriger Beschädigung aufweist, wodurch die Verstärkung dieses weiteren Transistor."; größer als die des erwähnten anderen Transistors ist
10. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 9, bei dem die Feldeffekttransistorstruktur aus zwei an die Oberfläche des Halbleiterkörpers grenzenden Zonen und die elektrisch leitende Schicht oberhalb eines Teils des Halbleiterkörpers zwischen diesen beiden Zonen sowie die erforderlichen Elektroden in üblicher Weise hergestellt werden, dadurch gekennzeichnet, daß die Ionen, die die Konzentration der Ladungsträger praktisch nicht beeinflussen, nach dem Herstellen der Zonen und vor dem Anbringen der Eiekiroden implantiert werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß Ionen eines inerten Gases implantiert werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß Neonionen impiantiert werden.
13. Verfahren nach Anspruch 10. dadurch gekennzeichnet, daß Ionen von Zinn in einen Teil des Siliciumkörpers implantiert werden.
14. Verfahren nach Anspruch 10. dadurch gekennzeichnet, daß Ionen von Silicium in einen Teil des Siliciumkörpers implantiert werden.
15. Verfahren nach Anspruch 10. dadurch gekennzeichnet, daß Stickstoffionen implantiert werden.
16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, daß die bei der Implantation der Ionen entstandene Beschädigung dadurch herabgesetzt wird, daß der H&lcieiierkörper nach dem Implantationsschritt auf eine Temperatur von höchstens 5000C erhitzt wird.
DE2160462A 1971-07-27 1971-12-06 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE2160462C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3512271 1971-07-27

Publications (2)

Publication Number Publication Date
DE2160462A1 DE2160462A1 (de) 1973-02-08
DE2160462C2 true DE2160462C2 (de) 1982-05-13

Family

ID=10374091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2160462A Expired DE2160462C2 (de) 1971-07-27 1971-12-06 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (11)

Country Link
US (1) US3969744A (de)
JP (1) JPS5121750B1 (de)
BE (1) BE776319A (de)
CA (1) CA933671A (de)
CH (1) CH544410A (de)
DE (1) DE2160462C2 (de)
FR (1) FR2147016B1 (de)
GB (1) GB1345818A (de)
IT (1) IT943189B (de)
NL (1) NL161922C (de)
SE (1) SE377862B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
DE2537559C3 (de) * 1975-08-22 1978-05-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit einem Junction-Feldeffekttransistor und einem komplementären MIS-Feldeffekttransistor
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation
US4257826A (en) * 1979-10-11 1981-03-24 Texas Instruments Incorporated Photoresist masking in manufacture of semiconductor device
JPS5812493A (ja) * 1981-07-14 1983-01-24 Matsushita Electric Ind Co Ltd カラ−テレビジヨンカメラ
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
JPS5869124A (ja) * 1981-10-20 1983-04-25 Toshiba Corp 半導体集積回路
US4656493A (en) * 1982-05-10 1987-04-07 General Electric Company Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
FR2526587B1 (fr) * 1982-05-10 1987-02-27 Gen Electric Dispositif a transistor a effet de champ a metal oxyde-silicium de puissance, bidirectionnel
DE3605516A1 (de) * 1985-02-21 1986-09-04 Canon K.K., Tokio/Tokyo Optisches funktionselement sowie optische funktionsvorrichtung
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
JPH0526226A (ja) * 1991-07-23 1993-02-02 Nissan Motor Co Ltd 軸方向移動型ピロボールブツシユ
JPH05275692A (ja) * 1992-03-25 1993-10-22 Sony Corp 半導体装置およびその製造方法
JP3541958B2 (ja) * 1993-12-16 2004-07-14 株式会社東芝 不揮発性半導体記憶装置
US6455903B1 (en) * 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
DE10261307B4 (de) * 2002-12-27 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
US20080180160A1 (en) * 2007-01-31 2008-07-31 Infineon Technologies Ag High voltage dual gate cmos switching device and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341754A (en) * 1966-01-20 1967-09-12 Ion Physics Corp Semiconductor resistor containing interstitial and substitutional ions formed by an ion implantation method
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
JPS5211199B1 (de) * 1970-05-27 1977-03-29
JPS4831036A (de) * 1971-08-26 1973-04-24

Also Published As

Publication number Publication date
GB1345818A (en) 1974-02-06
DE2160462A1 (de) 1973-02-08
US3969744A (en) 1976-07-13
FR2147016A1 (de) 1973-03-09
SE377862B (de) 1975-07-28
JPS5121750B1 (de) 1976-07-05
FR2147016B1 (de) 1976-06-04
NL7116693A (de) 1973-01-30
NL161922C (nl) 1980-03-17
AU3637771A (en) 1973-06-07
IT943189B (it) 1973-04-02
NL161922B (nl) 1979-10-15
CH544410A (de) 1973-11-15
BE776319A (fr) 1972-06-06
CA933671A (en) 1973-09-11

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2160427C3 (de)
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2234973A1 (de) Mis-halbleitervorrichtung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2837762C2 (de) Verfahren zur Herstellung von Triacs
DE3688318T2 (de) Feldeffekttransistor.
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE3408285A1 (de) Schutzanordnung fuer einen feldeffekttransistor
DE68917963T2 (de) Verfahren zur Herstellung eines MOS-Typ-Halbleiter-Bauelement.

Legal Events

Date Code Title Description
D2 Grant after examination
8339 Ceased/non-payment of the annual fee