JP4066574B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4066574B2 JP4066574B2 JP28423699A JP28423699A JP4066574B2 JP 4066574 B2 JP4066574 B2 JP 4066574B2 JP 28423699 A JP28423699 A JP 28423699A JP 28423699 A JP28423699 A JP 28423699A JP 4066574 B2 JP4066574 B2 JP 4066574B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- insulating film
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 128
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000012535 impurity Substances 0.000 claims description 61
- 238000009792 diffusion process Methods 0.000 claims description 59
- 238000005247 gettering Methods 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000926 separation method Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 66
- 125000004429 atom Chemical group 0.000 description 23
- 238000005530 etching Methods 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 17
- 229910001385 heavy metal Inorganic materials 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＳＯＩ基板を用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造プロセスでは、製造工程中に起こる重金属汚染に起因した接合リークやゲート酸化膜の耐圧劣化が発生する。
【０００３】
重金属汚染による半導体装置の上記特性劣化の対策として、いくつかのゲッタリング技術が用いられている。通常、ＣＺ引き上げ法により製造されたシリコンウエハ内に含まれる酸素の析出を利用した内因性ゲッタリング（イントリンシックゲッタリング）技術が一般的に用いられている。
【０００４】
また、酸素原子は、熱処理により析出し、微小欠陥や積層欠陥を形成する。これらの欠陥は歪み場を形成し、重金属不純物原子を固着しやすい特性を有している。素子を形成するウエハ表面の酸素濃度を外方拡散により低減し、且つ、ウエハ内部には酸素の析出を起こして、重金属を固着させる手法が、前記の内因性ゲッタリングである。
【０００５】
一方、ウエハの裏面に高濃度の不純物拡散層、多結晶シリコン、ダメージ層などを形成し、この領域に歪み場を形成して、重金属不純物原子を固着する外因性ゲッタリング（エクストリンシックゲッタリング）技術がある。
【０００６】
【発明が解決しようとする課題】
近年、低耐圧の制御回路と高耐圧の出力回路を１チップ内に形成するパワーＩＣや高速動作ＬＳＩにおいて、分離面積や寄生効果の低減に効果があるＳＯＩ基板が利用されている。
【０００７】
ＳＯＩ基板は、半導体基板上に絶縁膜を介して、半導体層を形成した構造となっている。素子を形成する半導体層はＳＯＩ基板の製造工程の熱処理により、酸素濃度が５．０×１０17 原子／ｃｍ 3 以下に減少すると、第２の半導体層中には酸素の析出は起こらない。従って、半導体層内には、重金属は固着されない。
【０００８】
また、絶縁膜が前記半導体層と半導体基板の間に存在するため、ゲッタリングのための欠陥層や高濃度の不純物拡散層を形成しても、ＣＺウエハの裏面にゲッタリングのための欠陥層や高濃度の不純物拡散層を形成する程、ゲッタリング効果は得られない。
【０００９】
これを解決するために、例えば、特開平１０−０３２２０９号公報に開示されているように、半導体層内の重金属をゲッターするためのゲッタリング層を形成する方法がある。この方法は、半導体層と絶縁層の間に高濃度の不純物拡散層を介在させて、この不純物拡散層に重金属を固着させる方法であり、この方法を用いて、半導体装置の耐圧特性などの電気的特性を向上させることができる。
【００１０】
しかし、ＳＯＩ基板に形成した、高耐圧の半導体装置では、半導体層と絶縁膜とで電界を分担しているが、前記の特開平１０−０３２２０９号公報で開示されている方法では、ゲッタリング効果を持たせている高濃度の不純物拡散層で空乏層の伸びが止められて、絶縁膜まで、電界が拡がらない。そのために、高耐圧の半導体装置を実現することが困難である。
【００１１】
また、特開昭６１−３２４３３号公報で、半導体層に選択的に欠陥領域をイオン注入で形成して、ゲッタリング作用を持たせている方法を開示しているが、この方法では、通常、半導体装置の製造で使用していないイオン種を半導体層にイオン注入するために、取扱いが厄介で、また生産性もよくない。また、これらのイオン種はボロンなどと比べると、ゲッタリング効果が低い。
【００１２】
また、特開昭６３−３８２３５号公報で開示されている方法では、ゲッタリング効果を持つ不純物拡散領域の不純物の表面濃度についての具体的な情報が開示されていない。
【００１３】
この発明の目的は、前記の課題を解決して、半導体チップを小型化できて、高いゲッタリング領域を有する高耐圧の半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法であって、前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域を形成する工程と、前記ウエル領域とは所定の距離を離して前記半導体層に選択的に高濃度の不純物拡散ゲッタリング領域を形成する工程と、前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、前記ウエル領域内に前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、前記半導体層の表面から前記第１の絶縁膜に到達する分離溝を形成する工程と、前記分離溝の側壁に第３の絶縁膜を形成する工程と、
を有し、これらの工程をこの順に行うものとする。
【００１５】
また、半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法において、前記半導体層の表面から前記第１の絶縁膜に到達する分離溝を形成する工程と、前記分離溝の側壁に第３の絶縁膜を形成する工程と、前記分離溝とは所定の距離を離して前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域を形成する工程と、前記ウエル領域と前記第３の絶縁膜との間の前記半導体層に選択的にイオン注入を用いて高濃度の不純物拡散ゲッタリング領域を形成する工程と、前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、前記ゲート酸化膜の上にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、を有し、これらの工程をこの順に行うものとする。
【００１８】
前記のように、活性領域の直近にゲッタリング用の不純物拡散領域を設けることで、活性領域内に導入された重金属不純物などの不純物を効率よくゲッタリングできる。また、分離溝を形成する前に、分離溝形成領域に前記不純物拡散領域を形成することで、不純物拡散領域が占める無駄な面積を小さくできて、半導体チップの小型化を図ることができる。
【００１９】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の構成図で、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は、半導体表面を基準にして描き、分離領域１００については範囲のみを示した。
【００２０】
図１において、半導体基板１上に絶縁膜２を介してｎ形半導体層３を形成したＳＯＩ（Ｓｉｌｏｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板２００を用いて、半導体装置を製作する。さらに、具体的に説明すると、このＳＯＩ基板２００は、半導体基板１と、予め表面に絶縁膜２を形成した厚いｎ形半導体層を結合し、この厚いｎ形半導体層を所望の厚さに加工して前記のｎ形半導体層３とすることで得られる。図では、ｎ形半導体層３は島状にした後を示す。
【００２１】
ｎ形半導体層３は絶縁膜５と充填層６で複数の島に分離され、この島状に分離されたｎ形半導体層３の表面層にｎウエル領域２２とｐウエル領域２３を形成し、ｎウエル領域２２にはｐソース領域２６ａとｐドレイン領域２６ｂとゲート酸化膜２５ａを介してゲート電極２４ａが形成される。ｐウエル領域２３にはｎソース領域２７ａとｎドレイン領域２７ｂとゲート酸化膜２５ｂを介してゲート電極２４ｂが形成される。ｐソース領域２６ａ、ｐドレイン領域２６ｂ、ｎソース領域２７ａおよびｎドレイン領域２７ｂ上に、ソース電極９ａ、９ｃ、ドレイン電極９ｂ、９ｄが形成されて、ｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成される。これらのｎウエル領域２２とｐウエル領域２３から所定の距離を離して、且つ、これらのウエル領域２２、２３を取り囲むように、高濃度の不純物拡散領域１０を形成する。これらのＭＯＳＦＥＴ１０１、１０２の耐圧構造部に厚い酸化膜７が形成され、その上に層間絶縁膜８が形成される。前記の島状に分離する絶縁膜５と充填層６が分離領域１００となる。
【００２２】
前記の高濃度の不純物拡散領域１０をｐ形不純物であるボロンで形成し、その表面濃度を１×１０18 原子／ｃｍ 3 から５×１０20 原子／ｃｍ 3 とし、拡散深さは４μｍ程度とする。ゲッタリング効果を有効に働かせるには、この表面濃度は、ゲート酸化膜２５ａ、２５ｂを形成する以前に形成される拡散領域（ｎウエル領域２２やｐウエル領域２３）の濃度（通常は３×１０18 原子／ｃｍ 3 未満である）より高くする必要があり、そのため、表面濃度の下限値を１×１０18 原子／ｃｍ 3 とした。また、この表面濃度が５×１０20 原子／ｃｍ 3 以上ではゲッタリング効果が飽和するために、上限値を５×１０20 原子／ｃｍ 3 とした。
【００２３】
高濃度の不純物拡散領域１０の不純物原子は前記のボロンの他に、リン、ヒ素およびフッ素の原子を単独もしくは複合で用いても構わない。複合して用いた場合も、複合の不純物拡散領域の表面濃度を１×１０18 原子／ｃｍ 3 から５×１０20 原子／ｃｍ 3 とすることで、前記と同様の効果が期待できる。
【００２４】
このように、表面濃度を１×１０18 原子／ｃｍ 3 から５×１０20 原子／ｃｍ 3 の範囲を設定することで、半導体装置のゲート耐圧を確保し、ソース・ドレイン間の耐圧を高耐圧化することができる。
【００２５】
図２は、図１の素子構造で、高濃度の不純物拡散領域の表面濃度と良品率の関係を示す。高濃度の不純物拡散領域１０の不純物原子にボロンを用いた例を示す。また、この良品率はゲート耐圧とソース・ドレイン間の耐圧とを含んだ、合計の良品率である。表面濃度が１×１０18 原子／ｃｍ 3 以上とすることで、良品率を６０％以上とすることができる。
【００２６】
図３は、この発明の第２実施例の半導体装置における要部断面図である。図１との違いは、図１の絶縁膜による分離領域１００が形成されていない点である。この実施例では素子分離には接合分離を用いている。この場合も図１と同様の効果が得られる。
【００２７】
図４から図１６は、この発明の第３実施例で、図１の半導体装置における製造方法について、工程順に示した製造工程断面図である。
まず、厚さ、６３０μｍ程度の半導体基板１上に厚さ１〜３μｍの絶縁膜２を介して、厚さ５〜１０μｍの半導体層３が形成されたＳＯＩ基板を形成する（図４）。
【００２８】
このＳＯＩ基板に、厚さ１μｍ程度のエッチングマスク材２１を形成する（図５）。
【００２９】
つぎに、レジストパターニング・エッチング（レジストをフォトリソグラフィーでパターニングとエッチングすること）により分離溝形成領域４ａのエッチングマスク材２１を開口する。エッチングマスク材２１には熱酸化膜膜を用い、エッチングマスク材２１の開口幅は１〜２μｍである（図６）。
【００３０】
エッチングマスク材２１をマスクとして、半導体層３表面から絶縁膜２に達する分離溝４を形成する（図７）。
【００３１】
その後、エッチングマスク材２１を除去した後、分離溝４の側壁および半導体層３に、絶縁膜５を形成する。このとき、絶縁膜５の膜厚は０．５〜１．０μｍである（図８）。
【００３２】
さらに分離溝４に充填層６を埋め込む。この充填層６には多結晶シリコンを用いた（図９）。
【００３３】
分離領域１００以外の領域の絶縁膜５を除去した後、ｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域１０２ａに、それぞれ、ｎウエル領域２２、ｐウエル領域２３を形成する（図１０）。
【００３４】
続いて、分離領域１００とｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域の間の領域に、高濃度の不純物拡散領域１０を形成する。この不純物拡散領域１０の拡散不純物としてボロンを用い、加速電圧８０ｋｅＶ、注入量５．０×１０15ｃｍ-2でイオン注入で形成する。この条件で形成される高濃度の不純物拡散領域１０の表面濃度は、２．５×１０19 原子／ｃｍ 3 である。この表面濃度は一例であり、本発明では、この不純物拡散領域１０の表面濃度を１×１０18〜５×１０20 原子／ｃｍ 3 となるように、注入量を選定する（図１１）。
【００３５】
さらに、ｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域１０２ａ以外に選択的に絶縁膜７を形成する。この絶縁膜７は熱酸化で形成されたＬＯＣＯＳ酸化膜であり、膜厚は０．５〜１．０μｍである。不純物拡散層１０は、この絶縁膜７の下に埋め込まれる。また、この絶縁膜７を形成する時の酸化温度により、分離領域１００で囲まれた領域内の半導体層３に分布するＦｅ、Ｃｒなどの重金属は高濃度の不純物拡散領域１０に集まり、半導体層３に混入しているこれらの重金属の濃度は低下する（図１２）。この状態でゲート酸化膜２５ａ、２５ｂおよびゲート電極２４ａ、２４ｂを形成する（図１３）。
【００３６】
これ以降は、通常のＭＯＳＦＥＴを製造するプロセスでｐソース領域２６ａとｐドレイン領域２６ｂを形成し、ｎソース領域２７ａとｎドレイン領域２７ｂを形成し（図１４）、層間絶縁膜８を形成し（図１５）、ソース電極２６ａ、２７ａ、ドレイン電極２６ｂ、２７ｂとなる金属電極９を形成する（図１６）。この図１６は図１と同じである。
【００３７】
この第３実施例では、高濃度の不純物拡散領域１０をボロンで形成しているが、リン、ヒ素およびフッ素で形成してもよい。また、その場合、これらの原子を単独で形成しても、複数個混在させて形成してもよい。いずれの場合も、この不純物拡散領域１０の表面濃度を１×１０18 原子／ｃｍ 3 〜５×１０20 原子／ｃｍ 3 の範囲になるように、イオン注入量を選定する。
【００３８】
前記のようにすることで、高いゲッタリング効果が得られ、図２に示すように、耐圧の良品率が、例えば６０％以上に向上する。また、イオン種に、ＭＯＳＦＥＴを形成する場合に用いられる通常のイオン種のため、通常の製造プロセスで、通常使用する製造設備でこの不純物拡散領域１０を形成できる。
【００３９】
図１７は、この発明の第４実施例の半導体装置の構成図で、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は、半導体表面を基準にして描き、分離領域１００については範囲のみを示した。
【００４０】
図１７と図１との違いは、高濃度の不純物拡散領域１０を貫通して分離領域１００が形成されている点である。この高濃度の不純物拡散領域１０は分離領域１００より広い領域である。図１７では、分離領域１００の両側に高濃度の不純物拡散領域１０が形成されているが、片側でもよく、また、分離領域１００内の領域に形成して、最終的には、分離領域１００を形成するとき、除去されても構わない。
【００４１】
図１８から図３０は、この発明の第５実施例で、図１７の半導体装置における製造方法について、工程順に示した製造工程断面図である。
【００４２】
厚さ約６３０μｍの半導体基板１上に厚さ１〜３μｍの第１の絶縁層２を介してｎ形半導体層３が厚さ５〜１０μｍで形成されたＳＯＩ基板に厚さ２０ｎｍ〜４０ｎｍのバッファ酸化膜３０（スクリーン酸化膜ともいう）を熱酸化法により形成し、ｐチャネルＭＯＳＦＥＴを形成する領域１０１ａ、ｎチャネルＭＯＳＦＥＴを形成する領域１０１ａにそれぞれｎウエル領域２２、ｐウエル領域２３を、それぞれフォトリソグラフ技術を用いて選択的にイオン注入した後、熱処理を施し形成する（図１８）。
【００４３】
続いて、分離溝を形成する分離領域１００より広い領域に選択的に高濃度の不純物拡散領域１０を形成する（図１９）。この実施例では、拡散不純物としてボロンを用い、加速電圧８０ｋｅＶ、注入量５．０×１０15ｃｍ-2でイオン注入で形成した。また、イオン注入後、１１００℃、２時間の熱処理を行った。この条件で形成される高濃度の不純物拡散領域１０の表面濃度は、その後の製造プロセスを経た最終段階で、２．５×１０19 原子／ｃｍ 3 である
【００４４】
続いて、バッファ酸化膜３０を除去した後、選択酸化法により、絶縁膜７を形成した後、ｐチャネルＭＯＳＦＥＴを形成する領域１０１ａ、ｎチャネルＭＯＳＦＥＴを形成する領域１０２ａにゲート酸化膜２５ａ、２５ｂとゲート電極２４ａ２４ｂを形成する。さらに、ｎウエル領域２２の表面層にｐソース領域２６ａとｎドレイン領域２６ｂを形成し、ｐウエル領域２３の表面層にｎソース領域２７ａとｎドレイン領域２７ｂを形成する（図２０）。
【００４５】
続いて、層間絶縁膜８ａ、エッチングストップ膜３１およびエッチングマスク膜３２を形成する（図２１）。層間絶縁膜８ａは化学気相成長法により形成された酸化シリコン膜で、膜厚は０．１〜０．５μｍである。エッチングストップ膜３１は化学気相成長法により形成された窒化シリコン膜または多結晶シリコン膜であり、膜厚は０．１〜０．５μｍである。エッチングマスク膜３２は化学気相成長法により形成した酸化シリコン膜で、膜厚は１〜２μｍである。
【００４６】
高濃度の不純物拡散領域１０内の上部の層間絶縁膜８ａ、エッチングストップ膜３１およびエッチングマスク膜３２をフォトリソグラフ技術を用いて選択的に開口し開口部４ａを形成した後（図２２）、エッチングマスク膜３２をマスクとして絶縁膜２に到達する分離溝４を異方性エッチングにより形成する（図２３）。分離溝17の開口幅は１〜３μｍである。
【００４７】
続いて、エッチングマスク膜３２を、希釈した弗化水素酸溶液またはドライエッチングプロセスにより、完全に除去する。除去の終点はエッチングストップ膜３１で規定される（図２４）。
【００４８】
続いて、この分離溝４の内部に絶縁膜５を形成した後、充填層６によりこの分離溝４内を充填する（図２５）。絶縁膜５は化学気相成長法により形成した酸化シリコン膜であり、膜厚は０．４〜１．０μｍである。充填層６は化学気相成長法により形成した多結晶シリコンであり、膜厚は０．５〜１．０μｍである。このとき、分離溝４の幅と絶縁膜５の膜厚を最適化すれば、絶縁膜５のみでこの分離溝４の内部を完全に充填することができる。
【００４９】
続いて、表面に付着した充填層６をドライエッチングプロセスを用いて除去した後、絶縁膜５をエッチングストップ膜３１が露出するまで、希釈した弗化水素酸溶液またはドライエッチングプロセスにより除去する（図２６）。
【００５０】
続いて、エッチングストップ膜３１をドライエッチング法により除去し、層間絶縁膜８ａを露出させ、充填層６の表面高さを層間絶縁膜８ａ表面高さと同一になるように、充填層６の凸部を除去して平坦化し（図２７）、続いて、この層間絶縁膜８ａ上、絶縁膜５上および充填層６上に、層間絶縁膜８を形成する（図２８）。
【００５１】
その後は、通常の半導体装置の製造プロセスと同様に、ｐチャネルＭＯＳＦＥＴ、ｎチャネルＭＯＳＦＥＴのｐソース領域２６ａ、ｐドレイン領域２６ｂおよびｎソース領域２７ａ、ｎドレイン領域２７ｂに到達するコンタクト孔３３を形成し（図２９）、金属膜でソース電極９ａ、９ｃおよびドレイン電極９ｂ、９ｄを形成する（図３０）。
【００５２】
この実施例では、ｐチャネルＭＯＳＦＥＴ１０１、ｎチャネルＭＯＳＦＥＴ１０２の例を用いて説明したが、その他の構成素子としてバイポーラトランジスタ，ダイオードおよび高耐圧ＭＯＳＦＥＴであっても、高濃度の不純物拡散領域１０や分離領域１００の構成およびそれらの製造方法は同様である。
【００５３】
また、前記の第４実施例の半導体装置では、ｎ形半導体層３の表面層に、分離領域１００の分離溝４を形成する前に、事前に高濃度の不純物拡散領域１０を形成することにより、ゲート酸化膜２５ａ、ｂおよびソース領域、ドレイン領域を形成する拡散接合の電気的特性を改善し、良品率・信頼性を向上できる。またその他に以下の効果が得られる。
（１）重金属を固着するゲッタリング層である前記高濃度の不純物拡散領域１０と、素子間を分離する分離領域である分離溝４を重複させることにより、半導体装置の小型化が可能である。
（２）重金属汚染により劣化するゲート酸化膜２５ａ、ｂおよび拡散接合の形成工程前に高濃度の不純物拡散領域１０を形成し、この高濃度の純物拡散領域１０を形成した後、分離溝４を形成するため、重金属の十分なゲッタリングが可能である。
【００５４】
例として、半導体装置の小型化を簡単に一次元で考える。分離溝で規定されるｎ形半導体層３に対し十分なゲッタリングが得られる高濃度の不純物拡散領域１０の実効的な幅を５μｍ，分離溝幅を２μｍとすると、高濃度の不純物拡散領域１０と分離溝４で必要となる領域の幅は分離溝４で規定された領域の片側で７μｍ，両側で１４μｍである。本発明の場合５μｍの幅で高濃度の不純物拡散領域１０と分離溝４が形成できるので、分離溝４で規定されて領域の片側で２μｍ低減できる。例えば、半導体装置が、５０個の分離領域で構成される場合、２μｍ×２（両側）×５０（分離領域）＝２００μｍの小型化が可能である。
【００５５】
【発明の効果】
分離溝を有するＳＯＩ基板を用いた半導体装置の製造方法において、不純物拡散ゲッタリング領域をゲート酸化膜を形成する前に形成することにより、ゲート耐圧およびソース・ドレイン間の耐圧を向上されることができて、その結果、これらの良品率を向上させることができる。
【００５６】
また、半導体層表面の分離溝形成領域に事前に高濃度の不純物拡散領域を形成することにより、さらに、半導体装置のゲート耐圧およびソース・ドレイン間の耐圧を向上させることができて、その結果、これらの良品率を向上させることができる。
【００５７】
また、不純物拡散領域と素子間を分離する分離溝を重複させることにより、半導体装置の小型化が可能となり、また、ゲッタリング効果をさらに高めることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の構成図で、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】図１の素子構造で、高濃度の不純物拡散領域の表面濃度と良品率の関係を示す図
【図３】この発明の第２実施例の半導体装置における要部断面図
【図４】この発明の第３実施例で、半導体装置の製造工程断面図
【図５】図４に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図６】図５に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図７】図６に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図８】図７に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図９】図８に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１０】図９に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１１】図１０に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１２】図１１に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１３】図１２に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１４】図１３に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１５】図１４に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１６】図１５に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１７】この発明の第４実施例の半導体装置の構成図で、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１８】この発明の第５実施例で、半導体装置の製造工程断面図
【図１９】図１８に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２０】図１９に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２１】図２０に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２２】図２１に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２３】図２２に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２４】図２３に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２５】図２４に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２６】図２５に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２７】図２６に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２８】図２７に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２９】図２８に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図３０】図２９に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【符号の説明】
１ 半導体基板
２ 絶縁膜
３ ｎ形半導体層
４ 分離溝
４ａ 開口部
５ 絶縁膜
６ 充填層
７ 絶縁膜
８ 層間絶縁膜
８ａ 層間絶縁膜
９ａ、９ｃ ソース電極
９ｂ、９ｄ ドレイン電極
１０ 高濃度の不純物拡散領域
２１ エッチングマスク材
２２ ｎウエル領域
２３ ｐウエル領域
２４ａ、２４ｂ ゲート電極
２５ａ、２５ｂ ゲート酸化膜
２６ａ ｐソース領域
２６ｂ ｐドレイン領域
２７ａ ｎソース領域
２７ｂ ｎドレイン領域
３０ バッファ酸化膜
３１ エッチングストップ膜
３２ エッチングスマスク膜
３３ コンタクト孔
１０１ ｐチャネルＭＯＳＦＥＴ
１０１ａ ｐチャネルＭＯＳＦＥＴを形成する領域
１０２ ｎチャネルＭＯＳＦＥＴ
１０２ａ ｎチャネルＭＯＳＦＥＴを形成する領域
２００ ＳＯＩ基板
【発明の属する技術分野】
この発明は、ＳＯＩ基板を用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造プロセスでは、製造工程中に起こる重金属汚染に起因した接合リークやゲート酸化膜の耐圧劣化が発生する。
【０００３】
重金属汚染による半導体装置の上記特性劣化の対策として、いくつかのゲッタリング技術が用いられている。通常、ＣＺ引き上げ法により製造されたシリコンウエハ内に含まれる酸素の析出を利用した内因性ゲッタリング（イントリンシックゲッタリング）技術が一般的に用いられている。
【０００４】
また、酸素原子は、熱処理により析出し、微小欠陥や積層欠陥を形成する。これらの欠陥は歪み場を形成し、重金属不純物原子を固着しやすい特性を有している。素子を形成するウエハ表面の酸素濃度を外方拡散により低減し、且つ、ウエハ内部には酸素の析出を起こして、重金属を固着させる手法が、前記の内因性ゲッタリングである。
【０００５】
一方、ウエハの裏面に高濃度の不純物拡散層、多結晶シリコン、ダメージ層などを形成し、この領域に歪み場を形成して、重金属不純物原子を固着する外因性ゲッタリング（エクストリンシックゲッタリング）技術がある。
【０００６】
【発明が解決しようとする課題】
近年、低耐圧の制御回路と高耐圧の出力回路を１チップ内に形成するパワーＩＣや高速動作ＬＳＩにおいて、分離面積や寄生効果の低減に効果があるＳＯＩ基板が利用されている。
【０００７】
ＳＯＩ基板は、半導体基板上に絶縁膜を介して、半導体層を形成した構造となっている。素子を形成する半導体層はＳＯＩ基板の製造工程の熱処理により、酸素濃度が５．０×１０17 原子／ｃｍ 3 以下に減少すると、第２の半導体層中には酸素の析出は起こらない。従って、半導体層内には、重金属は固着されない。
【０００８】
また、絶縁膜が前記半導体層と半導体基板の間に存在するため、ゲッタリングのための欠陥層や高濃度の不純物拡散層を形成しても、ＣＺウエハの裏面にゲッタリングのための欠陥層や高濃度の不純物拡散層を形成する程、ゲッタリング効果は得られない。
【０００９】
これを解決するために、例えば、特開平１０−０３２２０９号公報に開示されているように、半導体層内の重金属をゲッターするためのゲッタリング層を形成する方法がある。この方法は、半導体層と絶縁層の間に高濃度の不純物拡散層を介在させて、この不純物拡散層に重金属を固着させる方法であり、この方法を用いて、半導体装置の耐圧特性などの電気的特性を向上させることができる。
【００１０】
しかし、ＳＯＩ基板に形成した、高耐圧の半導体装置では、半導体層と絶縁膜とで電界を分担しているが、前記の特開平１０−０３２２０９号公報で開示されている方法では、ゲッタリング効果を持たせている高濃度の不純物拡散層で空乏層の伸びが止められて、絶縁膜まで、電界が拡がらない。そのために、高耐圧の半導体装置を実現することが困難である。
【００１１】
また、特開昭６１−３２４３３号公報で、半導体層に選択的に欠陥領域をイオン注入で形成して、ゲッタリング作用を持たせている方法を開示しているが、この方法では、通常、半導体装置の製造で使用していないイオン種を半導体層にイオン注入するために、取扱いが厄介で、また生産性もよくない。また、これらのイオン種はボロンなどと比べると、ゲッタリング効果が低い。
【００１２】
また、特開昭６３−３８２３５号公報で開示されている方法では、ゲッタリング効果を持つ不純物拡散領域の不純物の表面濃度についての具体的な情報が開示されていない。
【００１３】
この発明の目的は、前記の課題を解決して、半導体チップを小型化できて、高いゲッタリング領域を有する高耐圧の半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法であって、前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域を形成する工程と、前記ウエル領域とは所定の距離を離して前記半導体層に選択的に高濃度の不純物拡散ゲッタリング領域を形成する工程と、前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、前記ウエル領域内に前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、前記半導体層の表面から前記第１の絶縁膜に到達する分離溝を形成する工程と、前記分離溝の側壁に第３の絶縁膜を形成する工程と、
を有し、これらの工程をこの順に行うものとする。
【００１５】
また、半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法において、前記半導体層の表面から前記第１の絶縁膜に到達する分離溝を形成する工程と、前記分離溝の側壁に第３の絶縁膜を形成する工程と、前記分離溝とは所定の距離を離して前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域を形成する工程と、前記ウエル領域と前記第３の絶縁膜との間の前記半導体層に選択的にイオン注入を用いて高濃度の不純物拡散ゲッタリング領域を形成する工程と、前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、前記ゲート酸化膜の上にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、を有し、これらの工程をこの順に行うものとする。
【００１８】
前記のように、活性領域の直近にゲッタリング用の不純物拡散領域を設けることで、活性領域内に導入された重金属不純物などの不純物を効率よくゲッタリングできる。また、分離溝を形成する前に、分離溝形成領域に前記不純物拡散領域を形成することで、不純物拡散領域が占める無駄な面積を小さくできて、半導体チップの小型化を図ることができる。
【００１９】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の構成図で、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は、半導体表面を基準にして描き、分離領域１００については範囲のみを示した。
【００２０】
図１において、半導体基板１上に絶縁膜２を介してｎ形半導体層３を形成したＳＯＩ（Ｓｉｌｏｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板２００を用いて、半導体装置を製作する。さらに、具体的に説明すると、このＳＯＩ基板２００は、半導体基板１と、予め表面に絶縁膜２を形成した厚いｎ形半導体層を結合し、この厚いｎ形半導体層を所望の厚さに加工して前記のｎ形半導体層３とすることで得られる。図では、ｎ形半導体層３は島状にした後を示す。
【００２１】
ｎ形半導体層３は絶縁膜５と充填層６で複数の島に分離され、この島状に分離されたｎ形半導体層３の表面層にｎウエル領域２２とｐウエル領域２３を形成し、ｎウエル領域２２にはｐソース領域２６ａとｐドレイン領域２６ｂとゲート酸化膜２５ａを介してゲート電極２４ａが形成される。ｐウエル領域２３にはｎソース領域２７ａとｎドレイン領域２７ｂとゲート酸化膜２５ｂを介してゲート電極２４ｂが形成される。ｐソース領域２６ａ、ｐドレイン領域２６ｂ、ｎソース領域２７ａおよびｎドレイン領域２７ｂ上に、ソース電極９ａ、９ｃ、ドレイン電極９ｂ、９ｄが形成されて、ｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成される。これらのｎウエル領域２２とｐウエル領域２３から所定の距離を離して、且つ、これらのウエル領域２２、２３を取り囲むように、高濃度の不純物拡散領域１０を形成する。これらのＭＯＳＦＥＴ１０１、１０２の耐圧構造部に厚い酸化膜７が形成され、その上に層間絶縁膜８が形成される。前記の島状に分離する絶縁膜５と充填層６が分離領域１００となる。
【００２２】
前記の高濃度の不純物拡散領域１０をｐ形不純物であるボロンで形成し、その表面濃度を１×１０18 原子／ｃｍ 3 から５×１０20 原子／ｃｍ 3 とし、拡散深さは４μｍ程度とする。ゲッタリング効果を有効に働かせるには、この表面濃度は、ゲート酸化膜２５ａ、２５ｂを形成する以前に形成される拡散領域（ｎウエル領域２２やｐウエル領域２３）の濃度（通常は３×１０18 原子／ｃｍ 3 未満である）より高くする必要があり、そのため、表面濃度の下限値を１×１０18 原子／ｃｍ 3 とした。また、この表面濃度が５×１０20 原子／ｃｍ 3 以上ではゲッタリング効果が飽和するために、上限値を５×１０20 原子／ｃｍ 3 とした。
【００２３】
高濃度の不純物拡散領域１０の不純物原子は前記のボロンの他に、リン、ヒ素およびフッ素の原子を単独もしくは複合で用いても構わない。複合して用いた場合も、複合の不純物拡散領域の表面濃度を１×１０18 原子／ｃｍ 3 から５×１０20 原子／ｃｍ 3 とすることで、前記と同様の効果が期待できる。
【００２４】
このように、表面濃度を１×１０18 原子／ｃｍ 3 から５×１０20 原子／ｃｍ 3 の範囲を設定することで、半導体装置のゲート耐圧を確保し、ソース・ドレイン間の耐圧を高耐圧化することができる。
【００２５】
図２は、図１の素子構造で、高濃度の不純物拡散領域の表面濃度と良品率の関係を示す。高濃度の不純物拡散領域１０の不純物原子にボロンを用いた例を示す。また、この良品率はゲート耐圧とソース・ドレイン間の耐圧とを含んだ、合計の良品率である。表面濃度が１×１０18 原子／ｃｍ 3 以上とすることで、良品率を６０％以上とすることができる。
【００２６】
図３は、この発明の第２実施例の半導体装置における要部断面図である。図１との違いは、図１の絶縁膜による分離領域１００が形成されていない点である。この実施例では素子分離には接合分離を用いている。この場合も図１と同様の効果が得られる。
【００２７】
図４から図１６は、この発明の第３実施例で、図１の半導体装置における製造方法について、工程順に示した製造工程断面図である。
まず、厚さ、６３０μｍ程度の半導体基板１上に厚さ１〜３μｍの絶縁膜２を介して、厚さ５〜１０μｍの半導体層３が形成されたＳＯＩ基板を形成する（図４）。
【００２８】
このＳＯＩ基板に、厚さ１μｍ程度のエッチングマスク材２１を形成する（図５）。
【００２９】
つぎに、レジストパターニング・エッチング（レジストをフォトリソグラフィーでパターニングとエッチングすること）により分離溝形成領域４ａのエッチングマスク材２１を開口する。エッチングマスク材２１には熱酸化膜膜を用い、エッチングマスク材２１の開口幅は１〜２μｍである（図６）。
【００３０】
エッチングマスク材２１をマスクとして、半導体層３表面から絶縁膜２に達する分離溝４を形成する（図７）。
【００３１】
その後、エッチングマスク材２１を除去した後、分離溝４の側壁および半導体層３に、絶縁膜５を形成する。このとき、絶縁膜５の膜厚は０．５〜１．０μｍである（図８）。
【００３２】
さらに分離溝４に充填層６を埋め込む。この充填層６には多結晶シリコンを用いた（図９）。
【００３３】
分離領域１００以外の領域の絶縁膜５を除去した後、ｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域１０２ａに、それぞれ、ｎウエル領域２２、ｐウエル領域２３を形成する（図１０）。
【００３４】
続いて、分離領域１００とｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域の間の領域に、高濃度の不純物拡散領域１０を形成する。この不純物拡散領域１０の拡散不純物としてボロンを用い、加速電圧８０ｋｅＶ、注入量５．０×１０15ｃｍ-2でイオン注入で形成する。この条件で形成される高濃度の不純物拡散領域１０の表面濃度は、２．５×１０19 原子／ｃｍ 3 である。この表面濃度は一例であり、本発明では、この不純物拡散領域１０の表面濃度を１×１０18〜５×１０20 原子／ｃｍ 3 となるように、注入量を選定する（図１１）。
【００３５】
さらに、ｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域１０２ａ以外に選択的に絶縁膜７を形成する。この絶縁膜７は熱酸化で形成されたＬＯＣＯＳ酸化膜であり、膜厚は０．５〜１．０μｍである。不純物拡散層１０は、この絶縁膜７の下に埋め込まれる。また、この絶縁膜７を形成する時の酸化温度により、分離領域１００で囲まれた領域内の半導体層３に分布するＦｅ、Ｃｒなどの重金属は高濃度の不純物拡散領域１０に集まり、半導体層３に混入しているこれらの重金属の濃度は低下する（図１２）。この状態でゲート酸化膜２５ａ、２５ｂおよびゲート電極２４ａ、２４ｂを形成する（図１３）。
【００３６】
これ以降は、通常のＭＯＳＦＥＴを製造するプロセスでｐソース領域２６ａとｐドレイン領域２６ｂを形成し、ｎソース領域２７ａとｎドレイン領域２７ｂを形成し（図１４）、層間絶縁膜８を形成し（図１５）、ソース電極２６ａ、２７ａ、ドレイン電極２６ｂ、２７ｂとなる金属電極９を形成する（図１６）。この図１６は図１と同じである。
【００３７】
この第３実施例では、高濃度の不純物拡散領域１０をボロンで形成しているが、リン、ヒ素およびフッ素で形成してもよい。また、その場合、これらの原子を単独で形成しても、複数個混在させて形成してもよい。いずれの場合も、この不純物拡散領域１０の表面濃度を１×１０18 原子／ｃｍ 3 〜５×１０20 原子／ｃｍ 3 の範囲になるように、イオン注入量を選定する。
【００３８】
前記のようにすることで、高いゲッタリング効果が得られ、図２に示すように、耐圧の良品率が、例えば６０％以上に向上する。また、イオン種に、ＭＯＳＦＥＴを形成する場合に用いられる通常のイオン種のため、通常の製造プロセスで、通常使用する製造設備でこの不純物拡散領域１０を形成できる。
【００３９】
図１７は、この発明の第４実施例の半導体装置の構成図で、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は、半導体表面を基準にして描き、分離領域１００については範囲のみを示した。
【００４０】
図１７と図１との違いは、高濃度の不純物拡散領域１０を貫通して分離領域１００が形成されている点である。この高濃度の不純物拡散領域１０は分離領域１００より広い領域である。図１７では、分離領域１００の両側に高濃度の不純物拡散領域１０が形成されているが、片側でもよく、また、分離領域１００内の領域に形成して、最終的には、分離領域１００を形成するとき、除去されても構わない。
【００４１】
図１８から図３０は、この発明の第５実施例で、図１７の半導体装置における製造方法について、工程順に示した製造工程断面図である。
【００４２】
厚さ約６３０μｍの半導体基板１上に厚さ１〜３μｍの第１の絶縁層２を介してｎ形半導体層３が厚さ５〜１０μｍで形成されたＳＯＩ基板に厚さ２０ｎｍ〜４０ｎｍのバッファ酸化膜３０（スクリーン酸化膜ともいう）を熱酸化法により形成し、ｐチャネルＭＯＳＦＥＴを形成する領域１０１ａ、ｎチャネルＭＯＳＦＥＴを形成する領域１０１ａにそれぞれｎウエル領域２２、ｐウエル領域２３を、それぞれフォトリソグラフ技術を用いて選択的にイオン注入した後、熱処理を施し形成する（図１８）。
【００４３】
続いて、分離溝を形成する分離領域１００より広い領域に選択的に高濃度の不純物拡散領域１０を形成する（図１９）。この実施例では、拡散不純物としてボロンを用い、加速電圧８０ｋｅＶ、注入量５．０×１０15ｃｍ-2でイオン注入で形成した。また、イオン注入後、１１００℃、２時間の熱処理を行った。この条件で形成される高濃度の不純物拡散領域１０の表面濃度は、その後の製造プロセスを経た最終段階で、２．５×１０19 原子／ｃｍ 3 である
【００４４】
続いて、バッファ酸化膜３０を除去した後、選択酸化法により、絶縁膜７を形成した後、ｐチャネルＭＯＳＦＥＴを形成する領域１０１ａ、ｎチャネルＭＯＳＦＥＴを形成する領域１０２ａにゲート酸化膜２５ａ、２５ｂとゲート電極２４ａ２４ｂを形成する。さらに、ｎウエル領域２２の表面層にｐソース領域２６ａとｎドレイン領域２６ｂを形成し、ｐウエル領域２３の表面層にｎソース領域２７ａとｎドレイン領域２７ｂを形成する（図２０）。
【００４５】
続いて、層間絶縁膜８ａ、エッチングストップ膜３１およびエッチングマスク膜３２を形成する（図２１）。層間絶縁膜８ａは化学気相成長法により形成された酸化シリコン膜で、膜厚は０．１〜０．５μｍである。エッチングストップ膜３１は化学気相成長法により形成された窒化シリコン膜または多結晶シリコン膜であり、膜厚は０．１〜０．５μｍである。エッチングマスク膜３２は化学気相成長法により形成した酸化シリコン膜で、膜厚は１〜２μｍである。
【００４６】
高濃度の不純物拡散領域１０内の上部の層間絶縁膜８ａ、エッチングストップ膜３１およびエッチングマスク膜３２をフォトリソグラフ技術を用いて選択的に開口し開口部４ａを形成した後（図２２）、エッチングマスク膜３２をマスクとして絶縁膜２に到達する分離溝４を異方性エッチングにより形成する（図２３）。分離溝17の開口幅は１〜３μｍである。
【００４７】
続いて、エッチングマスク膜３２を、希釈した弗化水素酸溶液またはドライエッチングプロセスにより、完全に除去する。除去の終点はエッチングストップ膜３１で規定される（図２４）。
【００４８】
続いて、この分離溝４の内部に絶縁膜５を形成した後、充填層６によりこの分離溝４内を充填する（図２５）。絶縁膜５は化学気相成長法により形成した酸化シリコン膜であり、膜厚は０．４〜１．０μｍである。充填層６は化学気相成長法により形成した多結晶シリコンであり、膜厚は０．５〜１．０μｍである。このとき、分離溝４の幅と絶縁膜５の膜厚を最適化すれば、絶縁膜５のみでこの分離溝４の内部を完全に充填することができる。
【００４９】
続いて、表面に付着した充填層６をドライエッチングプロセスを用いて除去した後、絶縁膜５をエッチングストップ膜３１が露出するまで、希釈した弗化水素酸溶液またはドライエッチングプロセスにより除去する（図２６）。
【００５０】
続いて、エッチングストップ膜３１をドライエッチング法により除去し、層間絶縁膜８ａを露出させ、充填層６の表面高さを層間絶縁膜８ａ表面高さと同一になるように、充填層６の凸部を除去して平坦化し（図２７）、続いて、この層間絶縁膜８ａ上、絶縁膜５上および充填層６上に、層間絶縁膜８を形成する（図２８）。
【００５１】
その後は、通常の半導体装置の製造プロセスと同様に、ｐチャネルＭＯＳＦＥＴ、ｎチャネルＭＯＳＦＥＴのｐソース領域２６ａ、ｐドレイン領域２６ｂおよびｎソース領域２７ａ、ｎドレイン領域２７ｂに到達するコンタクト孔３３を形成し（図２９）、金属膜でソース電極９ａ、９ｃおよびドレイン電極９ｂ、９ｄを形成する（図３０）。
【００５２】
この実施例では、ｐチャネルＭＯＳＦＥＴ１０１、ｎチャネルＭＯＳＦＥＴ１０２の例を用いて説明したが、その他の構成素子としてバイポーラトランジスタ，ダイオードおよび高耐圧ＭＯＳＦＥＴであっても、高濃度の不純物拡散領域１０や分離領域１００の構成およびそれらの製造方法は同様である。
【００５３】
また、前記の第４実施例の半導体装置では、ｎ形半導体層３の表面層に、分離領域１００の分離溝４を形成する前に、事前に高濃度の不純物拡散領域１０を形成することにより、ゲート酸化膜２５ａ、ｂおよびソース領域、ドレイン領域を形成する拡散接合の電気的特性を改善し、良品率・信頼性を向上できる。またその他に以下の効果が得られる。
（１）重金属を固着するゲッタリング層である前記高濃度の不純物拡散領域１０と、素子間を分離する分離領域である分離溝４を重複させることにより、半導体装置の小型化が可能である。
（２）重金属汚染により劣化するゲート酸化膜２５ａ、ｂおよび拡散接合の形成工程前に高濃度の不純物拡散領域１０を形成し、この高濃度の純物拡散領域１０を形成した後、分離溝４を形成するため、重金属の十分なゲッタリングが可能である。
【００５４】
例として、半導体装置の小型化を簡単に一次元で考える。分離溝で規定されるｎ形半導体層３に対し十分なゲッタリングが得られる高濃度の不純物拡散領域１０の実効的な幅を５μｍ，分離溝幅を２μｍとすると、高濃度の不純物拡散領域１０と分離溝４で必要となる領域の幅は分離溝４で規定された領域の片側で７μｍ，両側で１４μｍである。本発明の場合５μｍの幅で高濃度の不純物拡散領域１０と分離溝４が形成できるので、分離溝４で規定されて領域の片側で２μｍ低減できる。例えば、半導体装置が、５０個の分離領域で構成される場合、２μｍ×２（両側）×５０（分離領域）＝２００μｍの小型化が可能である。
【００５５】
【発明の効果】
分離溝を有するＳＯＩ基板を用いた半導体装置の製造方法において、不純物拡散ゲッタリング領域をゲート酸化膜を形成する前に形成することにより、ゲート耐圧およびソース・ドレイン間の耐圧を向上されることができて、その結果、これらの良品率を向上させることができる。
【００５６】
また、半導体層表面の分離溝形成領域に事前に高濃度の不純物拡散領域を形成することにより、さらに、半導体装置のゲート耐圧およびソース・ドレイン間の耐圧を向上させることができて、その結果、これらの良品率を向上させることができる。
【００５７】
また、不純物拡散領域と素子間を分離する分離溝を重複させることにより、半導体装置の小型化が可能となり、また、ゲッタリング効果をさらに高めることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の構成図で、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】図１の素子構造で、高濃度の不純物拡散領域の表面濃度と良品率の関係を示す図
【図３】この発明の第２実施例の半導体装置における要部断面図
【図４】この発明の第３実施例で、半導体装置の製造工程断面図
【図５】図４に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図６】図５に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図７】図６に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図８】図７に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図９】図８に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１０】図９に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１１】図１０に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１２】図１１に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１３】図１２に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１４】図１３に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１５】図１４に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１６】図１５に続く、この発明の第３実施例で、半導体装置の製造工程断面図
【図１７】この発明の第４実施例の半導体装置の構成図で、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１８】この発明の第５実施例で、半導体装置の製造工程断面図
【図１９】図１８に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２０】図１９に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２１】図２０に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２２】図２１に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２３】図２２に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２４】図２３に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２５】図２４に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２６】図２５に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２７】図２６に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２８】図２７に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図２９】図２８に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【図３０】図２９に続く、この発明の第５実施例で、半導体装置の製造工程断面図
【符号の説明】
１ 半導体基板
２ 絶縁膜
３ ｎ形半導体層
４ 分離溝
４ａ 開口部
５ 絶縁膜
６ 充填層
７ 絶縁膜
８ 層間絶縁膜
８ａ 層間絶縁膜
９ａ、９ｃ ソース電極
９ｂ、９ｄ ドレイン電極
１０ 高濃度の不純物拡散領域
２１ エッチングマスク材
２２ ｎウエル領域
２３ ｐウエル領域
２４ａ、２４ｂ ゲート電極
２５ａ、２５ｂ ゲート酸化膜
２６ａ ｐソース領域
２６ｂ ｐドレイン領域
２７ａ ｎソース領域
２７ｂ ｎドレイン領域
３０ バッファ酸化膜
３１ エッチングストップ膜
３２ エッチングスマスク膜
３３ コンタクト孔
１０１ ｐチャネルＭＯＳＦＥＴ
１０１ａ ｐチャネルＭＯＳＦＥＴを形成する領域
１０２ ｎチャネルＭＯＳＦＥＴ
１０２ａ ｎチャネルＭＯＳＦＥＴを形成する領域
２００ ＳＯＩ基板
Claims (2)
- 半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法であって、
前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域を形成する工程と、
前記ウエル領域とは所定の距離を離して前記半導体層に選択的に高濃度の不純物拡散ゲッタリング領域を形成する工程と、
前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、
前記ウエル領域内に前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、
前記半導体層の表面から前記第１の絶縁膜に到達する分離溝を形成する工程と、
前記分離溝の側壁に第３の絶縁膜を形成する工程と、
を有し、これらの工程をこの順に行うことを特徴とする半導体装置の製造方法。 - 半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法において、
前記半導体層の表面から前記第１の絶縁膜に到達する分離溝を形成する工程と、
前記分離溝の側壁に第３の絶縁膜を形成する工程と、
前記分離溝とは所定の距離を離して前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域を形成する工程と、
前記ウエル領域と前記第３の絶縁膜との間の前記半導体層に選択的にイオン注入を用いて高濃度の不純物拡散ゲッタリング領域を形成する工程と、
前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、
前記ゲート酸化膜の上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、
を有し、これらの工程をこの順に行うことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28423699A JP4066574B2 (ja) | 1999-03-04 | 1999-10-05 | 半導体装置の製造方法 |
| US09/519,192 US6524928B1 (en) | 1999-03-04 | 2000-03-06 | Semiconductor device and method for manufacturing the same |
| US10/283,912 US6774454B2 (en) | 1999-03-04 | 2002-10-30 | Semiconductor device with an silicon insulator (SOI) substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5641299 | 1999-03-04 | ||
| JP11-56412 | 1999-03-04 | ||
| JP28423699A JP4066574B2 (ja) | 1999-03-04 | 1999-10-05 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007113236A Division JP4807310B2 (ja) | 1999-03-04 | 2007-04-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315736A JP2000315736A (ja) | 2000-11-14 |
| JP4066574B2 true JP4066574B2 (ja) | 2008-03-26 |
Family
ID=26397363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28423699A Expired - Fee Related JP4066574B2 (ja) | 1999-03-04 | 1999-10-05 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6524928B1 (ja) |
| JP (1) | JP4066574B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343799A (ja) * | 2001-05-17 | 2002-11-29 | Nec Corp | Ｓｏｉ基板及び半導体装置の製造方法 |
| US6830986B2 (en) | 2002-01-24 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | SOI semiconductor device having gettering layer and method for producing the same |
| JP4534412B2 (ja) * | 2002-06-26 | 2010-09-01 | 株式会社ニコン | 固体撮像装置 |
| US7470944B2 (en) * | 2002-06-26 | 2008-12-30 | Nikon Corporation | Solid-state image sensor |
| US20040241867A1 (en) * | 2003-01-17 | 2004-12-02 | Jones Mark L. | Method of analyzing a wafer for metal impurities |
| US20050255677A1 (en) * | 2004-05-17 | 2005-11-17 | Weigold Jason W | Integrated circuit with impurity barrier |
| JP4609985B2 (ja) * | 2004-06-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体チップおよびその製造方法ならびに半導体装置 |
| TW200629466A (en) * | 2004-10-14 | 2006-08-16 | Koninkl Philips Electronics Nv | Semiconductor device having a frontside contact and vertical trench isolation and method of fabricating same |
| US20060115958A1 (en) * | 2004-11-22 | 2006-06-01 | Weigold Jason W | Method and apparatus for forming buried oxygen precipitate layers in multi-layer wafers |
| JP5092202B2 (ja) * | 2004-12-27 | 2012-12-05 | 富士電機株式会社 | 半導体装置 |
| JP2006310625A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体記憶装置 |
| KR100698100B1 (ko) * | 2005-09-21 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| DE102005059034B4 (de) * | 2005-12-10 | 2007-10-11 | X-Fab Semiconductor Foundries Ag | SOI-Isolationsgrabenstrukturen |
| DE102005059035B4 (de) * | 2005-12-10 | 2007-11-08 | X-Fab Semiconductor Foundries Ag | Isolationsgrabenstrukturen für hohe Spannungen |
| JP2008108915A (ja) * | 2006-10-25 | 2008-05-08 | Denso Corp | 半導体装置の製造方法 |
| JP5029091B2 (ja) * | 2007-03-27 | 2012-09-19 | 株式会社デンソー | 半導体装置およびその製造方法 |
| KR101478813B1 (ko) * | 2007-06-20 | 2015-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| JP2009004534A (ja) * | 2007-06-21 | 2009-01-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| US8128749B2 (en) * | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
| JP5499455B2 (ja) * | 2007-10-22 | 2014-05-21 | 株式会社デンソー | ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法 |
| US20090134455A1 (en) * | 2007-11-27 | 2009-05-28 | Vanguard International Semiconductor Corporation | Semiconductor device and manufacturing method |
| JP2009238980A (ja) * | 2008-03-27 | 2009-10-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| DE102008029235B3 (de) * | 2008-06-19 | 2009-10-08 | X-Fab Semiconductor Foundries Ag | Kreuzungen von Isolationsgräben der SOI-Technologie |
| US20100037263A1 (en) * | 2008-08-08 | 2010-02-11 | The Directv Group, Inc. | Method and apparatus for scheduling interactive content in a broadcast communication system |
| JP5412316B2 (ja) * | 2010-02-23 | 2014-02-12 | パナソニック株式会社 | 半導体装置、積層型半導体装置及び半導体装置の製造方法 |
| US8664746B2 (en) * | 2011-09-20 | 2014-03-04 | Stmicroelectronics Pte. Ltd. | Gettering method for dielectrically isolated devices |
| JP2012033950A (ja) * | 2011-10-03 | 2012-02-16 | Hitachi Ltd | 半導体装置の製造方法 |
| JP5793456B2 (ja) * | 2012-03-23 | 2015-10-14 | 株式会社東芝 | 半導体装置およびその製造方法、基板 |
| JP6076224B2 (ja) * | 2013-09-05 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN104779300B (zh) * | 2015-04-16 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制作方法和显示装置 |
| US10707330B2 (en) * | 2018-02-15 | 2020-07-07 | Globalfoundries Inc. | Semiconductor device with interconnect to source/drain |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3897273A (en) * | 1972-11-06 | 1975-07-29 | Hughes Aircraft Co | Process for forming electrically isolating high resistivity regions in GaAs |
| JPS6132433A (ja) | 1984-07-25 | 1986-02-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6298620A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2699325B2 (ja) | 1986-08-02 | 1998-01-19 | ソニー株式会社 | 半導体装置の製造方法 |
| US4796073A (en) * | 1986-11-14 | 1989-01-03 | Burr-Brown Corporation | Front-surface N+ gettering techniques for reducing noise in integrated circuits |
| JP2733271B2 (ja) * | 1988-12-23 | 1998-03-30 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH0334326A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体ウェーハ |
| JPH05206264A (ja) * | 1992-01-27 | 1993-08-13 | Matsushita Electric Works Ltd | 半導体基板におけるガードリング領域の形成方法 |
| US6084248A (en) * | 1996-06-28 | 2000-07-04 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| JPH1032209A (ja) | 1996-07-17 | 1998-02-03 | Hitachi Ltd | Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置 |
-
1999
- 1999-10-05 JP JP28423699A patent/JP4066574B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-06 US US09/519,192 patent/US6524928B1/en not_active Expired - Lifetime
-
2002
- 2002-10-30 US US10/283,912 patent/US6774454B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6774454B2 (en) | 2004-08-10 |
| US20030057493A1 (en) | 2003-03-27 |
| US6524928B1 (en) | 2003-02-25 |
| JP2000315736A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4066574B2 (ja) | 半導体装置の製造方法 | |
| JP3078720B2 (ja) | 半導体装置およびその製造方法 | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JPH10321716A (ja) | 半導体装置及びその製造方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| JP3259690B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US10680065B2 (en) | Field-effect transistors with a grown silicon-germanium channel | |
| US5627099A (en) | Method of manufacturing semiconductor device | |
| JP4807310B2 (ja) | 半導体装置の製造方法 | |
| JPH07283302A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JP3303550B2 (ja) | 半導体装置の製造方法 | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| JP3376208B2 (ja) | 半導体装置およびその製造方法 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JP3386106B2 (ja) | 半導体装置及びその製造方法 | |
| JP2819808B2 (ja) | 半導体装置及びその製造方法 | |
| JPH098047A (ja) | 半導体装置 | |
| JPH07201773A (ja) | 半導体装置の製造方法 | |
| CN116314032A (zh) | 半导体器件及其制造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH06181219A (ja) | 半導体装置の製造方法 | |
| JP4880150B2 (ja) | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |