DE2212489C3 - Verfahren zur Herstellung eines Feldeffekttransistors - Google Patents

Verfahren zur Herstellung eines Feldeffekttransistors

Info

Publication number
DE2212489C3
DE2212489C3 DE2212489A DE2212489A DE2212489C3 DE 2212489 C3 DE2212489 C3 DE 2212489C3 DE 2212489 A DE2212489 A DE 2212489A DE 2212489 A DE2212489 A DE 2212489A DE 2212489 C3 DE2212489 C3 DE 2212489C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
control electrode
source
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2212489A
Other languages
English (en)
Other versions
DE2212489B2 (de
DE2212489A1 (de
Inventor
James Clayton North
Bernard Roger Pruniaux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2212489A1 publication Critical patent/DE2212489A1/de
Publication of DE2212489B2 publication Critical patent/DE2212489B2/de
Application granted granted Critical
Publication of DE2212489C3 publication Critical patent/DE2212489C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors mit einer Source-, einer Drain- und einer Steuerelektrode auf einer Halbleiterschicht, welche aus einer III-V-Halbleiterverbindung besteht, bei dem die Steuerelektrode zwischen der Source- und der Drainelektrode angeordnet und durch eine isolierende Schicht von der Halbleiterschicht isoliert wird.
Ein Feldeffekttransistor mit isolierter Steuerelektrode (IGFET) ist ein Halbleiterbauelement mit einer Steuerelektrode, die von einem Halbleiterplättchen isoliert und zwischen Source- und Drainkontakten auf dem Plättchen angeordnet ist. Zwischen den Source- und Drainkontakten ist gegenüber der Gateelektrode
S in dem Plättchen ein leitender Kanal festgelegt. Spannungen an der Steuerelektrode steuern den Strom in dem leitenden Kanal. Dadurch werden so nützliche Vorgänge wie Verstärkung und Schalten bewirkt.
Obwohl für die meisten Feldeffekttransistoren ein Siliziumhalbleiter verwendet wird, hat man lange erkannt, daß für manche Zwecke Gallium-Arsenid besser ist. Siehe z. B. die Abhandlung »Gallium-Arsenid FET's Outperform Conventional Silicon MOS Devices«, von H. Becke und J. White, Electronics,
»5 Seiten 82 bis 90,12.Juni 1967. Es ist jedoch schwierig, zuverlässige und reproduzierbare isolierende Schichten auf Gallium-Arsenid herzustellen. So wurden für GaAs-Bauelemente lieber Schottky-Sperrschicht-Steuereiektroden verwendet als isolierte Elektroden.
ao Das heißt, die Steuerelektrode hat direkt Kontakt mit dem Gallium-Arsenid-Plättchen, mit dem sie einen Schottky-Sperrschicht-Übergamg bildet. Wie bekannt ist, kann dieses Bauelement nur im »Verarmungszustand« arbeiten, was sein·; Flexibilität begrenzt. Wei-
»5 ter begrenzt ein unvermeidlicher Leckstrom über einer Schottky-Sperrschichi von Natur aus die Halbleiter-Ladungsträgerkonzentration in dem Kanal und deshalb den erhältlichen Übergangsleitwert des Bauelementes.
Aus diesem und anderen Gründen wurde es als wünschenswert angesehen, in der Lage zu sein, zuverlässige und reproduzierbare Gallium-Arsenid-IGFET-Bauelemente herzustellen, und besonders IGFET-Bauelemente, die im Anreicherungszustand arbeiten. In solchen Bauelementen wird der Kanal strukturmäßig zwischen der Steuerelektrodenisolierung und einem isolierendem Substrat gebildet und zwar typischerweise dadurch, das eine GaAs-Halbleiterschicht epitaktisch auf einem halbisolierendem
Substrat gezüchtet wird. WEnn das Bauelement jedoch bei hohen Frequenzen arbeiten soll, ist es schwierig, die halbleitende Schicht so dünn zu züchten, wie es erwünscht ist.
Wie bereits erwähnt, ist es schwierig, auf Gallium-Arsenid eine Isolierschicht aufzubringen, und wenn dann wirklich eine solche Schicht erfolgreich aufgebracht ist, werden unvermeidlich störende Oberflächenzustände an der Grenzschicht zwischen Halbleiter und Isolator gebildet. Bekanntlich beziehen sich »Oberflächenzustände« auf Energiezustände in der Bandstruktur an der Oberfläche eines Halbleiters, die sich aus der Diskontinuität im Atomgitteraufbau ergeben. Im Gallium-Arsenid sind diese Energiezustände im wesentlichen nicht vorauszusagen und beeinflussen wesentlich die Leitfähigkeit und andere Parameter des Bauelementes. Beispielsweise sind für verschiedene Oberflächenzustandsdichten verschiedener Bauelemente verschiedene Steuerelektroden-Gleichstromvorspannungen nötig. Zusätzlich ist GaI-
lium-Arsenid bekannterweise empfindlich gegenüber den Wirkungen ungewollter Dotierungsteilchen, die zufällig an der Halbleiter-Isolator-Grenzschicht angelagert worden sind. Aus diesen und anderen Gründen sind Versuche zur Herstellung guter Gallium-Arsenid-IGFETs weitgehend ohne Erfolg geblieben.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, mittels dessen auf der Oberfläche einer Halblciterschicht aus einer III-V-
Verbindung eine isolierende Schicht erzeugt wird. Die Aufgabe wird dadurch gelöst, daß zur Erzeugung der isolierenden Schicht die Oberfläche der Halbleiterschicht zwischen der Source- und der Drainelektrode mit Partikeln bestrahlt wird, die die Kristallgitterstruktur der Halbleiterschidn bis in eine vorausbestimmte Tiefe zerstören.
Das heißt, ein Gallium-Arsenid-IGFET-Bauelement wird hergestellt, indem zuerst Source- und Drainkontakte auf einer oberen Fläche einer GaI-lium-Arsenid-Schicht gebildet werden. Darauf wird die Zone zwischen den Elektroden mit energiereichen Protonen bestrahlt. Die Source- und Drainkontakte, die aus Gold hergestellt sein können, dienen als herkömmliche Masken zur Begrenzung der Bombardierung der Halbleiterschicht zwischen diesen. Die Protonenbombardiening zerstört den Kristallaufbau der Halbleiterschicht so, daß dessen spezifischer Widerstand auf den eines Isolators oder eines Halbisolators anwächst. Die Eindringtiefe läßt sich leicht durch die Energie steuern, die für die auftreffenden Protonen verwendet wird. Darauf wird auf der oberen Fläche der neu gebildeten Isolierschicht eine Steuerelektrode gebildet. Dadurch ergibt sich ein Gallium-Arsenid-IGFET-Aufbau.
Die vorliegende Erfindung vermeidet vollständig die vielen Herstellungsprobleme, die ansonsten mit der Herstellung einer isolierenden Schicht auf einer Gallium-Arsenid-Oberfläche verbunden sind. Zusätzlich ermöglicht die vorliegende Erfindung IGFET-Bauelemente mit besseren elektrischen Eigenschaften. Beispielsweise kann man zeigen, daß die Protonenbombardierung eine geringe und voraussagbare Zahl von Energiezuständen in der isolierenden Schicht ergibt. Somit sind die Bauelementeparameter nicht abhängig von Plättchenreinigungsschritten oder gleichmäßigen Oberflächeneigenschaften. Es kann ein Kanal mit sehr kleinen Abmessungen hergestellt werden, indem man das aktive Gallium-Arsenid auf einem isolierenden Substrat epitaktisch züchtet und darauf die Kanaldicke steuert, indem man die Protonenbombardierung steuert, so daß sie bis zu einer ganz bestimmten Tiefe eindringt. Auf diese Weise kann die Kanaldicke viel kleiner gemacht werden als die Dicke der dünnsten epitaktischen Schicht, die gezüchtet werden könnte, womit kleinere Kanalabmessungen ermöglicht werden, als sie auf anderer Weise möglich wären. Dies hinwiederum macht einen Kleinleistungs-Hochfrequenz-Bfetrieb im Anreicherungszustand möglich. Schließlich werden die Grenzen von Schottky-Sperrschicht-Bauelementen vermieden, wie z. B. der Betrieb mit einer Steuerelektrodenvorspannung nur einer Polarität, begrenzte Ladungsträgerkonzentration und ein begrenzter Übertragungsleitwert.
Im folgenden wird die Erfindung an Hand eines Ausführungsbeispiels näher erläutert. In der Zeichnung zeigt
Fi g. 1 eine schematische Schnittansicht eines Ausführungsbeispiels eines IGFET-Bauelemenles,
Fig. 2 eine Ansicht ähnlich wie Fig. 1, die einen Herstellungsschritt eines IGFET-Bauelementes darstellt.
In Fig. 1 ist ein Schnittbild eines Feldeffekttransistors entsprechend einem Ausführungsbeispiel dargestellt mit einem Sourcekontakt 11, einem Steuerelektrodenkontakt 12 und einem Drainkontakt 13. Die Source- und Drainkontakte sind Ohmsche Kontakte.
die auf der Oberfläche einer Halbleiterschicht 14 angeordnet sind, wo hingegen die Steuerelektrode 12 auf der Oberfläche einer im wesentlichen isolierenden Schicht 15 angeordnet ist. Dieser Teil der Halbleiter-
schicht 14, der sich zwischen der Source- und der Drainelektrode erstreckt und der Steuerelektrode 12 benachbart ist, bildet einen Transistorkanal 16. Ein Hauptteil des Kanals 16 ist zwischen der isolierenden Schicht 15 und einem isolierenden Substrat 17 festge-
1» legt.
Im Arbeitsbetrieb fließt Strom vom Sourcekontakt 11 durch den Kanal 16 zum Drainkontakt 13 und wird durch an der Steuerelektrode 12 anliegende Spannungen moduliert oder gesteuert. Dieser Modulations-
oder Steuermechanismus kann natürlich für so nützliche Zwecke wie Verstärkung oder SchaHen verwendet werden. Das Bauelement wird vorzugsweise im Anreicherungszustand betrieben, in weichem bekannterweise die Dicke des Kanals 16 wichtig und dem Ab-
ao stand zwischen Substrat 17 und Schicht 15 gleich ist. Allgemeingesagt sollte diese mindestens für hohe Frequenzen, wo eine hohe Kanalleitfähigkeit erwünscht ist, sehr dünn sein, um unnötige Leistungsverluste zu vermeiden.
as Das Verfahren, durch welches der Aufbau der Fig. 1 hergestellt worden ist, wird mit Bezugnahme auf F'g. 2 betrachtet, in welcher das Substrat 17 ein Plättchen aus kristallinem halbisolierenden Gallium-Arsenid ist, auf welchem die aktive Halbleiterschicht
14 epitaktisch aufgewachsen ist. Bekanntlich bedeutet epitaktisches Aufwachsen eine Methode, bei welcher eine Halbleiterschicht so gebildet wird, daß sie wirklich eine Erweiterung der Kristallgitterstruktur des Substrats bildet. Nach dem epitaktischen Aufwachsen
der Halbleiterschicht 14 werden der Sourcekontakt 11 und der Drainkontakt 13 gebildet, z. B. durch einen Aufdampfniederschlag. Diese Kontakte werden in bekannter Weise hergestellt, um mehr Ohmsche als gleichrichtende Kontakte zu dem Plättchen zu bilden.
Als nächstes wird die isolierende Schicht 15 hergestellt, in dem der zwischen der Source- und der Drainkontaktzone liegende Teil der Epitaxisichicht 14 mit energiereichen Protonen aus einer Protonenquelle 19 bestrahlt wird. Bekanntlich vergrößert die Bestrah-
« lung von Gallium-Arsenid mit Protonen den spezifischen Widerstand des Gallium-Arsenids drastisch auf Grund des Aufreißens und der Zerstörung des HaIbleiter-Kristallgitteraufbaus durch die bombardierenden Partikel. Man kann zeigen, daß die Tiefe, in wel-
ehe die Protonen in das Gallium-Arsenid eindringen und es dadurch in isolierendes Material umwandeln, der Energie der Protonenstrahlung nahezu direkt proportional ist. Die Kontaktzonen 11 und 13 sind genügend dick gemacht, daß die strahlenden Protonen sie
nicht durchdringen können. Somit wirken die Kontaktzonen 11 und 13 als eine Maske, und die bestrahlte Zone 15 ist scharf festgelegt.
Es sei nun wieder Bezug genommen auf Fig. 1. Nach Bildung der isolierenden Steuerelektroden-
schicht 15 durch Protonenbombardierung wird die Steuerelektrode 12 in einer Linie mit der Sourceelektrode 20 und der Drainelektrode 21 gebildet, und zwar durch Niederschlag und Ätzen. Vorzugsweise legt die beschriebene Methode eine große Zahl von IGFET-
Bauelementen auf einem einzigen Plättchen fest, die danach durch Ritzen und Brechen getrennt werden. Einzelne Bauelemente werden dann in einem Gehäuse befestiet und Golddrähte werden im Thermo-
tompressionsverfahren auf die Sourceelektrode, die steuerelektrode und die Drainelektrode gebondet.
Das fertiggestellte Bauelement nach Fig. 1 hat natürlich die oben beschriebenen Vorteile. Da die isolierende Steuerelektrodenschicht 15 in der Halbleiter-Epitaxieschicht 14 gebildet ist, sind die einer isolierenden Steuerelektrodenschicht innewohnenden Probleme, störende Oberflächenzustände und andere Halbleiter-Isolator-Grenzschichtprobleme vermieden oder zumindest wesentlich reduziert. Dieser Vorteil ist tatsächlich so wichtig, daß er die Machenproduktion von zuverlässigen und reproduzierbaren Gallium-Arsenid-IGFETs ermöglicht, was hier zuvor nicht möglich war. Zusätzlich ermöglicht er die Bildung eines viel dünneren Kanals 16, als es auf andere Weise möglich wäre. Beispielsweise wurde in einem experimentellen Modell die Epitaxieschicht 14 auf eine Dicke von 1,3 Mikrometer gezüchtet, was nahe an der minimalen Epitaxieschichtdicke liegt, die routinemäßig hergestellt werden kann. Die Steuerelektrodenschicht 15 wurde dann mit einer Dicke von 0,45 Mikrometer gebildet, so daß für den Kanal 16 eine Dicke von weniger als 1 Mikrometer übrigblieb. Diese geringe Kanaldicke ist aus den obengenannten Gründen natürlich erwünscht und ist geringer als die, welche gewöhnlich lediglich durch Steuern der Epitaxieschichtdicke herstellbar wäre.
Es wird nun wieder auf Fig. 2 Bezug genommen. Die Parameter der aktiven η-leitenden Schicht 14, die in einer experimentellen Version epitaktisch auf einem chromdotierten, halbisolierenden Gallium-Arsenid-Substrat gezüchtet wurde, waren folgende: eine Gesamt-Epitaxieschichtdicke von 1,3 Mikrometer, eine Beweglichkeit von 4580 cm2/V see und Züchten einer η-leitenden Schicht mit einer Ladungsträgerkonzentration von 8,8 X 1015 cm"3. Die Ohmschen Source- und Drainkontakte 11 und 13 wurden hergestellt durch Niederschlagen einer 4000 A dicken Gold-Germanium-Schicht bei 300° C und durch Ätzen mit Standard-Fotolackmethoden. Diese Kontakte wurden für 20 see bei 475° C legiert. Der Aufbau wurde dann gleichmäßig mit 25 keV-Protonen bei einer Dosis von 10M Protonen/cm2 bombardiert. Die Eindringtiefe von Protonen mit einer Energie von 25 keV in Gold beträgt etwa 1500 A, und somit bildeten die Schichten 11 und 13 wirksame Masken. Elektroden 12, 20 und 21 der Fig. 1 wurden durch Niederschlagen und Ätzen von reinem Gold gebildet, und Golddrähte mit einem Durchmesser von 50,8 Mikrometer wurden im Thermokompressionsverfahren auf diese Elektroden gebondet.
Der spezifische Widerstand der Schicht 15 wurde als näherungsweise 109 Ohmzentimeter gefunden, was nahezu dem von Intrinsic-Gallium-Arsenid entspricht.
Ein Test der bombardierten Schicht zeigte, daß die Strom-Spannungs-Charakteristik über dieser nahezu symmetrisch und linear war bis zu einem Feld von näherungsweise 2 X 104 V/cm. Ein Leckstrom durch die Steuerelektrodenschicht 15 war bis zu einer
ίο Durchlaßvorspannung von näherungsweise 3 V unbedeutend. Bei Drainstromsättigung wurde ein Übertragungsleitwert von näherungsweise 5 mA/V erreicht bei einer Steuerelektrodenlänge von 500 Mikrometer (in einer zur Kanallänge senkrechten Richtung), mit einer Elektrodenbreite von 5 Mikrometer und einer Source-zu-Drain-Kanallänge von 30 Mikrometer. Der Übertragungsleitwert war maximal und unabhängig von der Steuerelektrodenvorspannung im Bereich von — 2 bis + 2 V. In diesem Spannungsbereich war
ao die Steuerelektrodenkapazität praktisch konstant, und die Vorspannung an der Steuerelektrode beeinflußte lediglich die Ladung unter der isolierenden Steuerelektrodenschicht.
In anderen Experimenten wurde eine Helium-
ss Ionen-Bombardierung als zufriedenstellend für die Herstellung der isolierenden Steuerelektrodenschicht 15 gefunden. Dies zeigt, daß der hohe spezifische Widerstand der Schicht eher wegen der Strahlungszerstörung des Kristallaufbaus, der durch bombardie-
3» rende Partikel erzeugt wird, zustande gekommen ist als wegen irgendeines anderen Mechanismus. Man glaubt, daß eine Mehrfach-Bombardierung mit Strahlen verschiedener Energiepegel ein flacheres Profil der Kristallzerstörung erzeugt und dadurch einen gleichmäßigeren hohen spezifischen Widerstand über die Schicht 15 hb.
Obgleich die beschriebene Methode am meisten versprechend für die Verwendung bei Hochfrequenzbauelementen ist, bei welchen ein schmaler Kanal mit einer hohen Ladungsträgerkonzentration erforderlich ist, und bei einem Betrieb, wo entweder eine positive oder eine negative Steuerelektrodenvorspannung benötigt wird, könnte sie für andere IGFET-Betriebsweisen verwendet werden. Obgleich Gallium-Arsenid das am meisten versprechende Material ist, um die Erfindung praktisch auszunutzen, können im wesentlichen die gleichen Betrachtungen und strukturellen Eigenschaften auf andere kristalline Halbleiter aus III-V-Verbindungen angewendet werden, wie Indium-Phosphid, Indium-Arscnid-Phosphid und GaI-lium-Arsenid-Phosphid.
Hierzu 1 Blatt Zeichnungen
4?67

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung eines Feldeffekttransistors mit einer Source-, einer Drain- und einer Steuerelektrode auf einer Halbleiierschicht, welche aus einer ΠΙ-V-Halbleiterverbindung besteht, bei dem die Steuerelektrode zwischen der Source- und der Drainelektrode angeordnet und durch eine isolierende Schicht von der Halbleiterschicht isoliert wird, dadurch gekennzeichnet, daß zur Erzeugung der isolierenden Schicht die Oberfläche der Halbleiterschicht zwischen der Source- und der Drainelektrode mit Partikeln bestrahlt wird, die die Kristallgitterstruktur der Halbleiterschich! bis in eine vorausbestimmte Tiefe zerstören.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Plättchenoberfläche mit Protonen bestrahlt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleiterplättcr.cn aus Gallium-Arsenid besteht.
4. Verfahren nach Anspruch 1, zur Herstellung eines Feldeffekttransistors, bei dem die Halbleiterschicht auf einem isolierenden Substrat angeordnet ist und zwischen dem isolierenden Substrat und der isolierenden Schicht einen Transistorkanal bildet, dadurch gekennzeichnet, daß durch die Bestrahlung der Oberfläche der Halbleiterschicht die Transistorkanaldicke gesteuert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß durch die Bestrahlung eine Transistorkanaldicke eingestellt wird, die geringer als die Dicke der dünnsten Halbleiterschichi ist, die in üblicher Weiss hergestellt werden kann.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Halbleiterschicht auf dem isolierenden Substrat durch ein Epitaxieverfahren gezüchtet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß im Epitaxie verfahre η eine Schicht aus Gallium-Arsenid gezüchtet wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Strahlung genügend Fnergie hat, um in die epitaktische Schicht bis zu einer vorausbestimmten Tiefe einzudringen, aber ungenügend Energie, um die vorher erzeugten Source- und Drain-Metallkontaktzonen zu durchdringen, wodurch die Kontaktzonen als Masken gegenüber der Strahlung dienen, und daß danach eine Steuerelektrode auf der isolierenden Schicht gebildet wird.
DE2212489A 1971-03-18 1972-03-15 Verfahren zur Herstellung eines Feldeffekttransistors Expired DE2212489C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12552871A 1971-03-18 1971-03-18

Publications (3)

Publication Number Publication Date
DE2212489A1 DE2212489A1 (de) 1972-10-05
DE2212489B2 DE2212489B2 (de) 1974-01-17
DE2212489C3 true DE2212489C3 (de) 1974-08-15

Family

ID=22420128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2212489A Expired DE2212489C3 (de) 1971-03-18 1972-03-15 Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (8)

Country Link
US (1) US3700978A (de)
JP (1) JPS5225076B1 (de)
BE (1) BE780695A (de)
DE (1) DE2212489C3 (de)
FR (1) FR2130424B1 (de)
GB (1) GB1376492A (de)
IT (1) IT953974B (de)
NL (1) NL155399B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971057A (en) * 1973-08-21 1976-07-20 The United States Of America As Represented By The Secretary Of The Navy Lateral photodetector of improved sensitivity
CA1049127A (en) * 1974-03-05 1979-02-20 Kunio Itoh Semiconductor devices with improved heat radiation and current concentration
US4252580A (en) * 1977-10-27 1981-02-24 Messick Louis J Method of producing a microwave InP/SiO2 insulated gate field effect transistor
US4194021A (en) * 1977-10-27 1980-03-18 The United States Of America As Represented By The Secretary Of The Navy Microwave InP/SiO2 insulated gate field effect transistor
US4161739A (en) * 1977-10-27 1979-07-17 The United States Of America As Represented By The Secretary Of The Navy Microwave InP/SiO2 insulated gate field effect transistor
US4160984A (en) * 1977-11-14 1979-07-10 Hughes Aircraft Company Schottky-gate field-effect transistor and fabrication process therefor
US4244097A (en) * 1979-03-15 1981-01-13 Hughes Aircraft Company Schottky-gate field-effect transistor and fabrication process therefor
NL8003336A (nl) * 1979-06-12 1980-12-16 Dearnaley G Werkwijze voor de vervaardiging van een halfgeleider- inrichting.
US4567503A (en) * 1983-06-29 1986-01-28 Stauffer Chemical Company MIS Device employing elemental pnictide or polyphosphide insulating layers
US5247349A (en) * 1982-11-16 1993-09-21 Stauffer Chemical Company Passivation and insulation of III-V devices with pnictides, particularly amorphous pnictides having a layer-like structure
JPH07118484B2 (ja) * 1987-10-09 1995-12-18 沖電気工業株式会社 ショットキーゲート電界効果トランジスタの製造方法
JPH05299433A (ja) * 1992-04-24 1993-11-12 Toshiba Corp ヘテロ接合バイポーラトランジスタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484662A (en) * 1965-01-15 1969-12-16 North American Rockwell Thin film transistor on an insulating substrate
GB1140579A (en) * 1966-08-19 1969-01-22 Standard Telephones Cables Ltd Method of making semiconductor devices and devices made thereby
DE1564177A1 (de) * 1966-09-03 1969-12-18 Ibm Deutschland Verfahren zur Herstellung von Halbleiterbauelementen
FR1563533A (de) * 1967-05-20 1969-04-11
GB1233545A (de) * 1967-08-18 1971-05-26
US3483443A (en) * 1967-09-28 1969-12-09 Hughes Aircraft Co Diode having large capacitance change related to minimal applied voltage
US3563809A (en) * 1968-08-05 1971-02-16 Hughes Aircraft Co Method of making semiconductor devices with ion beams

Also Published As

Publication number Publication date
FR2130424A1 (de) 1972-11-03
DE2212489B2 (de) 1974-01-17
NL7203614A (de) 1972-09-20
NL155399B (nl) 1977-12-15
GB1376492A (en) 1974-12-04
US3700978A (en) 1972-10-24
BE780695A (fr) 1972-07-03
IT953974B (it) 1973-08-10
JPS5225076B1 (de) 1977-07-05
FR2130424B1 (de) 1974-09-13
DE2212489A1 (de) 1972-10-05

Similar Documents

Publication Publication Date Title
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2925791A1 (de) Unlegierte ohm'sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE2212489C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE4205584A1 (de) Lichtemittierendes galliumnitrid-halbleiter-bauelement und verfahren zu seiner herstellung
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE2932976A1 (de) Halbleiterbauelement
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE1489038A1 (de) Unipolartransistor
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE1514020A1 (de) Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen
DE1564524B2 (de)
DE2734203A1 (de) Hetero-uebergangslaser
DE1564151B2 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE102018217628B4 (de) Halbleiterbauelement und Halbleiterscheibe
DE3834063A1 (de) Schottky-gate-feldeffekttransistor
DE69029687T2 (de) Dotierungsverfahren für Halbleiterbauelemente

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee