DE2354260C3 - Anordnung zum dichten Packen von hochintegrierten Schaltungen - Google Patents
Anordnung zum dichten Packen von hochintegrierten SchaltungenInfo
- Publication number
- DE2354260C3 DE2354260C3 DE2354260A DE2354260A DE2354260C3 DE 2354260 C3 DE2354260 C3 DE 2354260C3 DE 2354260 A DE2354260 A DE 2354260A DE 2354260 A DE2354260 A DE 2354260A DE 2354260 C3 DE2354260 C3 DE 2354260C3
- Authority
- DE
- Germany
- Prior art keywords
- circuits
- substrates
- arrangement
- substrate
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Dram (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
posium, München 1965, der Aufsatz von L. Seipe
in Fig. 3 in.Verbindung mit Seite 2, dritter Absatz. Dort ist eine Anordnung von mikrominiaturisierten
Bauelementen auf einer Anzahl übereinander angeordneter Substrate gezeigt, die je nach Anwendungsgebiet
auf unterschiedliche Weise miteinander verbunden werden können. Das unterste Substrat ist
als Gehäuse ausgebildet, das über seine gesamte Unterseite verteilte Anschlußstifte aufweist!
Diese Art von Anordnung wurde für Halbleiterspeicher jedoch erst dann interessant, als man zu immer
höheren Speicherdichten vordrang. Bei zunehmender Arbeitsgeschwindigkeit und Schaltungsdichte
integrierter Schaltungen und bei der Zunahme der Komplexität im Systemaufbau datenverarbeitender '5
Anlagen werden immer schärfere Anforderungen an die Packung hochintegrierter Schaltungen gestellt.
Obgleich also die Technik der Packung integrierter Schaltungen an sich hoch entwickelt ist, waren doch
weitere Verbesserungen in der Technik der Packung a>
integrierter Schaltungen erforderlich, um mit der Entwicklung der integrierten Schaltungen selbst Schritt
halten zu können. Vor allem war es auf die Dauer nicht länger möglich, bei den immer dichteren Pakkungen
und den immer kürzeren Schaltzeiten die Laufzeit zwischen den Schaltungen zu vernachlässigen.
Es war dabei nicht zu übersehen, daß die Anzahl der bei diesem hochintegrierten Schaltungen benötigten,
nach außen wirksamen Anschlußstifte je nach An der integrierten Schaltung, d. h. Speicher oder logisehe
Schaltung, in jedem Fall hoch war, daß jedoch für logische Schaltungen eine wesentlich höhere An
zahl von Anschlußstiften erforderlich war, als für die
wesentlich dichter gepackten Speicherschaltungen.
Die der Erfindung zugrundeliegende Aufgabe bestand nun darin, ausgehend von einer Anordnung der
eingangs genannten Art, einen Weg zu finden, wie diese für die beiden Schaltungsarten so grundverschiedenen
Anforderungen an die Anschlüsse unter Berücksichtigung der Forderung nach kürzester Lei- *ο
tungsführung miteinander in Einklang gebracht werden können.
Diese Aufgabe wird erfindungsgemäß durch die Merkmalskombination des kennzeichnenden Teils des
Patentanspruchs gelöst. Die Vorteile dieser neuen Anordnung sind darin zu sehen, daß die Speicherschaltungen
normalerweise sehr dicht aufgebaut sind und eine relativ kleine Anzahl von Verbindungsleitungen
zu den weniger dicht aufgebauten logischen Schaltungen benötiger; Die Arbeitsgeschwindigkeit
der logischen Schaltungen ist im allgemeinen höher als die Geschwindigkeit der Speicherschaltungen, aber
die logischen Schaltungen haben geringere Toleranzen in bezug auf Verzögerungen als die Speicherschaltungen,
die durch relativ lange Leitungen verursacht werden könnten. Packt man die einzelnen
Schaltungen auf die angegebene Weise zusammen, dann liegen die logischen Schaltungen auf dem untersten
Substrat, bei dem im wesentlichen die gesamte Oberfläche für Anschlußstifte durch das Substrat und
nach außerhalb des Gehäuses zur Verfügung steht, während die dichter gepackten Speicherschaltungen
auf den oberen Substraten des Stapels angebracht sind und ihre Verbindungsstifte an ihrem Randbereich
aufweisen. In Übereinstimmung mit den Anforderungen bezüglich det Arbeitsgeschwindigkeit sind die
Verbindungsleitungen der logischen Schaltungen kürzer als die der Speicherschaltungen, da die logischen
Schaltungen ganz dicht an den Verbindungsstiften der gesamten Packung mit der Außenwelt liegen. Behält
man die Anordnung der Verbindungsleitungen der oberen Substrate nur auf den Randbereichen der Substrate
bei, so bedeutet das', daß der Stapel in bequemer Weise durch Wiederaufschmelzlöten hergestellt werden
kann, ohne die Lötverbindungen der integrierten Schaltungen zu beeinträchtigen, und daß andererseits
auch ebenso leicht zum Ersatz integrierter Schaltungen auf den Substraten in gleicher Weise einzelne
Chips innerhalb des Stapels ausgelötet werden können, falls sie unbrauchbar geworden sind.
Daraus ergibt sich also, daß durch die Erfindung eine Packung für integrierte Schaltungen geschaffen
wurde, die den gestellten Anforderungen vollständig genügt. Die Packung enthält eine große Anzahl von
sehr dicht gepackten integrierten Speicher-Schaltungen, die relativ wenige Eingangs- und Ausgangsleitungen
benötigen und mit geringerer Geschwindigkeit arbeiten, und gleichzeitig relativ Hjcht angeordnete,
schnell arbeitende logische integrierte Schaltungen; die einen relativ hohen Bedarf an Eingangs- und Ausgangsanschlüssen
aufweisen.
Ein Ausführungsbeispiel der Erfindung wi.d nunmehr
anhand der Zeichnungen näher beschrieben. Es zeigt
Fig. 1 eine perspektivische Ansicht, teilweise im Schnitt einer Anordnung zum dichten Packen von
hochintegrierten Schaltungen,
Fig. 2 eine Unteransicht des untersten Substrats in der Anordnung gemäß Fig. 1,
Fig. 3 eine Unteransicht eines weiteren zusätzlichen Substrats der Anordnung gemäß Fig. 1, und
Fig. 4 eine vergrößerte Querschnittsansicht eines Teils der Anordnung im Bereich 4 in Fig. 1.
Die in Fig. 1 gezeigte Anordnung besteht aus einem geschlossenen Behälter 10, der aus einem Gehäuse
12 und einer Grundplatte 14 besteht, die an dem Gehäuse 12, durch eine Gummidichtung 16 abgedichtet,
durch Schrauben 18 dicht befestigt ist. Die Grundplatte 14 weist eine Öffnung 20 auf, gegen die
das unterste Substrat 22 mit Hilfe eines geeigneten Klebstoffs befestigt ist. Der so definierte, geschlossene
Behälter ist teilweise mit einem flüssigen Kühlmitte! 24, beispielsweise einem fluorierten Kohlenwasserstoff,
gefüllt. Eine Anzahl Kühlrippen 26 sind innerhalb des geschlossenen Behälters vorgesehen. Weitere
Kühlrippen 28 sind auf der Außenseite des Behälters vorhanden. Die Kühlflüssigkeit 24 und der daraus
aufsteigende Dampf 52 zirkulieren dann so wie durch die Pfeile 60 angedeutet. Die Ausbildung der Kühlvorrichtung
ist jedoch nicht Gegenstand der Erfindung.
In F ig. 1 und 2 ist das unterste Substrat 22 des Stapels 30 zu sehen. Da eine sehr hohe Anschlußdichte
für integrierte Schaltungsplättchen 32, die auf seiner Oberfläche angebracht sind, erforderlich ist, ist das
Substrat aus mehreren Schichten keramischen Materials mit metallisierten, dazwischenliegenden Verbindungsleitungen
in an sich bekannter Weise aufgebaut. Als unterstes Substrat in dem Stapel 30 weist das Substrat
22 eine Anordnung von Eingabe- und Ausgabekontaktstiften 34 auf, die sich über die ganze Oberfläche
erstrecken mit Ausnahme an den Stellen, an denen das Substrat mit rtsr Grundplatte 14 verbunden ist.
Die elektrischen Kontaktstifte 34 sind elektrisch mit einem oder mehreren der integrierten Schaltungsplättchen
32 verbunden. Auf diese Weise ist eine
große Anzahl von Eingangs- und Ausgangsverbindungen für die integrierten Halbleiterschaltungsplättchen auf der Oberfläche des untersten Substrats 22
vorgesehen. Da das unterste Substrat 22 am unteren Ende des Stapels 30 liegt, stört die Anordnung der
Anschlußstifte 34 auf der gesamten äußeren Oberfläche bei eventuellen Nacharbeiten oder Reparaturen
nicht, bei denen es notwendig sein kann, den Stapel 30 aufzutrennen.
Zusätzlich zu dem untersten Substrat 22 sind, wie ?.m besten aus den Fig. 1 und 3 zu ersehen ist, weitere
Substrate 36 in der Packung vorgesehen. Anders als das unterste Substrat 22 weisen die Substrate 36 Verbindungsstifte
38 entlang ihrer Randbereiche auf. Auf jedem der zusätzlichen Substrate 36 des Stapels 30 1^
sind Halbleiterplättchen 40 mit integrierten Schaltungen für Speicher befestigt. Die Schaltungsplättchen 40
mit integrierten Speicherschaltungen enthalten eine sehr große Anzahl, d. h. beispielsweise 16000, 32000
oder sogar 64000 einzelne Speicherschaitungen mit a>
den zugehörigen Decodierschaltungen. Obgleich dieser Aufbau außerordentlich dicht ist, ist doch die Art
dieser Speicherschaltungen und ihrer direkt zugeordneten peripheren Schaltungen derart, daß sie eine relativ
kleine Anzahl von Eingangs- oder Ausgangsan- « Schlüssen nach den Halbleiterplättchen 40 oder dem
diese tragenden Substrat 36 benötigen. Die relativ kleine Anzahl von Eingangs- und Ausgangskontaktstiften
38 für jedes Substrat 36 ist daher nur entlang der Randbereiche der Substrate 36 vorgesehen und w
reicht aus, um die Eingabe- und Ausgabeanforderungen für die integrierten Speicherschaltungen auf den
Halbleiterplättchen 40 voll zu erfüllen.
Die Halbleiterplättchen 32 mit integrierten Schaltungen,
die auf dem untersten Substrat 22 im Stapel ^ 30 angebracht sind, enthalten logische Schaltungen.
Logische Schaltungen sind im allgemeinen wesentlich weniger regelmäßig in ihrer Anordnung als Speicherschaltungen
und weisen demgemäß auch keine so dichte Anordnung auf den Halbleiterplättchen selbst -»ο
auf. Im Vergleich zu den 16000 bis 64000 Speicherschaltungen auf jedem Halbleiterplättchen 40 kann
werden doch manchmal nur Eingangssignale den Halbleiterplättchen 32 zugeführt, dort wird eine
Funktion ausgeführt und anschließend wird ein Ausgangssignal über die Anschlußstifte 34 abgegeben,
ohne daß die Speicherschaltungen auf den Halbleiterplättchen 40 benutzt worden sind. Für diese Art von
Arbeitsweise ist aber das Anbringen der Halbleiterplättchen 32 mit den logischen Schaltungen auf dem
untersten Substrat 22 des Stapels 30 von ganz besonderem Vorteil.
Bei der Herstellung der Packung werden bis 50 oder sogar tOO logische integrierte Schaltungsplättchen 32
auf der oberen Oberfläche des untersten Substrats 22 angebracht, und die Halbleiterplättchen 40 werden in
der gleichen Weise durch Wiederaufschmelzlöten oder durch Flip-Chip-Technik mit anschließendem
Verlöten an den oberen Oberflächen der zugehörigen Substrate 36 angebracht. Wie aus Fig. 4 zu ersehen,
sind die Stifte 34 und 38 mit ihren Köpfchen 42 an den jeweiligen Substraten 22 und 36 angelötet. Die
Stifte 38 werden dann beispielsweise durch Tauchen mit Lötzinn überzogen. Der Stapel wird dann durch
Wiederaufschmelzlöten hergestellt, wobei das Zinn längs der Stifte nach dem darunterliegenden Substrat
läuft und sich mit diesen verbindet, wie dies deutlich aus Fig. 4 zu ersehen ist. Wie ferner aus Fig. 4 hervorgeht,
sind die Stifte 34 und 38 durch Verbindungsleitungen 44 miteinander und mit der logischen, integrierten'schaltung
auf dem Halbleiterplättchen 32 auf der Oberfläche des Substrats 22 verbunden. Der Verbindungsstift
38 ist mit der integrierten Speicherschaltung im Halbleiterpiättchen 40 auf dem Substrat 36
über Verbindungsleitungen 46 verbunden. Zusätzliche Verbindungsleitungen 47 innerhalb der Substrate
22 und 36 dienen der Verbindung des Halbleiterplättchens
40 mit einem weiteren, nicht gezeigten Halbleiterplättchen auf dem Substrat 36 und zur Verbindung
einer logischen Schaltung auf einem Halbleiterplättchen mit einer anderen (nicht gezeigten) logischen
Schaltung auf einem anderen Halbleiterplättchen auf dem Substrat 22.
Sollte irgendeine der integrierten Schaltungen auf
Schaltungen kaum mehr als etwa 1000 Schaltkreise enthalten. Obgleich die Anzahl der Schaltkreise je «5
Halbleiterplättchen wesentlich geringer ist als bei den integrierten Speicherschaltungsplättchen 40, erfordern
doch die Halbleiterplättchen 32 mit integrierten logischen Schaltungen wesentlich mehr Eingangs- und
Ausgangsleitungen. Die größere Anzahl von Anschlußstiften 34 ist somit über die gesamte untere
Oberfläche des untenliegenden Substrats 22 verteilt und erfüllt damit die Forderungen für logische integrierte
Schaltungsplättchen 32. Die Speicherschaltun gen in den Halbleiterplättchen 40 haben eine wesentlieh
geringere Arbeitsgeschwindigkeit als die logischen Schaltungen in den Halbleiterplättchen 32. Der
Unterschied in der Arbeitsgeschwindigkeit zwischen Speicherschaltungen und logischen Schaltungen liegt
bei einer bis mehreren Größenordnungen. Die kürzeren Leitungslängen für die Halbleiterplättchen 32 sind
daher von Vorteil, um Verzögerungen durch längere Leitungsführungen zu vermeiden, wie sie beispielsweise
nach den Halbleiterplättchen 40 auftreten würden. In diesem Zusammenhang sei darauf verwiesen,
daß zwar die logischen Schaltungen auf den Halbleiterplättchen 32 gewöhnlich mit den Speicherschaitungen
auf den Halbleiterplättchen 40 zusammenwirken, tungen und den Halbleiterspeicherschaltungen auf
den Halbleiterplättchen 40 im Betrieb ausfallen, dann kann das defekte Halbleiterplättchen 40 oder 32 dadurch
ersetzt werden, daß man das Lötzinn an der Verbindung der Kontaktstifte 38 mit dem nächsten
darunterliegenden Substrat wieder schmilzt und so den Stapel auftrennt und sodann durch Wiederaufschmelzlöten
die Verbindung zwischen Halbleiterplättchen 40 oder 32 mit seinem Substrat 36 oder 22
unterbricht. Ein neues Halbleiterplättchen wird dann ebenfalls durch Wiederaufschmelzlöten zum Ersatz
des ausgefallenen Halbleiterplättchens eingesetzt und der Stapel wird wiederum durch Wiederaufschmelzlö
ten zusammengefügt. Solche Lötoperationen sind an sich gut bekannt, wie dies z. B. in IBM Technical Disclosure
Bulletin, Band 6, Nr. 10, März 1964, Seiten 70 und 71, und in 1969 International Electronic Circuit
Packaging Symposium, Teil 7, Seiten 1 bis 12, offenbart ist, und beispielsweise auch in den deutschen
Offenlegungsschriften 2214994 und 2319287 vorgeschlagen wurde. Sollte ein Halbleiterplättchen auf der
Oberfläche des obersten Substrats 36 im Stapel 30 ausfallen, braucht der Stapel zum Entfernen und Ersetzen des ausgefallenen Halbleiterplättchens natürlich nicht aufgetrennt zu werden. Da alle Lötverbin-
düngen zur Befestigung der Substrate 36 und 22 miteinander zur Bildung des Stapels 30 rund um die
Peripherie der Substrate 22 und 36 angeordnet sind, kann die Trennung der Substrate vom Stapel durch
Anwenden von Wärme, beispielsweise durch Infrarotstrahlung oder auf andere bekannte Weise durchgeführt werden, ohne die Lötverbindungen zwischen
den r'albleiterplättchen 32 und 40 mit ihren jeweiligen Substraten nachteilig zu beeinflussen.
Der zusammengebaute, aus unterstem Substrat 22 und zusätzlichen Substraten 36 bestehende Stapel
30 wird auf der Grundplatte 14 dadurch befestigt, daß man die Grundplatte mit dem untersten Substrat
22 beispielsweise durch einen geeigneten Klebstoff miteinander verbindet. Die Grundplatte 14 und
das Gehäuse 12 werden dann zur Bildung eines geschlossenen Gehäuses dicht miteinander verbunden.
r» U1 U V. MUI
eine relativ kleine Anzahl integrierter Halbleiterplättchen
und Anschlußstifte in den Zeichnungen gezeigt. In einer tatsächlich ausgeführten Packung für integrierte
Schaltungen gemäß der Erfindung kann z. B. das unterste Substrat 22 beispielsweise 1 700 An
schlußstifte 34 enthalten. Die zusätzlichen Substrate 36 oberhalb des untersten Substrats 22 können etwa
250 Verbindungsstifte 38 an ihrem Umfang aufweisen. Das unterste Substrat und die weiteren Substrate
36 können jeweils etwa 100 Schaltungsplättchen mit integrierten Schaltungen enthalten. Obgleich die Anzahl integrierter Schaltungsplättchen für das unterste
Substrat 22 und die zusätzlichen Substrate 36 etwa die gleiche ist, so zeigt doch der Unterschied in der
Anzahl der Anschluß- bzw. Verbindungsstifte 34 und 38 für die einzelnen Substrate den wesentlichen Unterschied
in der Anzahl der erforderlichen Stifte für logische Schaltungen und Speicherschaltungen. Mit
dieser Anzahl von Schaltungen kann die Größe der in Fig. 1 gezeigten Packung ungefähr 12,7 cm Seitenlänge
aufweisen und die gesamte Speicherschaltung und logischen Schaltungen enthalten, die einem mittleren
Datenverarbeitungssystem, wie z. B. dem IBM
Development, Sept. 1971, Seiten 384 bis 398) entspricht.
Die Halbleiterplättchen oder Chips können auch auf beiden Oberflächen der oberen Substrate zur Erhöhung
der Packungsdichte angebracht sein.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Anordnung zum dichten Packen von in einer großen Anzahl einzelner Halbleiterplättchen untergebrachten hochintegrierten Schaltungen in einem gemeinsamen Gehäuse, mit mehreren in diesem parallel übereinander gestapelten, elektrisch leitend verbundenen Substraten, von denen das gleichzeitig den unteren Abschluß des Gehäuses bildende untenliegende Substrat auf seiner Unterseite eine Vielzahl von über die gesamte Fläche verteilter äußerer Anschlußstifte aufweist, und wobei die elektrische Verbindung von einem Substrat zum darunterliegenden mittels lediglich entlang der Randbereiche senkrecht zu den Substratoberflächen angeordneter stiftartiger Lötverbinder erfolgt und diese nur im Randbereich mit Verbindungsanschlüssen versehenen Substrate mit Speicherschaltungs-Halbleiterplättchen bestückt sind, welche mit logischen Schaltkreisen zusammenarbeiten, gekennzeichnet durch die Kombination der Merkmalea) das untenliegende Substrat (22) ist auf seiner Oberseite mit- einer großen Anzahl von Halbleiterplättchen (32) bestückt, die ausschließlich den Speicherschaltungs-Halbleiterplättchen (40) zugeordnete hochintegrierte logische Schaltkreise enthalten;b) die Halbleiterplättchen (32) auf dem untenliegenden Substrat (22) sind, soweit erforderlich, mit den äußeren Anschlußstiften (32) und den I ötvert-.idern (38) des darüberliegendcn, dir. Speicherschaltungen (40) enthaltenden Substrats '36) elektrisch verbunden;c) die Lötverbinder (38) sind als von den oberen Substraten (36) unmittelbar gehalterte und fest mit deren Unterseite verbundene Stifte ausgebildet, die mit dem jeweils darunterliegenden Substrat (36 bzw. 22) durch Wiederaufschmelz-Löten kontaktierbar sind.1015202530354045Die Erfindung betrifft eine Anordnungzum dichten Packen von hochintegrierten Schaltungen nach dem Oberbegriff des Patentanspruchs. soDie dichte Packung integrierter Schaltungen ist an sich eine bereits hochentwickelte Technik. Bei der dichten Packung hochintegrierter Schaltungen für komplexe elektronische Einrichtungen, wie z. B. datenverarbeitende Anlagen, bestand der bisher geganjjene Lösungsweg darin, Speicherschaltungen und logische Schaltungen jeweils für sich in der ersten Ebene der Schaltungshierarchie in gesonderten Pakkungen unterzubringen, und zwar aus einer Reihe von Gründen, insbesondere wohl deswegen, weil Spei- μ chersehaltungen im allgemeinen eine wesentlich höhere Schaltungsdichte aufweisen als logische Schaltungen, jedoch im allgemeinen eine wesentlich geringere Anzahl von Eingangs- und Ausgangsleitungen an der Packung benötigen. Ein weiterer Unterschied zwischen logischen Schaltungen und Speicherschaltungen, der für die Packungsart und den Packungsaufbau von Bedeutung ist, besteht darin, daß logische Schaltungen im allgemeinen schneller arbeiten als Speicherschaltungen, Ein einfaches Beispiel aus den Anfängen einer solchen bekannten Art der Packung in der ersten Ebene einer Schaltungshierarchie ist in einem Aufsatz von Mandel und anderen in »IBM Technical Disclosure Bulletin«, März 1966, Seiten 1460 bis 1461, beschrieben. Packungen für eine große Anzahl von integrierten Halbleiterschaltungen sind außerdem beispielsweise aus der Ui"-Patentschrift 3 529 213 bekannt. Obgleich solche bekannten Packungen für Halbleiterschaltungen für viele Zwecke geeignet sind, so erfordern sie doch Kompromisse zwischen den Anforderungen an Speicherschaltungen und an logische Schaltungen, wenn beide Schaltungsarten in einer Packung zusammengefaßt werden sollen.Eine Anordnung der eingangs genannten Art wird aufgrund der IBM Technical Disclosure Bulletins, Band 14, Nr. 10, März 1972, Seiten 2896 und 2897, als bekannt vorausgesetzt. Die Anordnung besteht dabei aus einer Grundplatte, die mit außen liegenden nach innen durchgeführten Anschlußstiften versehen ist und z. B. zwei Speicher-Halbleiterplättchen tragende Substrate mit am Umfang liegenden Anschlußkontakten und einem zwischen den beiden Substraten angeordneten mit stiftartigen Lötverbindern versehenen Kontaktrahmeu zum Herstellen einer Lötverbindung zwischen den beiden Substraten und ein Gehäuse aufweist. Das unterste Substrat ist dabei auf die überstehenden Kontakte der Grundplatte, die im übrigen unbestüekt bleibt, auflötbar. Diese Anordnung enthält nur Halbleiterspeicher.Das IBM Technical Disclosure Bulletin, Band 6, Nr. 10, März 1964, Seiten 70 und 71, zeigt eine Anordnung von logischen Schaltkreisen, wobei jeweils ein Schaltkreis (UND, ODER, INVERTER) auf einem mit Anschlußstiften versehenen Substrat untergebracht ist, die übereinander durch die Anschlußstifte auf Abstand gehalten und durch Wiederaufschmelzlöten miteinander verlötet sind. Das oben bereits erwähnte IBM Technical Disclosure Bulletin, Band 8, Nr. 10,1966, S. 1460,1461, beschreibt ebenfalls die Anordnung von zwei durch Verbindungsstifte auf Abstand gehaltenen Substraten mit diskreten Halbleiterbauelementen. Die isolierenden, wärmeleitenden dielektrischen Substrate - bei denen es sich jedoch nicht um eine Kombination von in einem Stapel angeordneten Speicherschaltungen und logischen Schaltungen handelt - weisen Kontaktstifte und ein daran angeschlossenes Leitungsmuster auf, an das die einzelnen Halbleiterplättchen angeschlossen sind. Weitere Stifte dienen nicht der elektrischen Verbindung, sondern zum Anschluß einer Kühlplatte, auf die dann eine mit Kühlrippen versehene Haube aufgesetzt wird. Eine ähnliche Anordnung zeigt die US-Patentschrift 3340438 mit einem und mit zwei übereinanderliegenden Substraten. Die Stifte des unteren Substrates befinden sich dabei nur längs des Randes; auch handelt es sich nicht um Speicherschaltungen. Ferner ist es bekannt, Halbleiterbauelemente auf mehreren Substraten in übereinanderliegenden Ebenen zusammenzufassen. Dies zeigt beispielsweise die bereits genannte US-Patentschrift 3 529 213, wo die Anordnung vieler mit Halbleiterschaltungen bestückter Substrate übereinander offenbart ist, die Kontaktierung zwischen den einzelnen Ebenen erfolgt dabei ebenfalls längs des Randes.Einen ähnlichen Aufbau zeigt in IFAC/1FIP Sym-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00310751A US3851221A (en) | 1972-11-30 | 1972-11-30 | Integrated circuit package |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2354260A1 DE2354260A1 (de) | 1974-06-20 |
DE2354260B2 DE2354260B2 (de) | 1979-10-25 |
DE2354260C3 true DE2354260C3 (de) | 1980-07-17 |
Family
ID=23203945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2354260A Expired DE2354260C3 (de) | 1972-11-30 | 1973-10-30 | Anordnung zum dichten Packen von hochintegrierten Schaltungen |
Country Status (15)
Country | Link |
---|---|
US (1) | US3851221A (de) |
JP (1) | JPS5751759B2 (de) |
AU (1) | AU476382B2 (de) |
BE (1) | BE805956A (de) |
CA (1) | CA994921A (de) |
CH (1) | CH554601A (de) |
DE (1) | DE2354260C3 (de) |
ES (1) | ES420967A1 (de) |
FR (1) | FR2209215B1 (de) |
GB (1) | GB1384220A (de) |
IE (1) | IE38464B1 (de) |
IN (1) | IN140876B (de) |
IT (1) | IT998644B (de) |
NL (1) | NL171006C (de) |
ZA (1) | ZA738379B (de) |
Families Citing this family (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3812402A (en) * | 1972-12-18 | 1974-05-21 | Texas Instruments Inc | High density digital systems and their method of fabrication with liquid cooling for semi-conductor circuit chips |
US3999105A (en) * | 1974-04-19 | 1976-12-21 | International Business Machines Corporation | Liquid encapsulated integrated circuit package |
DE2710432C3 (de) * | 1977-03-10 | 1980-01-17 | Danfoss A/S, Nordborg (Daenemark) | Gehäuse für eine elektrische Schaltungsanordnung |
US4145760A (en) * | 1978-04-11 | 1979-03-20 | Ncr Corporation | Memory device having a reduced number of pins |
US4148099A (en) * | 1978-04-11 | 1979-04-03 | Ncr Corporation | Memory device having a minimum number of pins |
NL7902352A (nl) * | 1978-04-11 | 1979-10-15 | Ncr Co | Geheugeninrichting. |
JPS5936827B2 (ja) * | 1979-01-12 | 1984-09-06 | 日本電信電話株式会社 | 集積回路素子の冷却装置 |
FR2451632A1 (fr) * | 1979-03-12 | 1980-10-10 | Alsthom Atlantique | Montage de semi-conducteurs de puissance refroidis par un flugene |
US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
CH649632A5 (de) * | 1979-08-07 | 1985-05-31 | Siemens Ag Albis | Radar-sender-einheit. |
DE2947560C2 (de) * | 1979-11-26 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Kühl- und Heizsystem für ein mit Geräten bestücktes Gehäuse |
US4502098A (en) * | 1981-02-10 | 1985-02-26 | Brown David F | Circuit assembly |
FR2500959A1 (fr) * | 1981-02-27 | 1982-09-03 | Thomson Csf | Boitier de dispositif electronique a forte dissipation thermique |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
US4590538A (en) * | 1982-11-18 | 1986-05-20 | Cray Research, Inc. | Immersion cooled high density electronic assembly |
US4656559A (en) * | 1984-05-10 | 1987-04-07 | Ultima Electronics Ltd. | Holder and heat sink for electronic components |
DE3429269A1 (de) * | 1984-08-08 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Gehaeuse mit rippen und/oder spitzen |
DE3440110C1 (de) * | 1984-11-02 | 1986-05-28 | Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe | Verfahren zur Herstellung mechanisch trennbarer Vielfach-Verbindungen fuer den elektrischen Anschluss mikroelektronischer Bauelemente |
US4922381A (en) * | 1986-03-25 | 1990-05-01 | Hughes Aircraft Company | Stacked circuit cards and guided configurations |
US4833567A (en) * | 1986-05-30 | 1989-05-23 | Digital Equipment Corporation | Integral heat pipe module |
JPS63104551U (de) * | 1986-12-26 | 1988-07-06 | ||
DE3735455A1 (de) * | 1987-03-18 | 1988-09-29 | Telefonbau & Normalzeit Gmbh | Elektrische bauelemente |
US4891688A (en) * | 1988-01-21 | 1990-01-02 | Hughes Aircraft Company | Very high-acceleration tolerant circuit card packaging structure |
US5025306A (en) * | 1988-08-09 | 1991-06-18 | Texas Instruments Incorporated | Assembly of semiconductor chips |
JPH03145186A (ja) * | 1989-10-30 | 1991-06-20 | Mitsubishi Electric Corp | 半導体モジュール |
US5083194A (en) * | 1990-01-16 | 1992-01-21 | Cray Research, Inc. | Air jet impingement on miniature pin-fin heat sinks for cooling electronic components |
US5166775A (en) * | 1990-01-16 | 1992-11-24 | Cray Research, Inc. | Air manifold for cooling electronic devices |
US5014904A (en) * | 1990-01-16 | 1991-05-14 | Cray Research, Inc. | Board-mounted thermal path connector and cold plate |
EP0453675A1 (de) * | 1990-04-27 | 1991-10-30 | Digital Equipment Corporation | Unabhängige Kühlkammer für eine, mehrere integrierte Schaltkreise enthaltende, Einheit |
JP2960560B2 (ja) * | 1991-02-28 | 1999-10-06 | 株式会社日立製作所 | 超小型電子機器 |
US5224918A (en) * | 1991-06-27 | 1993-07-06 | Cray Research, Inc. | Method of manufacturing metal connector blocks |
US5178549A (en) * | 1991-06-27 | 1993-01-12 | Cray Research, Inc. | Shielded connector block |
US5211567A (en) * | 1991-07-02 | 1993-05-18 | Cray Research, Inc. | Metallized connector block |
US5230564A (en) * | 1992-03-20 | 1993-07-27 | Cray Research, Inc. | Temperature monitoring system for air-cooled electric components |
JPH0779144B2 (ja) * | 1992-04-21 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 耐熱性半導体チップ・パッケージ |
US5317477A (en) * | 1992-06-30 | 1994-05-31 | International Business Machines Corporation | High density interconnection assembly |
US5251095A (en) * | 1992-07-31 | 1993-10-05 | International Business Machines Corporation | Low temperature conduction module for a cryogenically-cooled processor |
US5323292A (en) * | 1992-10-06 | 1994-06-21 | Hewlett-Packard Company | Integrated multi-chip module having a conformal chip/heat exchanger interface |
DE4326207A1 (de) * | 1992-10-06 | 1994-04-07 | Hewlett Packard Co | Mechanisch schwimmendes Mehr-Chip-Substrat |
US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
US5380956A (en) * | 1993-07-06 | 1995-01-10 | Sun Microsystems, Inc. | Multi-chip cooling module and method |
US5864466A (en) * | 1994-07-19 | 1999-01-26 | Remsburg; Ralph | Thermosyphon-powered jet-impingement cooling device |
US5654204A (en) * | 1994-07-20 | 1997-08-05 | Anderson; James C. | Die sorter |
USD387333S (en) * | 1995-09-25 | 1997-12-09 | Curtis Instruments, Inc. | Heatsink enclosure for an electrical controller |
US6104611A (en) * | 1995-10-05 | 2000-08-15 | Nortel Networks Corporation | Packaging system for thermally controlling the temperature of electronic equipment |
US6064572A (en) * | 1996-11-27 | 2000-05-16 | Remsburg; Ralph | Thermosyphon-powered jet-impingement cooling device |
US6055155A (en) * | 1998-02-18 | 2000-04-25 | International Business Machines Corporation | Case for portable computers for enhanced heat dissipation |
DE19852125C1 (de) * | 1998-11-12 | 2000-04-20 | Piller Gmbh | Vorrichtung zur unterbrechungsfreien Stromversorgung |
DE19911475A1 (de) * | 1999-03-15 | 2000-10-12 | Gruendl & Hoffmann | Gehäuse für elektronische Schaltungen |
JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
JP3398721B2 (ja) | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
USRE40112E1 (en) | 1999-05-20 | 2008-02-26 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
US6414396B1 (en) | 2000-01-24 | 2002-07-02 | Amkor Technology, Inc. | Package for stacked integrated circuits |
KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6531784B1 (en) | 2000-06-02 | 2003-03-11 | Amkor Technology, Inc. | Semiconductor package with spacer strips |
US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
US6472758B1 (en) | 2000-07-20 | 2002-10-29 | Amkor Technology, Inc. | Semiconductor package including stacked semiconductor dies and bond wires |
US6577013B1 (en) | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
US6515383B1 (en) | 2000-11-06 | 2003-02-04 | Satcon Technology Corporation | Passive, phase-change, stator winding end-turn cooled electric machine |
US6340846B1 (en) | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
JP2003060371A (ja) * | 2001-08-16 | 2003-02-28 | Nec Corp | 通信機器筐体の放熱構造 |
US20050156322A1 (en) * | 2001-08-31 | 2005-07-21 | Smith Lee J. | Thin semiconductor package including stacked dies |
US6448637B1 (en) | 2001-11-28 | 2002-09-10 | Intersil Americas Inc. | Hermetically sealed integrated circuit package incorporating pressure relief valve for equalizing interior and exterior pressures when placed in spaceborne environment |
US6604571B1 (en) * | 2002-04-11 | 2003-08-12 | General Dynamics Land Systems, Inc. | Evaporative cooling of electrical components |
US20060146497A1 (en) * | 2004-12-30 | 2006-07-06 | Intel Corporation | Heat exchanger for memory modules |
US7418998B2 (en) * | 2005-06-30 | 2008-09-02 | Intel Corporation | Chamber sealing valve |
US7829379B2 (en) * | 2007-10-17 | 2010-11-09 | Analog Devices, Inc. | Wafer level stacked die packaging |
US7606030B2 (en) * | 2007-12-12 | 2009-10-20 | Fu Zhun Precision Industry (Shen Zhen) Co., Ltd. | Heat dissipation device |
JP5018555B2 (ja) * | 2008-02-29 | 2012-09-05 | 日本電気株式会社 | 冷却モジュール及び複合実装基板 |
DE102008044645B3 (de) | 2008-08-27 | 2010-02-18 | Airbus Deutschland Gmbh | Flugzeugsignalrechnersystem mit einer Mehrzahl von modularen Signalrechnereinheiten |
US8014150B2 (en) * | 2009-06-25 | 2011-09-06 | International Business Machines Corporation | Cooled electronic module with pump-enhanced, dielectric fluid immersion-cooling |
US8797739B2 (en) * | 2011-06-23 | 2014-08-05 | Delphi Technologies, Inc. | Self circulating heat exchanger |
US8619425B2 (en) * | 2011-10-26 | 2013-12-31 | International Business Machines Corporation | Multi-fluid, two-phase immersion-cooling of electronic component(s) |
US8953320B2 (en) * | 2012-09-13 | 2015-02-10 | Levi A. Campbell | Coolant drip facilitating partial immersion-cooling of electronic components |
US9332674B2 (en) * | 2013-10-21 | 2016-05-03 | International Business Machines Corporation | Field-replaceable bank of immersion-cooled electronic components |
US9282678B2 (en) | 2013-10-21 | 2016-03-08 | International Business Machines Corporation | Field-replaceable bank of immersion-cooled electronic components and separable heat sinks |
US9912053B2 (en) | 2014-03-17 | 2018-03-06 | Ubiquiti Networks, Inc. | Array antennas having a plurality of directional beams |
US9423534B2 (en) * | 2014-06-18 | 2016-08-23 | Vishay Capella Microsystems (Taiwan) Limited | Optical module |
US20160095254A1 (en) * | 2014-09-29 | 2016-03-31 | International Business Machines Corporation | Managing heat transfer for electronic devices |
US10164332B2 (en) | 2014-10-14 | 2018-12-25 | Ubiquiti Networks, Inc. | Multi-sector antennas |
US10284268B2 (en) * | 2015-02-23 | 2019-05-07 | Ubiquiti Networks, Inc. | Radio apparatuses for long-range communication of radio-frequency information |
CN107040294B (zh) | 2015-10-09 | 2020-10-16 | 优倍快公司 | 同步多无线电天线***和方法 |
US10383261B2 (en) * | 2015-10-20 | 2019-08-13 | Ge Global Sourcing Llc | Heat transfer chassis and method for forming the same |
US10032693B2 (en) | 2015-10-20 | 2018-07-24 | General Electric Company | Heat transfer chassis and method for forming the same |
US20170208705A1 (en) * | 2016-01-15 | 2017-07-20 | Hamilton Sundstrand Corporation | Immersion cooling of power circuit |
US10674641B2 (en) * | 2016-04-04 | 2020-06-02 | Hamilton Sundstrand Corporation | Immersion cooling systems and methods |
CA200824S (en) * | 2020-11-30 | 2021-11-19 | Air Supplies Holland B V | Lamp |
GB2623546A (en) * | 2022-10-19 | 2024-04-24 | Katrick Tech Limited | Cooling apparatus, system and method of manufacture |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3710069A (en) * | 1970-07-06 | 1973-01-09 | Ibm | Method of and apparatus for selective solder reflow |
US3741292A (en) * | 1971-06-30 | 1973-06-26 | Ibm | Liquid encapsulated air cooled module |
US3764856A (en) * | 1972-05-17 | 1973-10-09 | Massachusetts Inst Technology | Heat transfer in electronic equipment |
-
1972
- 1972-11-30 US US00310751A patent/US3851221A/en not_active Expired - Lifetime
-
1973
- 1973-09-25 IT IT29336/73A patent/IT998644B/it active
- 1973-09-27 FR FR7335264A patent/FR2209215B1/fr not_active Expired
- 1973-10-11 BE BE136583A patent/BE805956A/xx not_active IP Right Cessation
- 1973-10-15 CA CA183,364A patent/CA994921A/en not_active Expired
- 1973-10-23 JP JP48118618A patent/JPS5751759B2/ja not_active Expired
- 1973-10-25 GB GB4975373A patent/GB1384220A/en not_active Expired
- 1973-10-30 DE DE2354260A patent/DE2354260C3/de not_active Expired
- 1973-10-31 CH CH1533173A patent/CH554601A/de not_active IP Right Cessation
- 1973-10-31 ZA ZA00738379*A patent/ZA738379B/xx unknown
- 1973-11-01 IE IE1974/73A patent/IE38464B1/xx unknown
- 1973-11-03 IN IN2433/CAL/73A patent/IN140876B/en unknown
- 1973-11-07 AU AU62251/73A patent/AU476382B2/en not_active Expired
- 1973-11-14 NL NLAANVRAGE7315568,A patent/NL171006C/xx not_active IP Right Cessation
- 1973-11-29 ES ES420967A patent/ES420967A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL171006B (nl) | 1982-08-16 |
ZA738379B (en) | 1975-06-25 |
NL171006C (nl) | 1983-01-17 |
BE805956A (fr) | 1974-02-01 |
IE38464B1 (en) | 1978-03-15 |
AU6225173A (en) | 1975-05-08 |
NL7315568A (de) | 1974-06-04 |
GB1384220A (en) | 1975-02-19 |
FR2209215A1 (de) | 1974-06-28 |
JPS4988479A (de) | 1974-08-23 |
AU476382B2 (en) | 1976-09-16 |
CH554601A (de) | 1974-09-30 |
DE2354260A1 (de) | 1974-06-20 |
US3851221A (en) | 1974-11-26 |
JPS5751759B2 (de) | 1982-11-04 |
FR2209215B1 (de) | 1976-06-18 |
IT998644B (it) | 1976-02-20 |
IN140876B (de) | 1977-01-01 |
DE2354260B2 (de) | 1979-10-25 |
IE38464L (en) | 1974-05-30 |
ES420967A1 (es) | 1976-05-16 |
CA994921A (en) | 1976-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2354260C3 (de) | Anordnung zum dichten Packen von hochintegrierten Schaltungen | |
DE69211445T2 (de) | Speicherungspackung | |
DE2554965C2 (de) | ||
DE2843144C2 (de) | ||
DE69522887T2 (de) | Dreidimensionaler integrierter Schaltungsstapel | |
EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
DE69321864T2 (de) | Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen | |
DE68911434T2 (de) | Hermetische packung für integrierte schaltungschips. | |
DE2752438C2 (de) | Träger für eine integrierte Schaltung | |
DE19758197C2 (de) | Stapelanordnung für zwei Halbleiterspeicherchips und Leiterplatte, die mit einer Vielzahl derartiger Stapelanordnungen bestückt ist | |
DE68916784T2 (de) | Integrierte Schaltungspackung. | |
DE4027072C2 (de) | Halbleiteranordnung | |
EP0847597A1 (de) | Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung | |
DE68905475T2 (de) | Halbleiter-speichermodul hoeher dichte. | |
DE10002852A1 (de) | Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung | |
DE3787032T2 (de) | Elektronische module hoher dichte, verfahren und erzeugnis. | |
DE69322477T2 (de) | 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil | |
DE102019123780B4 (de) | Verfahren zum herstellen eines halbleiter-package und halbleiter-package | |
DE69118308T2 (de) | Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung | |
DE3034902A1 (de) | Impulsunterdruecker | |
DE2839215A1 (de) | Anordnung zum verbinden von mikroschaltungen | |
DE2144339A1 (de) | Mehrfachschaltung in Modulbauweise und Verfahren zu ihrer Herstellung | |
DE2509507A1 (de) | Gehaeuse fuer halbleiterscheiben mit integrierten schaltungen | |
DE19648492A1 (de) | Multi-Chip-Modul | |
DE1945899A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |