DE3034902A1 - Impulsunterdruecker - Google Patents

Impulsunterdruecker

Info

Publication number
DE3034902A1
DE3034902A1 DE19803034902 DE3034902A DE3034902A1 DE 3034902 A1 DE3034902 A1 DE 3034902A1 DE 19803034902 DE19803034902 DE 19803034902 DE 3034902 A DE3034902 A DE 3034902A DE 3034902 A1 DE3034902 A1 DE 3034902A1
Authority
DE
Germany
Prior art keywords
surge suppressor
semiconductor device
electrically connected
tap
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19803034902
Other languages
English (en)
Inventor
Oscar Melville Tempe Ariz. Clark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GENERAL SEMICONDUCTOR INDUSTRIES Ltd
GEN SEMICONDUCTOR IND Ltd
General Semiconductor Industries Inc
Original Assignee
GENERAL SEMICONDUCTOR INDUSTRIES Ltd
GEN SEMICONDUCTOR IND Ltd
General Semiconductor Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GENERAL SEMICONDUCTOR INDUSTRIES Ltd, GEN SEMICONDUCTOR IND Ltd, General Semiconductor Industries Inc filed Critical GENERAL SEMICONDUCTOR INDUSTRIES Ltd
Publication of DE3034902A1 publication Critical patent/DE3034902A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

1A-3374
1022-A-10
GENERAL SEMICONDUCTOR INDUSTRIES INC. Tempe, Arizona, USA
Impulsunterdrücker
Die Erfindung betrifft einen elektromagnetischen Impulsunterdrücker und insbesondere einen elektromagnetischen Impulsunterdrücker mit einer extrem geringen Induktivität.
Herkömmliche Impulsunterdrücker oder Spannungsstoßunterdrücker arbeiten befriedigend bei bestimmten Arten von Spannungsstößen, insbesondere bei Spannungsstößen mit relativ langen Anstiegszeiten, d.h. mit einem langsamen Anstieg. Bestimmte Arten von Spannungsstößen hoher Spannung oder vorübergehend auftretenden Impulsen, insbesondere Spannungsstöße aufgrund elektrostatischer Entladungen (ESD) oder elektromagnetische Impulse, haben äußerst kurze Anstiegszeiten, d.h. extrem hohe Anstiegsgeschwindigkeiten in der Größenordnung von Kilovolt/Nanosekunde. Solche Hochgeschwindigkeits-Spannungsimpulse können häufig zu einer
1300U/1269
Zerstörung von empfindlichen, elektronischen Schaltungskomponenten führen, insbesondere zu einer Zerstörung von MOS-ICs. Die herkömmlichen Spannungsstoßunterdrücker können auf solche extrem schnellen, vorübergehenden Impulse nicht ausreichend rasch reagieren. Die geringe Ansprechgeschwindigkeit herkömmlicher Spannungsstoßunterdrücker beruht in der Hauptsache auf der Induktivität ihrer elektrischen Zuleitungen. Bei herkömmlichen SpannungsStoßunterdrückern oder Stromstoßunterdrückern bestehen die elektrischen Zuleitungen aus einem Paar von Leitern, und diese erstrecken sich von den elektrischen Leitungen, welche die Spannungsstöße oder Stromstöße führen, zu den Elektroden des Spannungsstoßunterdrückerelements. Letzteres besteht dabei gewöhnlich aus einer Festkörpereinrichtung mit PN-Übergang und Avalanche-Modus.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Spannungsstoßunterdrückereinrichtung zu schaffen, die dazu befähigt ist, vorübergehende Energieimpulse oder Leistungsstöße, Stromstöße oder Spannungsstoße mit extrem hoher Anstiegsgeschwindigkeit oder extrem kurzer Anstiegszeit zu unterdrücken.
Ferner ist es Aufgabe der Erfindung, einen Spannungsstoßunterdrücker zu schaffen, bei dem die elektrischen Leitungen, welche den Stromstoß leiten,und der Festkörperchip mit PN-Übergang zur Spannungsstoßunterdrückung über Kopplungseinrichtungen extrem niedriger Induktivität verbunden sind.
Es ist bekannt, daß der menschliche Körper typischerweise eine Kapazität von 150 bis 200 Picofarad aufweist und häufig elektrostatische Ladungen speichert. Diese sammeln sich insbesondere beim Gehen auf Teppichen oder dergl. an. Häufig besteht die Potentialdifferenz zwischen dem Potential eines menschlichen Körpers und dem Potential eines
1300U/1269
_^!f 30349Q2
Gegenstandes, welchen der Mensch berühren will, von 30 000 bis 40 000 Volt. Die daraus resultierenden elektrostatischen Entladungen führen zu vorübergehenden Spannungsimpulsen extrem hoher Anstiegszeit und extrem hoher Spannungswerte. Diese werden häufig in elektronische Geräte eingekoppelt. Bei der weitverbreiteten Verwendung elektronischer Geräte kommt es immer häufiger dazu, daß elektrostatische Entladungen des menschlichen Körpers vollkommen unerwartete Störungen von elektronischen Schaltungen hervorrufen, häufig mit erheblichen Konsequenzen. Bisher ist es der elektronischen Industrie nicht gelungen, ein zuverlässiges und weithin anwendbares Schutzsystem zum Schutz empfindlicher elektronischer Schaltungen gegen vorübergehende Spannungsimpulse hoher Anstiegsgeschwindigkeit und hoher Spannung zu schaffen. In vielen Fällen können Träger hoher Kapazitäten mit Stromversorgungsleitern verbunden werden, um solche Spannungsimpulse hoher Geschwindigkeit und hoher Spannung zu unterdrücken. In anderen Fällen ist dies jedoch nicht möglich, so daß hohe Kapazitäten unter allen Umständen vermieden werden müssen.
Es ist somit Aufgabe der vorliegenden Erfindung, eine Spannungsstoßunterdrückereinrichtung zu schaffen, welche auf wirtschaftliche und effektive Weise zu einer Unterdrückung und Dissipation von vorübergehenden Spannungsimpulsen führt, die auf elektrostatische Entladungen des menschlichen Körpers zurückzuführen sind.
Erfindungsgemäß wird somit ein elektrischer Spannungsstoßunterdrücker geschaffen, welcher sich zur Unterdrückung von vorübergehenden Spannungsimpulsen extrem hoher Geschwindigkeit und hoher Spannung eignet. Der Spannungsstoßunterdrükker umfaßt eine Halbleitereinrichtung mit einem Übergang, welche in einem Halbleitergehäuse untergebracht ist. Es sind vier Anschlüsse vorgesehen, und zwar zwei Eingangs-
1300U/1289
anschlüsse und zwei Ausgangsanschlüsse, welche sich vom Gehäuse nach außen erstrecken. Ein erster Leiter innerhalb des Gehäuses ist elektrisch mit einer Elektrode der Halbleitereinrichtung verbunden und ferner elektrisch mit dem ersten Eingangsanschluß und dem ersten Ausgangsanschluß verbunden. Ein zweiter Leiter ist ebenfalls im Gehäuse untergebracht und elektrisch mit der zweiten Elektrode der Halbleitereinrichtung verbunden und andererseits auch elektrisch mit dem zweiten Eingangsanschluß und dem zweiten Ausgangsanschluß verbunden. Im Gebrauch wird der Spannungsstoßunterdrücker in Reihe mit parallelen elektrischen Leitungen verbunden, welche gegen Spannungsstöße geschützt werden sollen. Der gesamte Strom, welcher normalerweise durch eine erste Leitung der elektrischen Leitungen fließt, verläuft durch den ersten Leiter und der gesamte Strom, der normalerweise durch die zweite Leitung fließt, verläuft auch durch den zweiten Leiter.
Bei einer Ausführungsform der Erfindung handelt es sich bei dem ersten und bei dem zweiten Leiter um coplanare, im Abstand voneinander angeordnete Metallstreifen, welche in einem Zuleitungsrahmen ausgebildet sind. Von diesen beiden Leiterstreifen erstrecken sich zwei Abgriffe einwärts, und zwischen den innersten Kanten der beiden Abgriffe besteht ein schmaler Spalt. Die Halbleitereinrichtung weist eine Bodenelektrode auf, welche mit dem ersten Abgriff verbunden ist. Ein hochleitfähiger Querstreifen aus Metall ist mit der oberen Elektrode der Halbleitereinrichtung verbunden und andererseits mit der oberen Fläche des zweiten Abgriffs.
Bei einer weiteren Ausführungsform der Erfindung besteht der erste Leiter aus einer Metallbodenplatte oder aus einer Metallhalterung. Der erste Eingangsanschluß und der erste Ausgangsanschluß sind starr elektrisch mit dieser
1300U/1269
Metallhalterung verbunden. Der zweite Eingangsanschluß und der zweite Ausgangsanschluß erstrecken sich durch isolierte Öffnungen in der Metallhalterung und bilden Pfosten im Inneren des Gehäuses. Eine Bodenelektrode der Halbleitereinrichtung ist elektrisch mit der oberen Fläche der Metallhalterung verbunden. Ein leitfähiger Streifen ist elektrisch mit den oberen Enden der Pfosten verbunden sowie mit der Oberseitenelektrode der Halbleitereinrichtung. Eine Metallkappe ist hermetisch mit einem Flansch der Metallhalterung verbunden.
Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert; es zeigen!
Fig. 1 eine schematische Darstellung zur Erläuterung der Erfindung;
Fig. 2 eine elektrische Äquivalentschaltung, welche der schematischen Zeichnung gemäß Fig. 1 entspricht;
Fig. 3A-3D den Aufbau einer ersten Ausführungsform der Erfindung in verschiedenen Stadien der Herstellung;
Fig. 4 eine perspektivische Ansicht der vollständigen Einrichtung, welche nach dem Verfahren gemäß den Fig. 3A-3D erhalten wird;
Fig. 5A eine Draufsicht einer zweiten Ausführungsform der Erfindung; und
Fig. 5B einen Schnitt entlang der Linien 5B-5B der Fig. 5A.
Der in Fig. 1 gezeigte Spannungsstoßunterdrücker 1 oder Entstörer 1 umfaßt Eingangsleitungen oder Anschlüsse 3 und 5 sowie Ausgangsleitungen oder Anschlüsse 7 und 9. Die Leitungen 3, 5, 7 und 9 erstrecken sich alle von der Außenseite des Gehäuses 11 in das Innere desselben. Ein Unterdrükker oder Entstörer 130 mit einem Siliciumübergang ist im Inneren des Gehäuses 11 vorgesehen. Die Zuleitungen 3 und 7 schließen sich an einen V-förmigen Leiter 13 an, welcher die eine Elektrode des Entstörers 130 mit einem SiIi-
130014/1269
ciumübergang berührt. Ähnlich schließen sich die Zuleitungen 5 und 9 an einen V-förmigen Leiter 15 an, welcher die zweite Elektrode des Entstörers 130 mit Siliciumübergang elektrisch berührt.
Der Stromstoßunterdrücker 130 mit Siliciumübergang ist auf dem Markt unter der Bezeichnung "Transzorb" erhältlich und umfaßt ein Silicium-Halbleiterchip 13 mit einem PN-Übergang und metallisierten Oberflächenbereichen zur Ausführung des elektrischen Kontakts an beiden Seiten des PN-Übergangs. Die Avalanche-Durchbruchspannung kann etwa 6,8 V betragen.
Man erkennt leicht, daß unter Gleichstrombedingungen der gesamte Strom (außer einem vernachlässigbaren Leckstrom oder Diffusionsstrom in Sperrichtung über den PN-Übergang) in den Eingangsanschluß 3 und sodann durch den V-förmigen Leiter 13 und danach aus dem Ausgangsanschluß 7 heraus fließt. In ähnlicher Weise fließt unter Gleichstrombedingungen der gesamte Strom in die Eingangsleitung 5 auch durch den V-förmigen Leiter 15 aus dem Ausgangsleiter 9·
Fig. 2 zeigt ein schematisches elektrisches Diagramm der Stroßstoß-Unterdrückungseinrichtung gemäß Fig. 1. Das Diagramm gemäß Fig. 2 zeigt, daß das Unterdrückerchip 130 mit einem Übergang eine Kathode 130A und eine Anode 130B umfaßt. Die Kathode 130A ist elektrisch mit der Spitze des V-förmigen Leiters 13 verbunden. Die Anode 130B ist elektrisch mit der Spitze des V-förmigen Leiters 15 verbunden.
Das richtige Verfahren zur Verbindung des erfindungsgemäßen Stromstoßunterdrückers mit einem Paar elektrischer Leitungen, welche einen Stromstoßschutz erfordern, besteht darin, daß man den Stromstoßunterdrücker in Reihenschaltung einbaut. Die gestrichelten Linien 2, 4, 6 und 8 in Fig. 1 zeigen schematisch das Verfahren der Verbindung des Strom-
1300U/1269
Stoßunterdrückers 1 in richtiger Reihenschaltung. Die gestrichelten Linien 2 und 4 stellen gesonderte Teile der einen der oben erwähnten elektrischen Leitungen dar. Die gestrickelten Linien 6 und 8 stellen gesonderte Bereiche der zweiten elektrischen Leitung dar.
Auf diese Weise fließt der gesamte Gleichstrom in der elektrischen Leitung 2, 4 über die Zuleitung 3 in das elektrische Gehäuse 11 und dann durch den V-förmigen Leiter 13 zu einem Punkt äußerst nahe bei einer Elektrode des Stromstoßunterdrückerchips 130 und sodann über die Leitung 7 wieder aus dem Gehäuse 11 heraus.
In ähnlicher Weise fließt der gesamte Gleichstrom, welcher in den elektrischen Leitungen 6 und 8 fließt, zunächst über die Zuleitung 5 in das Gehäuse 11 und sodann über die V-förmige Leitung in unmittelbarer Nähe zur zweiten Elektrode des Stromstoßunterdrückerchips 130 und sodann über die Leitung 9 wieder aus dem Gehäuse 11 heraus.
Somit erfährt der Hauptstromfluß eines Hochgeschwindigkeits-Hochspannungs-Spannungsstoßes entlang der elektrischen Leitungsabschnitte 2 und 6 nahezu eine Null-Verzögerung bis zur Erreichung des Spannungsstoßunterdrückerchips 130, nachdem der Spannungsstoß das Gehäuse 11 erreicht hat. Dies verhindert, daß der Spannungsstoß sich weiter entlang der elektrischen Leitungsabschnitte 4 und 8 fortpflanzt, um irgendwelche empfindlichen elektrischen Schaltungen zu zerstören, welche mit ihnen verbunden sind, ehe der Spannungsstoß den Spannungsstoßunterdrücker 130 erreichen kann und hierdurch unterdrückt werden kann.
Bei einer bevorzugten Ausführungsform liegt der Spannungsstoßunterdrücker der vorliegenden Erfindung in einer DIP-Packung vor (Dual-in-Line-Gehäuse) mit der Endkonfiguration gemäß Fig. 4.
130014/1269
Die Fig. 3A-3D zeigen verschiedene Stadien der Herstellung des SpannungsStoßunterdrückers gemäß Fig. 4.
In der folgenden Beschreibung werden identische Bezugszeichen für gleiche oder entsprechende Bauteile wie in den Fig. 1 und 2 verwendet. Fig. 3A zeigt einen Auschnitt eines Zuleitungsrahmens. Endabschnitte 29 und 31 werden später weggeschnitten. Sie sind daher nur mit gestrichelten Linien dargestellt.
Ein erstes Zuleitungsrahmenbauteil umfaßt die Zuleitungen 3 und 7. Ein relativ breiter Streifen 13' verbindet die Zuleitungen 3 und 7 und ist einstückig mit diesen verbunden. Ein Abgriff 19 liegt coplanar zum Hauptkörper 13f sowie zu den Zuleitungen 3 und 7 und erstreckt sich vom Hauptkörperstreifen 13' einwärts.
Ein zweiter Zuleitungsrahmenbauteil umfaßt einen breiten, leitfähigen Streifen 15'» welcher coplanar und einstückig mit den Verbindungsleitungen 5 und 9 verbunden ist. Ein Abgriff 17 ist coplanar mit dem Streifenkörper 15* verbunden und erstreckt sich von diesem einwärts in Richtung auf den Abgriff 19 hin.
Der gesamte Zuleitungsrahmen kann aus einer Vielzahl verschiedenster, hochleitfähiger Metalle hergestellt werden, wie sie weithin auf dem Gebiet der Halbleiter zur Herstellung von Dual-in-Line-Gehäusen integrierter Schaltungen verwendet werden.
Die Zuleitungen 5 und 9 stehen in axialer Fluchtung; desgleichen die Zuleitungen 3 und 7. Die Körperstreifen 13' und 15f liegen parallel zueinander. Ein schmaler Spalt von etwa 1 mm Breite, welcher durch Pfeile 18 angedeutet ist, trennt die parallelen Innenkanten der Abgriffe 17 und 19.
130014/1269
Der Abstand zwischen den Innenkanten der Körperstreifen 15f und 13' ist viel größer als der Spalt 18, wie durch Pfeil 21 dargestellt.
Im folgenden soll auf Fig. 3B Bezug genommen werden. Das Silicium-Spannungsstoßunterdrückerchip 13 wird elektrisch mit dem Abgriff 17 verbunden, welcher eine Breite von ca. 3,5 mm haben kann, sowie ferner mit einem benachbarten Bereich der oberen Fläche des Körperstreifens 15'· Hierzu bedient man sich bekannter Verbindungsverfahren, z.B. des Lötens, welche auf dem Halbleitergebiet gut bekannt sind.
Im folgenden wird auf Fig. 3C Bezug genommen. Eine Querleiste 23 wird mit der Oberseite der metallisierten Oberfläche des Silicium-Spannungsstoßunterdrückerchips 13 verbunden und ferner ebenso mit der Oberseite des Abgriffs 19. Die Querleiste 23 umfaßt zwei parallele Abschnitte 23A und 23C, welche durch einen schrägverlaufenden Abschnitt 23B verbunden sind. Der schrägverlaufende Abschnitt 23B kompensiert den Höhenunterschied zwischen der oberen Fläche des Abgriffs 19 und der oberen metallisierten Fläche des Chips 130. Es können wiederum vollständig übliche Lot- oder Gießbindetechniken angewendet werden, um elektrische Verbindungen mit extrem geringem Widerstand zwischen der Querleiste 23 und der metallisierten oberen Elektrode des Chips 130 sowie der Oberfläche des Metallabgriffs 19 zu erreichen. Die Querleiste 23 wird vorzugsweise derart ausgewählt, daß man einen thermischen Ausdehnungskoeffizienten erhält, welcher unnötige Spannungen und Beanspruchungen in der elektrischen VerbindungTermeidet, und zwar während des Temperaturzyklus des Stromstoßunterdrückers 1.
Nachfolgend wird ein Einkapselungsmaterial 11· rund um die Struktur gemäß Fig. 3C geformt. Als Einkapselungsmaterial dient ein Kunststoffmaterial oder ein Keramikmaterial. Man
130014/1269
erhält dabei die Konfiguration gemäß Fig. 3D. Diese Verfahrensweise ist auf dem Halbleitergebiet gut bekannt, so daß sie hier nicht im Detail erläutert werden muß. Schließlich schneidet man den Zuleitungsrahmen und die Bereiche 29 und 31 ab. Die Bereiche der Körperstreifen 15' und 13', welche sich über das Einkapselungsmaterial 11' hinaus erstrecken, werden umgebogen, wobei man den Aufbau gemäß Fig. 4 erhält.
Die Induktivität zwischen dem Körperstreifen 15' und der Bodenelektrode des Unterdrückerchips 13 ist vernachlässigbar. Daher besteht keine meßbare Verzögerungszeit bei der Leitung, und zwar selbst bei Stromstoßimpulsen hoher Spannung und hoher Geschwindigkeit, welche vom Körperstreifen 15» zum Spannungsstoßunterdrückerchip 130 gelangen.
Aufgrund der flachen Konfiguration des Abgriffs 19 und der Querleiste 23 ist auch die gesamte Reiheninduktivität des Abgriffs 19 und der Querleiste 23 nahezu Null. Die gemessene Induktivität über die Anschlüsse 3 und 5 bzw. 7 und 9 beträgt weniger als 10 bis 9 Henry. Daher besteht keine signifikante Verzögerung bei der Leitung von Spannungsstoßimpulsen hoher Geschwindigkeit und hoher Spannung vom Körperstreifen 13' zur oberen Elektrode des Spannungsstoßunterdrückerchip s 130.
Es wurde festgestellt, daß die obige Ausführungsform dazu befähigt ist, Impulse von 2000 V mit einer Anstiegsgeschwindigkeit von 4 kV/nsec, welche über die elektrischen Leitungen 2 und 6 ankommen, zu unterdrücken oder zu reduzieren auf Impulse von 9 V, wobei das Spannungsstoßunterdrückerchip 130 eine Durchbruchspannung in Sperrichtung von 6,8 V aufweist. Es ist kein Spannungsstoßunterdrücker bekannt, welcher in diesem Maße Spannungsstoßimpulse hoher Geschwindigkeit und hoher Spannung zu unterdrücken vermag.
1300U/1269
Es muß bemerkt werden, daß die DIP-Konfiguration es gestattet, das Gerät auf einfache Weise in gedruckten Schaltungen zu verwenden, welche auch empfindliche elektronische Schaltungen enthalten können, z.B. CMOS-ICs und MOS-LSI-Schaltungen.
Im folgenden wird auf die Fig. 5A und 5B Bezug genommen, welche eine abgewandelte Ausführungsform beschreibe». Das Spannungsstoßunterdrückerchip 13 wird in einem Gehäuse vom TO-5-Typ untergebracht. Das Spannungsstoßunterdrückerchips 130 wird mit einei leitfähigen Platte 25 verbunden. Zuleitungen 5 und 9 haben eine starre elektrische Verbindung mit der unteren Fläche der Platte 25. Zuleitungen und 7 erstrecken sich durch eine elektrische Isolierung 33. Die Enden 3' und 7' der Zuleitungen 3 und 7 bilden jeweils starre Pfosten, welche sich über die Oberfläche der Platte 25 erheben.
Ein hochleitfähiger Metallstreifen 13" ist elektrisch mit der oberen Elektrode des Spannungsstoßunterdrückerchips 130 verbunden sowie mit den oberen Enden der Pfosten 3' und 71. Der leitfähige Streifen 13" umfaßt zwei schräg abwärtsverlaufende Bereiche 27 und einen horizontalen Bodenbereich 29. Der Bodenbereich 29 ist elektrisch mit der oberen metallisierten Elektrode des Spannungsstoßunterdrückerchips 130 verbunden. Eine übliche, nichtgezeigte Metallkappe wird hermetisch mit dem Flansch 25A verbunden. ♦
Die oben erwähnten Vorteile in Bezug auf die Fig. 3A bis 3D gelten auch für die Ausführungsform gemäß den Fig. 5A und 5B. Genauer gesprochen hat die Induktivität der Platte 25 nahezu den Wert Null. Der gesamte Gleichstrom (außer einem vernachlässigbaren Leckstrom über den PN-Übergang
1300U/1269
des SpannungsStoßunterdrückerchips 13) fließt durch die Leitungen 3 und 7 und ferner durch den leitfähigen Streifen 13". Zwischen dem Bodenbereich 29 des leitfähigen Streifens 13" und der oberen Elektrode des Spannungsstoß-Unterdrückerchips 130 besteht eine Induktivität, welche nahezu den Wert Null hat.
Daher wird auch mit der Ausführungsform der Fig. 5 A und 5B das Hauptproblem des Standes der Technik überwunden, nämlich das Problem der Verzögerung bei der Leitung eines äußerst schnellen SpannungsStoßes mit hoher Spannung in zwei elektrischen Leitungen, mit denen der Spannungsstoßunterdrücker gemäß den Fig. 5 A und 5B verbunden ist.
1300U/126-9

Claims (7)

Patentansprüche
1.! Spannungsstoßunterdrücker zur Unterdrückung oder Begrenzung von Spannungsstoßen hoher Geschwindigkeit und hoher Spannung, welche in zwei elektrischen Leitungen fließen, gekennzeichnet durch
(a) ein Gehäuse (11') mit einem Hohlraum;
(b) eine Halbleitereinrichtung (130) mit einem Übergang und zwei Elektroden innerhalb des Gehäuses (111);
(c) einen ersten und zweiten Anschluß (3,7) außerhalb des Gehäuses (11»);
(d) einen ersten Leiter (13',13")» welcher sich durch das Innere des Gehäuses (11') erstreckt und in einem mittigen Bereich (19>29) elektrisch mit der ersten Elektrode der Halbleitereinrichtung (130) verbunden ist und an den Enden elektrisch mit dem ersten und dem zweiten Anschluß (3,7) verbunden ist;
(e) einen dritten und vierten Anschluß (5,9) außerhalb des Gehäuses (11); und
(f) einen zweiten Leiter (15',25), welcher sich durch das Innere des Gehäuses (11) erstreckt und in einem mittleren Bereich (17) elektrisch mit der zweiten Elektrode der Halbleitereinrichtung (130) verbunden ist und an seinen Enden elektrisch mit dem dritten und vierten Anschluß (5, 9) verbunden ist, wobei
der Spannungsstoßunterdrücker jeweils zwischen ersten und zweiten Abschnitten der ersten und zweiten elektrischen Leitungen angeschlossen werden kann.
2. Spannungsstoßunterdrücker nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleitereinrichtung (130) ein Siliciumchip mit einem PN-Übergang ist, welcher zur Begrenzung der Spannungsstöße hoher Geschwindigkeit und hoher Spannung im Avalanche-Modus arbeitet.
130014/1269
3. Spannungsstoßunterdrücker nach Anspruch 2, dadurch gekennzeichnet, daß der erste Leiter ein erstes Zuleitungsrahmenbauteil ist und daß der zweite Leiter ein zweites Zuleitungsrahmenbauteil ist, welches im wesentlichen parallel zum ersten Zuleitungsrahmenbauteil verläuft und mit einem ersten Abstand zu diesem angeordnet ist, wobei das erste Zuleitungsrahmenbauteil einen ersten Abgriff aufweist, welcher sich vom ersten Zuleitungsrahnienbauteil einwärts erstreckt, und wobei das zweite Zuleitungsrahmenbauteil einen zweiten Abgriff aufweist, welcher sich vom zweiten Zuleitungsrahmenbauteil einwärts erstreckt, und wobei die inneren Kanten des ersten Abgriffs und des zweiten Abgriffs durch einen Spalt getrennt sind, dessen Weite wesentlich geringer ist als der erste Abstand.
4. Spannungsstoßunterdrücker nach Anspruch 3» dadurch gekennzeichnet, daß eine Bodenelektrode der Halbleitereinrichtung (130) mit dem ersten Abgriff verbunden ist und daß der Spannungsstoßunterdrücker ferner einen leitfähigen Streifen (23) umfaßt, welcher elektrisch mit einer oberen Elektrode der Halbleitereinrichtung (130) verbunden ist und ferner elektrisch mit der oberen Fläche des zweiten Abgriffs verbunden ist.
5. Spannungsstoßunterdrücker nach Anspruch 4, dadurch gekennzeichnet, daß die Halbleitereinrichtung und Bereiche der ersten und zweiten Zuleitungsrahmenbauteile und der erste und zweite Abgriff und der leitfähige Streifen in Kunststoff eingekapselt sind.
6. Spannungsstoßunterdrücker nach Anspruch 2, dadurch gekennzeichnet, daß der erste Leiter eine Metallplatte umfaßt und daß die Halbleitereinrichtung mit einer Bodenelektrode elektrisch mit der oberen Fläche der Metallplatte
130014/1289
verbunden ist, und daß der erste und zweite Anschluß Zuleitungen umfassen, welche starr mit dem Boden der Metallplatte verbunden sind.
7. Spannungsstoßunterdrücker nach Anspruch 6, gekennzeichnet durch erste und zweite elektrische Isoliereinrichtungen, durch welche sich die dritten und vierten Anschlüsse erstrecken, und zwar von der Bodenfläche bis zur oberen Fläche der Metallplatte, und wobei obere Endbereiche der dritten und vierten Anschlüsse Pfosten bilden, die sich über die obere Fläche der Metallplatte erstrecken, und wobei der Spannungsstoßunterdrücker ferner einen leitfähigen Streifen umfaßt, welcher elektrisch mit der oberen Seite eines jeden der Pfosten verbunden ist sowie ferner elektrisch mit der oberen Elektrode der Halbleitereinrichtung verbunden ist.
1300U/1269
DE19803034902 1979-09-17 1980-09-16 Impulsunterdruecker Ceased DE3034902A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/075,961 US4325097A (en) 1979-09-17 1979-09-17 Four terminal pulse suppressor

Publications (1)

Publication Number Publication Date
DE3034902A1 true DE3034902A1 (de) 1981-04-02

Family

ID=22129028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803034902 Ceased DE3034902A1 (de) 1979-09-17 1980-09-16 Impulsunterdruecker

Country Status (6)

Country Link
US (1) US4325097A (de)
JP (1) JPS5648179A (de)
CA (1) CA1162599A (de)
DE (1) DE3034902A1 (de)
FR (1) FR2465343B1 (de)
GB (1) GB2060255B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8302963A (nl) * 1983-08-24 1985-03-18 Cordis Europ Inrichting voor het selectief meten van ionen in een vloeistof.
CA1228894A (en) * 1983-08-24 1987-11-03 Hendrikus C.G. Ligtenberg Apparatus for selectively measuring ions in a liquid
US4586104A (en) * 1983-12-12 1986-04-29 Rit Research Corp. Passive overvoltage protection devices, especially for protection of computer equipment connected to data lines
US5428494A (en) * 1984-10-24 1995-06-27 Omtronics Corp. Power line protector, monitor and management system
DE3732504A1 (de) * 1987-09-26 1989-04-13 Wisdata Scient Soft And Hardwa Verfahren und vorrichtung zur bestimmung von formaldehydkonzentrationen in der luft
US4901183A (en) * 1988-08-29 1990-02-13 World Products, Inc. Surge protection device
US5224008A (en) * 1991-06-25 1993-06-29 Texas Instruments Incorporated Surge protection device and system
US5833824A (en) * 1996-11-15 1998-11-10 Rosemount Analytical Inc. Dorsal substrate guarded ISFET sensor
US20090015978A1 (en) * 2007-07-12 2009-01-15 Clark O Melville Non-inductive silicon transient voltage suppressor
JP2012503467A (ja) * 2008-09-19 2012-02-02 アドバンスト フュージョン システムズ エルエルシー 超常電磁パルスから電力系を保護するための方法およびその装置
US8835976B2 (en) 2012-03-14 2014-09-16 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
US9042072B2 (en) 2012-03-30 2015-05-26 General Electric Company Method and system for lightning protection with distributed transient voltage suppression
US8987858B2 (en) 2013-03-18 2015-03-24 General Electric Company Method and system for transient voltage suppression

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743996A (en) * 1971-10-21 1973-07-03 Gen Electric Protective pads for electrical devices
US4089032A (en) * 1976-09-08 1978-05-09 William Dell Orfano Plug-type transient surge suppressor
CH607400A5 (de) * 1977-01-10 1978-12-15 Cerberus Ag

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3452252A (en) * 1966-01-28 1969-06-24 Gen Electric Device for protecting electrical apparatus
US3577633A (en) * 1966-12-02 1971-05-04 Hitachi Ltd Method of making a semiconductor device
NL6717270A (de) * 1967-12-19 1969-06-23
US3934175A (en) * 1973-12-03 1976-01-20 General Semiconductor Industries, Inc. Power surge protection system
US3946278A (en) * 1973-12-19 1976-03-23 Westinghouse Air Brake Company Fail-safe four leaded zener diode arrangement
DE2538919A1 (de) * 1975-09-02 1977-03-03 Cerberus Ag Anordnung zum ueberspannungsschutz von niederspannungsanlagen
US4138691A (en) * 1977-06-07 1979-02-06 Nippon Electric Co., Ltd. Framed lead assembly for a semiconductor device comprising insulator reinforcing strips supported by a frame and made integral with lead strips
US4217619A (en) * 1978-06-05 1980-08-12 Gte Sylvania Wiring Devices Incorporated Transient voltage surge suppressing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743996A (en) * 1971-10-21 1973-07-03 Gen Electric Protective pads for electrical devices
US4089032A (en) * 1976-09-08 1978-05-09 William Dell Orfano Plug-type transient surge suppressor
CH607400A5 (de) * 1977-01-10 1978-12-15 Cerberus Ag

Also Published As

Publication number Publication date
FR2465343A1 (fr) 1981-03-20
GB2060255A (en) 1981-04-29
JPS5648179A (en) 1981-05-01
US4325097A (en) 1982-04-13
GB2060255B (en) 1983-12-21
FR2465343B1 (fr) 1985-11-15
CA1162599A (en) 1984-02-21

Similar Documents

Publication Publication Date Title
DE2020925C2 (de) Gehäuse zur Aufnahme von HF-Vierpolen
DE19928788B4 (de) Elektronisches Keramikbauelement
DE2352357A1 (de) Halbleitergehaeuse
DE3885263T2 (de) Eingangsschutzschaltung für eine MOS-Halbleitervorrichtung.
DE4124757C2 (de) Halbleiter-Leistungsmodul
DE3034902A1 (de) Impulsunterdruecker
DE2726040A1 (de) Hochfrequenz-halbleitereinrichtung
DE1961314A1 (de) Geschuetztes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3741014C2 (de) Schutz integrierter Schaltkreise vor elektrostatischen Entladungen
DE2238185C2 (de) Metalloxid-Varistorelement
DE2300116B2 (de) Hochfrequenz-Feldeffekttransistor mit isolierter Gate-Elektrode für Breitbandbetrieb
DE69121254T2 (de) Aktive Überbrückung zur Verhinderung von Hochfrequenzversorgungsschwankungen in integrierten Schaltungen
EP0730332A1 (de) Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE2104736A1 (de) Eingangsschaltkreis für integrierte Schaltungen
EP0282617A1 (de) Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
DE3406420A1 (de) Halbleiter-leistungsvorrichtung mit mehreren parallel geschalteten, gleichen elementen
EP0016850A1 (de) Überspannungsableiter für mehrere gemeinsam abzusichernde Leitungen
DE3432449C2 (de)
DE3801526A1 (de) Eingangsschutzeinrichtung fuer eine halbleitereinrichtung
DE3402581A1 (de) Anordnung zum unterdruecken von ueberspannungsspitzen
DE19743344A1 (de) Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
WO2001088983A2 (de) Leistungshalbleitermodul
DE3201933A1 (de) "halbleiter-schutzschaltung"
DE3626151A1 (de) Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE2111098A1 (de) Transistor-Konstruktion

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection