DE2354103A1 - Schaltungsanordnung zur regelung der phasenlage eines taktsignals - Google Patents
Schaltungsanordnung zur regelung der phasenlage eines taktsignalsInfo
- Publication number
- DE2354103A1 DE2354103A1 DE19732354103 DE2354103A DE2354103A1 DE 2354103 A1 DE2354103 A1 DE 2354103A1 DE 19732354103 DE19732354103 DE 19732354103 DE 2354103 A DE2354103 A DE 2354103A DE 2354103 A1 DE2354103 A1 DE 2354103A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- divider
- input
- signals
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 title claims description 5
- 230000008859 change Effects 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100036044 Conserved oligomeric Golgi complex subunit 4 Human genes 0.000 description 1
- 102100040998 Conserved oligomeric Golgi complex subunit 6 Human genes 0.000 description 1
- 101000876012 Homo sapiens Conserved oligomeric Golgi complex subunit 4 Proteins 0.000 description 1
- 101000748957 Homo sapiens Conserved oligomeric Golgi complex subunit 6 Proteins 0.000 description 1
- 101001104102 Homo sapiens X-linked retinitis pigmentosa GTPase regulator Proteins 0.000 description 1
- 208000036448 RPGR-related retinopathy Diseases 0.000 description 1
- 201000000467 X-linked cone-rod dystrophy 1 Diseases 0.000 description 1
- 201000000465 X-linked cone-rod dystrophy 2 Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
- H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT' München, den 2 9.OK1197
Berlin und München Wittelsbacherplatz
73/2139
Schaltungsanordnung zur Regelung der Phasenlage eines
Taktsignals.
Die Erfindung /bezieht sich auf eine Schaltungsanordnung
zur Regelung der Phasenlage eines Taktsignals,wobei ein
Teilersignal über einen ersten Eingang einer Frequenzän-.
derungsstufe einem Frequenzteiler zugeführt wird, von
dessen Ausgang das Teilersignal abgegeben wird. Dabei
wird in Abhängigkeit von den Phasenlagen des Taktsignals und eines .Binärsignals in einem Diskriminator ein Diskriminatorsignal
abgeleitet und einem zweiten Eingang der Frequenzänderungsstufe zugeführt. Außerdem wird
einem dritten Eingang der Frequenzänderungsstufe ein Signal zugeführt, das angibt, ob und wieviele Impulsflanken
des Teilersignals unterdrückt.oder Impulsflanken
zum Teilersignal hinzugefügt werden sollen. Das Binärsignal kann beispielsweise dazu verwendet werden, um'im
Rahmen eines Bitrasters Daten von einer Sendestelle zu einer Empfangsstelle zu übertragen, wobei die Empfangsstelle unter Verwendung des Taktsignals synchronisiert
wird.
Bei der Regelung der Phasenlage eines Taktsignals ist es
oftmals erwünscht, die Phasenlage gemäß einer speziellen
vorgegebenen Regelkennlinie zu regeln. Der Erfindung liegt, die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben,
mittels der in digitaler Weise und mit geringem technischen Aufwand jede beliebige Regelkennlinie einstellbar
ist. "
VPA 9/240/2063b - 2 -
5098 19/090 5
·■ 2 -
Erfindungsgemäß besteht der Frequenzteiler aus mehreren
Teilerstufen, über deren Ausgänge Signale abgegeben werden. Dabei ist ein Codierer vorgesehen, dessen Eingänge an die
Ausgänge der Teilerstufen angeschlossen sind und der den Signalen der Teilerstufen Codiersignale zuordnet. Ferner
ist ein Speicher vorgesehen, der die zur Zeit einer Flanke des Binärsignals vorhandenen Codiersignale speichert und
dessen Ausgang an den dritten Eingang der Frequenzänderungsstufe angeschlossen ist.
Die erfindungsgemäße Schaltungsanordnung zeichnet sich dadurch aus, daß durch Wahl des verwendeten Codierers jede
gewünschte Regelkennlinie in digitaler Weise mit gewünschter Genauigkeit einstellbar ist.
Bei einem bevorzugten Ausführungsbeispiel der Erfindung ist
als Speicher ein Zähler vorgesehen, dessen Zählerstand von der Zahl abhängig ist, die durch die Codiersignale dargestellt
wird. Der Ausgang dieses Zählers ist an den dritten Eingang der Frequenzänderungsstufe angeschlossen.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren 1 bis 7 beschrieben, wobei in mehreren
Figuren dargestellte gleiche Gegenstände mit gleichen Bezugszeichen gekennzeichnet sind.
Es zeigen:
Fig. 1 ein Datenübertragungssystem,
Es zeigen:
Fig. 1 ein Datenübertragungssystem,
Fig. 2 ein Prinzipschaltbild einer auch in Fig. 1 schematisch dargestellten Synchronisiereinrichtung,
Fig. 3 Diagramme, die sich auf die Wirkungsweise der in Fig. 2 dargestellten Synchronisiereinrichtung beziehen,
Fig. 4 einen Codierer für eine sägezahnförmige Regelkennlinie,
Fig. 5 einen Codierer für eine rechteckförmige Regelkennlinie,
VPA 9/240/2063b * - 3 -
5 0 9819/0905
; ; ^ ; 235^03
Fig ν 6 einen Codierer für eine dreieckföriaige -.Regelkena-
linie und
Fig. 7 ein weiteres Prinzipschaltbild einer auch in Fig. dargestellten Synchronisiereinrichtung.
Fig. 7 ein weiteres Prinzipschaltbild einer auch in Fig. dargestellten Synchronisiereinrichtung.
Das in Fig. 1 dargestellte Datenübertragungssystem besteht
aus der Datenquelle DQ, aus dem Sender SE, aus der Übertragungsstrecke ST, dem Empfänger EM, der Datensenke DS,
ferner aus dem Oszillator OSs dem Frequenzteiler FT1.und
der Synchronisiereinrichtung SY. Die Datenquelle DQ gibt
das Signal A an dem Sender SE ab, wo ein Träger nach einem
der bekannten Modulationsverfahren moduliert und über die Übertragungsstrecke ST zum Empfänger EM übertragen wird.
Im Empfänger EM erfolgt eine Demodulation, so daß wieder das Signal A rüekgewonnen und der Datensenke DS zugeführt
wird. Als Datensenke kann beispielsweise ein Datensichtgerät oder ein Löchstreifenstahzer vorgesehen.sein.
Unter Verwendung der Synchronisiereinrichtung,SY wird ein
Signal T3 abgeleitet, mit dem die Datensenke DS synchronisiert wird. Da sich im allgemeinen die Phasenlage des
Signals A ändert, muß auch die Phasenlage des Signals T3
dauernd nachgeregelt werden. Das Signal T3 wird unter Verwendung
von Frequenzteilern abgeleitet, wobei in ein Frequenzteilersignal entweder zusätzliche Impulsflanken eingeblendet oder vorhandene. Impulsflanken unterdrückt werden,
so daß eine Phasenverschiebung des SignalsT3 bewirkt wird.
Die Fig. 2 zeigt die Synchronisiereinrichtung SYI, bestehend aus der Frequenzänderungsstufe FS9 dem Frequenzteiler FT2, dem Codierer COD, dem Speicher SP, der Differenzierstufe
DIF und dem Diskriminator DIS.
Der Frequenzänderungsstufe FS wird über den Eingang a das
Signal D des in Fig. 1 dargestellten Frequenzteilers FTT
VPA 9/24Ö/2O63b '.■'—' _ 4 _ " '
509819/0905
zugeführt. Über den Ausgang d gibt die Frequenzänderungsstufe
FS das Signal E ab, das sich an einzelnen Stellen vom Signal D durch hinzugefügte oder durch unterdrückte
Impulsflanken unterscheidet. Über den Eingang b wird das
Di skriminator Signal H zugeführt, das mit H=L bzw. H=M angibt,
ob Impulsflanken unterdrückt bzw. hinzugefügt werden sollen. Über den Eingang c wird ein Signal zugeführt, das
die Anzahl der Impulsflanken angibt, die hinzugefügt bzw. unterdrückt werden sollen.
Der Frequenzteiler FT2 besteht aus den drei Teilerstufen
ST1, ST2, ST3, über deren Ausgänge die Signale T1 bzw. T2 bzw. T3 an den Codierer COD abgegeben werden. Die Wirkungsweise
des Codierers COD ist aus der folgenden Tabelle ersichtlich.
T1 T2 T3 G1 GZ G3
M | M | M | 3 | 2 | 1 |
L | M | M | 2 | 2 | 2 |
M | L | M | 1 | 2 | 1 |
L | L | M | 0 | 2 | 0 |
M | M | L | O | 2 | O |
L | M | L | 1 | 2 | 1 |
M | L . | L | 2 | 2 | 2 |
L | L | L | 3. | 2 | 1 |
Tabelle |
In dieser Tabelle und in den Figuren haben die beiden Binärwerte binärer Signale die Bezugszeichen M und L. In Abhängigkeit
von den Binärwerten der Signale T1, T2 und T3 wird vom Codierer eines der Signale G1 oder GZ oder G3 an den
Speicher SP abgegeben und dort gespeichert. Durch die Signale G1, G2, G3 wird die Anzahl der mit der Frequenzänderungsstufe FS einzublendenden oder zu unterdrückenden Impuls-
VPA 9/240/2063b - 5 -
509819/0905
flanken gekennzeichnet. Das Signal G1 enthält somit die Information, daß beispielsweise mit T1=M,-T2=M, T3=M insgesamt
drei Impulsflanken einzublenden oder zu unterdrücken
sind. Mit Tt=L, T2=L, T3=M enthält das Signal GI.. die Information,
daß Null Impulsflanken und somit keine Impulsflanke
einzublenden oder zu unterdrücken ist.
Als Diskriminator DIS ist eine bistabile Kippstufe KS vorgesehen,
deren stabile Zustände als L-Zustand bzw. als M-Zustand bezeichnet werden. Während der Dauer des L- bzw. M-Zustandes
wird über den Ausgang c das Signal H=L bzw. H=M
abgegeben. Ein Übergang vom Zustand M in den Zustand L erfolgt mit T3=L und einer positiven Impulsflanke des Signals
B. Ein Übergang vom Zustand L in den Zustand M erfolgt
mit T3=M und einer positiven Impulsflanke des Signals B.
Im folgenden wird die Wirkungsweise der in Fig. 2 dargestellten
Synchronisiereinrichtung SY1 anhand der in Fig. dargestellten Diagramme erläutert. Die Fig. 3 zeigt oben
das Signal G, das von dem in Fig. 1 dargestellten Oszillator
OS abgegeben wird. Mit dem Frequenzteiler FT1 wird das Signal D gewonnen und die Signale T1, T2 und T3 werden vom
Frequenzteiler FT2 abgegeben.
Aus dem Signal A wird mit der Differenzierstufe DIF das
Signal B abgeleitet, das mit den Flanken des Signals A
koinzidiert. Als Signale G1, G2, G3 können vom Codierer
COD an den Speicher SP Binärsignale abgegeben werden,
die zum Zeitpunkt des Signals B in den Speicher SP übernommen
werden. Die Signale G1, G2, G3 können über eine oder
mehrere Leitungen vom Codierer zum Speicher und von dort zur Frequenzänderungsstufe FS geleitet werden.
Es wird zunächst angenommen, daß der Codierer COD das
Signal G1 gemäß der Tabelle ausgibt. Zum Zeltpunkt t5 ist
VPA 9/240/2063b - 6 -
5098 19/0905
T1=M, T2=M, T3=L und damit gemäß der Tabelle G1=O. An
die Frequenzänderungs stufe FS wird somit das Signal G1=O
abgegeben, das anzeigt, daß keinerlei Änderungen des Signals ' D vorzunehmen sind. Wäre anstelle des Signals A das Signal
A1 eingelangt, dann hätte sich das Signal B1 ergeben und es wäre zum Zeitpunkt t4 mit T1=M, T2=L, T3=L das Signal
G1=1 an. die Frequenzänderungsstufe FS abgegeben worden.
Gleichzeitig wären mit Hilfe des Diskriminators DIS das
Diskriminatorsignal H1=M abgegeben worden, so daß in der
Frequenzänderungsstufe FS eine Hinzufügung einer Impulsflanke
zum Signal D bewirkt worden wäre. Falls anstelle des Signals A das Signal A2 eintrifft und das Signal B2
abgeleitet wird, dann wird zum Zeitpunkt t6 mit TI=L,
T2=M und T3=L das Signal G1=1 gespeichert und anschließend an die Frequenzänderungsstufe FS abgegeben. In diesem
Fall wird mit dem Signal H2=L eine Impulsflanke in das
Signal D eingefügt. Auf diese Weise wird somit im Falle des Signals A1 eine Vorverlegung des Signals TJ und im
Falle des Signals A2 eine Verzögerung des Signals T3 bewirkt. Die Einregelung der Phasenlage vollzieht sich gemäß
der angenähert sägezahnförmigen Kennlinie K1. Die Amplitudenstufen
dieser Kennlinie sind mit -3> -2, -1, O,
+1, +2, +3 angegeben. Der absolute Wert dieser Amplitudenstufen
ist vom Signal G1 abhängig, wogegen das Vorzeichen vom Signal H abhängig ist. Falls das Signal A vorliegt,
werden die Beträge des Signals G1 ab dem Zeitpunkt ti bis t5 negiert wirksam, wogegen sie ab dem Zeitpunkt t5 nicht
negiert wirksam werden.
Die Kennlinie K2 bezieht sich auf den Fall, daß vom Codierer COD das Signal G2 an den Speicher SP abgegeben wird.
Mit dem Signal H=M ergeben sich die negativen Werte -2 der Kennlinie K2 und mit dem Signal H=L ergeben sich die positiven
Werte +2 dieser Kennlinie K2. Es ergibt sich somit eine rechteekförmige Kennlinie.
VPA 9/240/2063b - 7 -
509819/0905
Die Kennlinie K3 ist eine grobe Annäherung an eine dreieckförmige
Kennlinie in Abhängigkeit vom Signal G3* das nun
vom Codierer COD an den Speicher SP abgegeben wird.
Wenn genügend viele Stufen ST des Frequenzteilers FT2 vorgesehen
sind, dann lassen sich die Kennlinien KI,. K2f K3
beliebig fein darstellen. Durch die spezielle Wahl des Codierers COD läßt sich auf diese Weise jede gewünschte Kennlinie
mit genügender Genauigkeit einstellen.
Die Fig. 4 zeigt den Codierer C0D1, bestehend aus den Gattern
EXI, EX2, NA1, NA2, der zur Erzeugung der in Fig. 2 dargestellten
Regelkennlinie K1 verwendet werden kann. Die zwei Ausgangsleitungen sind an den Speicher SP angeschlossen. Mit
den Signalen GI/I, G1/2 wird insgesamt die Zahl G1 der Tabelle
dargestellt, wobei dem Signal GI/I bzw. G1/2 die Wertigkeit
eins bzw. zwei zukommt.
Die Fig. 5zeigt den Codierer C0D2, der zur Erzeugung der
Kennlinie K2 geeignet ist. Dieser Codierer besteht nur aus
dem Gatter NA3. Das Signal G2/2 hat die Wertigkeit zwei.
Der Schaltungspunkt P1 ist an ein Potential angeschlossen
entsprechend dem Binärwert M.
Die Fig. 6 zeigt den Codierer G0D3, der zur Erzeugung der
Kennlinie K3 geeignet ist. Er besteht aus den Gattern EX3»
EX4, IN, NA4, EA5, ΝΑβ. Bei der Darstellung der Zahlen des
Signals G3 haben die Signale G3/1 bzw. G3/2 die Wertigkeit
eins bzv/. zwei.
Die Fig. 7 zeigt die SynchronisiereinrichtungSY2, die
außer den bereits genannten Bauteilen den Zähler Z und das
Satter EX enthält. In Abhängigkeit vom Signal,das dem Zähler
über den Eingang c zugeführt wird, wird der Zählerstand dieses
Zählers eingestellt, wobei der genaue Zeitpunkt von
VPA 9/240/2063b \ _8-
' . 509819/0905 · ' ' .
— 3 —
einem Impuls abhängig ist, der über den Eingang b eintrifft.
Falls über den Eingang a ein Impuls eintrifft, dann wird der Zählerstand um jeweils eine Einheit erniedrigt.
Über den Ausgang d wird ein Signal abgegeben, das angibt, ob der Zähler Z den Zählerstand 0 erreicht
hat oder nicht. In der Frequenzänderungsstufe FS wird
somit in Abhängigkeit von diesem über den Eingang c zugeführten Signal entweder keine Änderung oder eine einzige
Änderung hinsichtlich einzelner Impulsflanken vorgenommen. Als Gatter EX kann beispielsweise ein Exklusiv-ODER-Gatter
vorgesehen sein, das einen Impuls abgibt, fells sich die Signale D und E ändern. Mit der Frequenzänderungsstufe FS
werden somit solange Impulsflanken unterdrückt bzw. hinzugefügt, solange der Zahler Z noch nicht den Zählerstand
erreicht hat.
2 Patentansprüche
7 Figuren
7 Figuren
VPA 9/240/2063b - 9 -
5 0 9 819/0905
Claims (2)
- PatentansprücheSchaltungsanordnung zur Regelung der Phasenlage eines Taktsignals, wobei ein Teilersignal über einen ersten Eingang einer Prequenzänderungsstufe einem Frequenzteiler zugeführt wird, von dessen Ausgang das Taktsignal abgegeben wird und wobei in Abhängigkeit von den Phasenlagen des .Taktsignals und eines Binärsignals in einem Diskriminator ein Diskriminatorsignal abgeleitet und einem zweiten Eingang der Frequenzänderungsstufe zugeführt wird und wobei einem dritten Eingang der Frequenzänderungsstufe ein Signal zugeführt wird, das angibt, ob und wie viele Impulsflanken des Teilersignals unterdrückt oder Impulsflanken zum Teilersignal hinzugefügt werden sollen, da d u r c h g e k e η η ζ e i c h η e t , daß der frequenzteiler (FT2) aus mehreren Teilerstufen (STt, ST2, ST3) besteht, über deren Ausgänge Signale (TL, T2, T3) abgegeben werden, daß ein Codierer (COD) vorgesehen ist, dessen Eingänge an die Ausgänge der Teilerstufen (ST1, STZ, ST3) angeschlossen sind und der den Signalen (T1, T2, T3) der Teiler stufen Codiersignale (G-1, G-2, G-3) zuordnet, daß ein Speicher (SP) vorgesehen ist, der die zur Zeit einer !Planke (B) des Binärsignals (A) vorhandenen Codlersignale (G-1, -G-2, G-3) speichert und dessen Ausgang an den dritten Eingang der Frequenzänderungsstufe (PS) angeschlossen ist.
- 2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn ζ e i eh η e t , daß als Speicher ein Zähler (Z) vorgesehen ist, dessen Zählerstand von der Zahl abhängig ist, die durch die Oodiersignale (G-1, G2> G3) dargestellt wird, daß der Ausgang (d) des Zählers (Z) an den dritten Eingang (c) der'Prequenzänderungsstufe (PS) angeschlossen ist, daß mittels eines Gatters (EZ) ein Inderungssignal abgegeben wird, das Änderungen des Teilersignals (D) angibt und daß das Inderungssignal dem . Zähler (Z) zugeführt wird und immer dann eine Rückwärtszählung des Zählers bewirkt, wenn eine Impulsflanke in das Teilersignal (D) hinzugefügt bzw. unterdrückt wurde.VPA 9/240/2063b509819/0905
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732354103 DE2354103A1 (de) | 1973-10-29 | 1973-10-29 | Schaltungsanordnung zur regelung der phasenlage eines taktsignals |
AT779374A ATA779374A (de) | 1973-10-29 | 1974-09-27 | Schaltungsanordnung zur regelung der phasenlage eines taktsignals |
CH1361074A CH576728A5 (de) | 1973-10-29 | 1974-10-10 | |
NL7413769A NL7413769A (nl) | 1973-10-29 | 1974-10-21 | Schakelinrichting voor de regeling van de fasepositie van een klokpulssignaal. |
DK561574A DK561574A (de) | 1973-10-29 | 1974-10-28 | |
IT28836/74A IT1025233B (it) | 1973-10-29 | 1974-10-28 | Disposizione circuitale per regolare la fase di un segnale di temporizzazione |
SE7413535A SE7413535L (de) | 1973-10-29 | 1974-10-28 | |
US518814A US3919647A (en) | 1973-10-29 | 1974-10-29 | Circuit arrangement for adjusting the phase state of a timing signal |
BE149979A BE821598A (fr) | 1973-10-29 | 1974-10-29 | Installation de reglage de la position de phase d'un signal de cadence |
JP49124802A JPS5075301A (de) | 1973-10-29 | 1974-10-29 | |
FR7436156A FR2249496B1 (de) | 1973-10-29 | 1974-10-29 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732354103 DE2354103A1 (de) | 1973-10-29 | 1973-10-29 | Schaltungsanordnung zur regelung der phasenlage eines taktsignals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2354103A1 true DE2354103A1 (de) | 1975-05-07 |
Family
ID=5896713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732354103 Pending DE2354103A1 (de) | 1973-10-29 | 1973-10-29 | Schaltungsanordnung zur regelung der phasenlage eines taktsignals |
Country Status (11)
Country | Link |
---|---|
US (1) | US3919647A (de) |
JP (1) | JPS5075301A (de) |
AT (1) | ATA779374A (de) |
BE (1) | BE821598A (de) |
CH (1) | CH576728A5 (de) |
DE (1) | DE2354103A1 (de) |
DK (1) | DK561574A (de) |
FR (1) | FR2249496B1 (de) |
IT (1) | IT1025233B (de) |
NL (1) | NL7413769A (de) |
SE (1) | SE7413535L (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5025461A (en) * | 1988-06-03 | 1991-06-18 | Alcatel N.V. | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4043438A (en) * | 1976-04-27 | 1977-08-23 | Litton Business Systems, Inc. | Printing control circuit |
DE2811636A1 (de) * | 1978-03-17 | 1979-09-20 | Tekade Felten & Guilleaume | Synchronisation eines lokalen oszillators mit einem referenzoszillator |
JPS5537031A (en) * | 1978-09-07 | 1980-03-14 | Trio Kenwood Corp | Phase synchronizing circuit |
FR2564267B1 (fr) * | 1984-05-11 | 1991-03-29 | Telecommunications Sa | Circuit de synchronisation dans un multiplexeur de signaux numeriques plesiochrones |
DE3855342T2 (de) * | 1987-10-01 | 1997-01-23 | Sharp Kk | Digitale Phasenregelschleifen-Anordnung |
FR2646742B1 (fr) * | 1989-05-03 | 1994-01-07 | Telecommunications Sa | Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge regeneree a sauts de phase |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1212213A (en) * | 1967-11-21 | 1970-11-11 | Int Computers Ltd | Improvements in or relating to clock synchronising circuits |
US3585298A (en) * | 1969-12-30 | 1971-06-15 | Ibm | Timing recovery circuit with two speed phase correction |
US3851101A (en) * | 1974-03-04 | 1974-11-26 | Motorola Inc | Adaptive phase synchronizer |
-
1973
- 1973-10-29 DE DE19732354103 patent/DE2354103A1/de active Pending
-
1974
- 1974-09-27 AT AT779374A patent/ATA779374A/de not_active Application Discontinuation
- 1974-10-10 CH CH1361074A patent/CH576728A5/xx not_active IP Right Cessation
- 1974-10-21 NL NL7413769A patent/NL7413769A/xx unknown
- 1974-10-28 SE SE7413535A patent/SE7413535L/ not_active Application Discontinuation
- 1974-10-28 IT IT28836/74A patent/IT1025233B/it active
- 1974-10-28 DK DK561574A patent/DK561574A/da unknown
- 1974-10-29 BE BE149979A patent/BE821598A/xx unknown
- 1974-10-29 JP JP49124802A patent/JPS5075301A/ja active Pending
- 1974-10-29 US US518814A patent/US3919647A/en not_active Expired - Lifetime
- 1974-10-29 FR FR7436156A patent/FR2249496B1/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5025461A (en) * | 1988-06-03 | 1991-06-18 | Alcatel N.V. | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal |
Also Published As
Publication number | Publication date |
---|---|
BE821598A (fr) | 1975-04-29 |
CH576728A5 (de) | 1976-06-15 |
ATA779374A (de) | 1975-10-15 |
FR2249496A1 (de) | 1975-05-23 |
DK561574A (de) | 1975-06-30 |
SE7413535L (de) | 1975-04-30 |
US3919647A (en) | 1975-11-11 |
IT1025233B (it) | 1978-08-10 |
NL7413769A (nl) | 1975-05-02 |
JPS5075301A (de) | 1975-06-20 |
FR2249496B1 (de) | 1977-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2546116C2 (de) | Digitaldatendetektor | |
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE3025356A1 (de) | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung | |
DE2150878C3 (de) | Rekursives digitales Filter | |
DE3236311C2 (de) | ||
DE2757462A1 (de) | Elastischer speicher zur unterdrueckung einer phasenstoerung in einem system zur uebertragung von digitalsignalen | |
DE1762517C3 (de) | Verfahren und Schaltungsanordnung zur Demodulation eines phasendifferenzmodulierten Signals | |
DE2354103A1 (de) | Schaltungsanordnung zur regelung der phasenlage eines taktsignals | |
DE2135350A1 (de) | Verfahren und Anordnung zur Datenver arbeitung | |
DE2412962A1 (de) | Verfahren zur zeitmultiplex-uebertragung von daten | |
DE962713C (de) | Mehrkanalnachrichtenuebertragungssystem mit Pulscodemodulation | |
DE1185646B (de) | Sende- und Empfangsschaltung fuer die UEbertragung binaer codierter Daten oder nach einem Mehrpegelcode codierter Daten | |
DE937474C (de) | Empfangsanordnung fuer ein Mehrkanal-Nachrichtenuebertragungs-verfahren mit Impulsphasenmodulation | |
EP0264035B1 (de) | Phasendiskriminator, insbesondere für eine PLL-Schaltung | |
DE1270594B (de) | Restseitenband-UEbertragungssystem zum UEbertragen von Datensignalen ueber Fernsprechleitungen | |
DE2354072C3 (de) | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals | |
DE2444218C2 (de) | Verfahren und anordnung zum darstellen von digitalen daten durch binaersignale | |
DE1588397A1 (de) | Anordnung zum Schutz von zeitmultiplexuebertragenen Signalen in Fernwirkanlagen,bei denen die in den Woertern enthaltenen Nachrichten nur eine langsame AEnderungsgeschwindigkeit gegenueber der Telegraphiegeschwindigkeit aufweisen | |
DE2324542B2 (de) | Schaltungsanordnung zur frequenzdifferenziellen Phasenmodulation | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2228069C3 (de) | Verfahren und Einrichtung zur Unterdrückung von Störungen bei frequenzmodulierten Signalen | |
DE2257288C3 (de) | ||
CH656037A5 (de) | Verfahren und vorrichtung zum synchronisieren eines binaeren datensignals. | |
DE2047183A1 (de) | Verfahren und Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen | |
DE1300582B (de) | Verfahren und Schaltungsanordnung zur Takterzeugung bei der UEbertragung binaerer Daten mit sehr hoher Bitfrequenz |