DE2341374A1 - Verfahren zur herstellung eines halbleiterbauelements in mesastruktur - Google Patents
Verfahren zur herstellung eines halbleiterbauelements in mesastrukturInfo
- Publication number
- DE2341374A1 DE2341374A1 DE19732341374 DE2341374A DE2341374A1 DE 2341374 A1 DE2341374 A1 DE 2341374A1 DE 19732341374 DE19732341374 DE 19732341374 DE 2341374 A DE2341374 A DE 2341374A DE 2341374 A1 DE2341374 A1 DE 2341374A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- mesa
- etchant
- junction
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Bipolar Transistors (AREA)
Description
Verfahren zur Herstellung eines Halbleiterbauelements
In MesastraJctur
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterbauelementen in Hesaetruktur.
Dieses Verfahren eignet sich zur Herstellung von Halbleiterdiodengleichrichtern mit hohen Durchbruchssperrspannungen·
Bei Hochspannungshalbleiterdioden mit PN-Übergang ist
eine relativ hohe Durchbruchsspannung in Sperrlchtung erforderlich· Derartige Bauelemente wurden in Planarkonfiguration bereits hergestellt; sie sind jedoch aufgrund der bei der Planarforst charakteristischen scharfen
Krümmung des Übergangs durchbruchsspannungserapfindlich·
Auch die Oberflächeneffekte von PlanarQbergangen erfordern besondere Maßnahmen zur Verhinderung eines OberflSchendurchbruchs. Unter de» Gesichtspunkt der Hochspannungscharakteristiken hat sich die Mesakonfiguratlon generell als vorteilhafter erwiesen. Obwohl bei
dieser Konfiguration das Problem der Sperrschicht- bzw. ÜbergangskrÜBunung vermieden wird,verbleiben noch die
Oberflächendurchbruchsproblene, welche am zweckmäßigsten
durch die Ausbildung einer Kanalschutzzone aus einem Material mit geeignetem Leitungstyp überwunden werden·
409811/0856
_ 2 —
Das Vorhandensein einer solchen Zone, die einen genauen Abstand von der Grenze des aktiven PN-tÜbergangs hat, verhindert
einen Durchbruch in Sperrichtung, ohne dabei andere Funktionscharakteristiken eu beeinträchtigen·
Bekannte Herstellungsmethoden erfordern jedoch hierfür besondere Herstellungsschritte, wodurch die Herstellungskosten
unverhältnismäßig erhöht werden, und es ist Aufgabe der Erfindung, diese Schwierigkeiten auszuräumen.
Ausgehend von einem Verfahren zur Herstellung eines Kalbleiterbaueleraents in Mesastruktur, bei dem ein
PN-Übergang in einer Halbleiterscheibe und eine ätz— mittelbeständige Maske zur Begrenzung der Mesas gebildet
werden und ein Ätzmittel auf die mit der Maske überzogene Oberfläche aufgebracht wird, schlägt die Erfindung zur
Lösung dieser Aufgabe vor, daß durch Ätzen eine jeden
Mesa umgebende nutartige Ausnehmung bis auf eine Tiefe hergestellt wird, bei der die Beripherie des PN-Übergangs
frei liegt, wobei die Maske unter Bildung eines Maskenüberhangs hinterschnitten wird, und daß die Bodenfläche
der nutartigen Ausnehmungen sodann einer die Leitfähigkeit der Bodenflächen erhöhenden Ioneneinpflanzung unterworfen
werden, wobei in einen dem.Überhang entsprechenden Abstand von den Mesas Schutzzonen erhöhter Leitfähigkeit
gebildet werden.
40981 1 /0856
Bei einen besonderen Beispiel wird eine Vielzahl von
Halbleiterdioden aus einer einzigen Siliziumscheibe hergestellt. Die Scheibe wird einer Feststoffdiffusion
oder einer äquivalenten Behandlung unterworfen, um einen PN-Übergang durch die gesamte Scheibe parallel
zu den Scheibenhauptflächen auszubilden. Danach wird eine Maske aus Siliziumnitrid auf einer Hauptfläche
der Scheibe in einem die Mesadeckflache der einzelnen
Dioden definierenden Huster aufgebracht. Als nächstes
werden die Mesas durch Behandlung der maskierten Scheibenoberfläche mit einem Ätzmittel ausgebildet,
das das freiliegende Halbmaterial angreift, die Silicium
nitridmaske jedoch im wesentlichen unbeschädigt läßt·
Da die Ätzbehandlung isotrop verläuft, d.h. in allen Richtungen des Halbleiters im wesentlichen mit gleicher
Geschwindigkeit abläuft, werden nutförmige Ausnehmungen nach unten in die Scheibe und seitlich unter der SiIiziuanitridmaske
ausgeätzt. Demzufolge ergibt der Ätzschritt eine Hinterschneidung der Maske, und der entsprechende
Überhang der Siliziumnitridschicht wird als Maske für einen nachfolgenden Ioneneinpflanzungsschritt
ausgenutzt. Durch lonenbeschuß werden Zonen relativ hoher Leitfähigkeit und bei gleicher Leitfähigkeit
wie der massive Teil der Diode in dem Bodenbereich jeder nutförmigen Ausnehmung ausgebildet. Aufgrund des
Überhangs der Siliziuanitridmaske ist die seitliche
409811/0856
Erstreckung dieser Ioneneinpflanzungszonen genau bestimmt, und die eingepflanzten Zonen haben einen
geeigneten Abstand von der freiliegenden Grenze des in jedem Mesa befindlichen aktiven PN-Übergangs. Die
Scheibe wird sodann entlang der Bodenfläche jeder nutförraigen Ausnehmung geschnitten, um eine Vielzahl
von einzelnen Mesadioden herzustellen, von denen eine jede eine hoch leitende Kanalschutzzone an der Peripherie
jeder Diode und mit Abstand vom Rand des PN-Übergangs
aufweist·
Auf diese Weise ermöglicht das erfindungsgemäße Verfahren
die Herstellung einer KanalSchutzzone ohne wesentliche Vergrößerung des Herstellungsaufwands
und ohne komplizierte Maskieroperationen.
Im folgenden wird die Erfindung anhand eines Beispiels in Verbindung mit der Zeichnung beschrieben. In der Zeichnung
zaigen:
Fig. 1 bis 6 Schnittansichten durch einen Teil einer Halbleiterscheibe mit der erfindungsgemäß
vorgesehenen Folge von Fabrikationsschritten; und
Fig. 7 eine Schnittansicht durch eine mit dem
erfindungsgemäßen Verfahren hergestellte Halbleiterdiode.
In Fig. 1 ist ein Teil 10 eines N-leitenden Siliziumeinkristalls
gezeigt. Der Abschnitt 11 ist Teil einer
40981 1 /0856
Scheibe, die einen Durchmesser von 2,5 bis 5,0 cm oder
mehr und eine Dicke von etwa 0,023 oder 0,025 ent haben kann und üblicherweise als Grundmaterial zur Serienherstellung
von Halbleiterbauelementen verwendet wird. Der N-leitende Abschnitt 11 wird Feststoffdiffusionsbehaxldlungen
unterworfen, wobei in typischer Weise Bor und Phosphor als maßgebliche Dotierstoffe zur Erzeugung
einer P-leitenden Zone 12 in der Nähe einer Hauptfläche der Scheibe und einer hoch leitenden N+
Zone 13 an der entgegengesetzten Seite der Scheibe verwendet werden. Die Tiefe dieser Zonen ist in typischer
Ausführung 0,01 cm bei einer Scheibe von einer Gesamtdicke von ursprünglich 0,023 cm. Es ist ohne weiteres
verständlich, daß die P und N+-Anschlußzonen nach verschiedenen
bekannten Methoden hergestellt werden können. Sie können durch aufeinanderfolgende selektive Diffusion
oder durch gleichzeitige Diffusion sowie durch Ioneneinpflanzung gebildet werden. Die in Fig. 2 dargestellte
Struktur hat eine herkömmliche Konfiguration für die Herstellung von PN-Übergangshalbleiterdioden.
In Fig. 3 ist die Scheibe mit einer Schicht 14 aus Siliziumnitrid
gezeigt, die die Bor-Diffusionsschicht oder Übergangsfläche der Scheibe überzieht; unter Übergangsfläche der Scheibe wird diejenige Scheibenfläche verstanden,
welche dem aktiven PN-Übergang 17 am nächsten
40 98 11/08 56
liegt. Die Schicht 14 aus Siliziumnitrid wird nach irgendeiner bekannten Niederschlagsmethode aufgebracht.
Gemäß einer herkömmlichen Methode wird eine Hochtemperaturreaktion unter Verwendung von Siliziumtetrachlorid
und Ammoniak benutzt. Die Schicht 14 hat zweckmäßigerweise eine Dicke von 2500 SL
Danach wird das Siliziumnitrid gemäß Fig. 4 in typischer
Weise durch Plasmaätzung mit einem fluorhaltigen Plasma selektiv behandelt, um die Maske zum Herausätzen
der Diodenmesas herzustellen. Zum selektiven Ätzen des Siliziumnitrids kann unter Verwendung herkömmlicher
Photolackrathoden eine ätzmittelbeständige Maske gebildet werden, welche von der Plasmaätzung nicht angegriffen
wird und eine selektive Ätzung des Siliziumnitrids ermöglicht.
Die maskierte Oberfläche der Scheibe gemäß Fig. 4 wird sodann mit einem Ätzmittel, z.B. einem Geroisch aus
Fluorwasserstoffsäure, Salpetersäure und Essigsäure im Volumenverhältnis von 5:3:3 behandelt, um die in der
Ansicht gemäß Fig. 5 gezeigten nutartigen Ausnehmungen 15 auszuätzten. Dieses Ätzmittel greift die Siliziumnitridmaske 14 nicht wesentlich an. In typischer Ausführung
haben die nutartigen Ausnehmungen 15 eine Tiefe von etwa 0,009 cm und dringer daher genügend weit unter
die Höhe des PN-Übergangs 17 ein. Da das Ätzmittel
409811/0856
praktisch isotrop ist, ergibt sich ein Hinterschneiden
der Siliziumnitridmaske 14. Diese Hinterschneidung führt
bei einem typischen Ausführungsbeispiel zu einem Überhang von etwa 0,005 cm. Wie in Fig. 6 gezeigt' ist, wird
aus diesem Überhang in Verbindung mit einer Ioneniraplantationsbehandlung,
dargestellt durch die Pfeile 16, Nutzen gezogen, um dünne N+-leitende Zonen 18 neben der
Bodenfläche der nutartigen Ausnehmungen auszubilden. Der bedeutende Vorteil dieses Verfahrensschrittes liegt
darin, daß die Breite dieser N-leitenden Zonen 18 durch die überhängende Kante der hinterschnittenen Siliziua—
und
nitridmaslce 14 den geradlinigen Weg des Ionenstrahls genau definiert ist. Demgemäß sind die Grenzen der N+- Zonen 18 in durch die seitliche Erstreckung des Maskenüberhangs genau definiertem Abstand von der Grenze des aktiven PN-Übergangs 17 angeordnet.
nitridmaslce 14 den geradlinigen Weg des Ionenstrahls genau definiert ist. Demgemäß sind die Grenzen der N+- Zonen 18 in durch die seitliche Erstreckung des Maskenüberhangs genau definiertem Abstand von der Grenze des aktiven PN-Übergangs 17 angeordnet.
Bei dem Ioneneinpflanzungsschritt wird in typischem Beispiel
Phosphor mit etwa 30 keV mit einer Dotierstoff-
12 2 konzentration von wenigstens 1x10 pro cm eingepflanzt, Es liegt auf der Hand, daß ein Halbleiterbauelement
ähnlicher Konfiguration mit umgekehrten Leitungstypen
in ähnlicher Weise unter Verwendung geeigneter Dotierstoffe sowie der gleichen Folge von Verfahrensschritten
hergestellt werden kann. Auch kann die Ätzmaske aus anderen Materialien als Siliziumnitrid, so z.B. aus
Aluminiumoxid oder Siliconharz gebildet werden.
409811/0856
Einzelne Halbleiterdioden können in der in Fig. 7 gezeigten Weise dadurch hergestellt werden, daß die
Scheibe gemäß Fig. 6 in einzelne Mesa-enthaltende
Stücke zerteilt wird. Vor dieser Zerteilung wird die Scheibe konventionellen Behandlungsschritten unterworfen,
zu denen beispielsweise die Entfernung aller Maskierschichten, gefolgt von der Ausbildung einer
Siliziumoxidschicht über der aktiven Oberfläche der Scheibe, gefolgt von dem Niederschlagen einer zweiten
Schicht aus Siliziumnitrid gehören kann. Sodann werden Kontaktfenster durch selektives Ätzen ausgebildet,
um einen Teil der Deckfläche jedes Mesas freizulegen. Kontaktierungsraetall wird sodann auf entgegengesetzten,
freiliegenden Halbleiterflächen der Scheibe niedergeschlagen, worauf die Scheibe in Einzelstücke zerteilt
wird. Das Endbauteil ist gemäß Fig. 7 montagefertig. Zwei metallische Kontaktierungsglieder 22 und 23
bilden die Anschlüsse des Halbleiterbauelements, und mit 21 ist der doppelte dielektrische Überzug aus Siliziumnitrid
und Siliziumoxid bezeichnet.
Bei dem in Fig. 7 gezeigten Bauelement wirkt die periphere Einpflanzzone 18 als KanalSchutzzone zur Verhinderung von
Oberflächenleckströnten* Ohne eine derartige Zone würde
die Diode in feuchter Umgebung an der Oberfläche eine
409811/0866
Leitungsumkehr erfahren, wodurch hohe Leckströme
und instabile, niedrige Durchbruchsspannungen hervorgerufen
würden· Die eingepflanzte Schutzzone 18, welche in definiertem Abstand von der Grenze des PN-Übergangs
17 angeordnet ist, gewährleistet niedrige Leckströme und stabile, hohe Durchbruchsspannungen.
40981 1/0866
Claims (2)
- Patentansprüchel.J Verfahren zur Herstellung eines Halbleiterbauelements in Mesastruktur, bei dem ein PN-Übergang in einer Halbleiterscheibe und eine ätzraittelbeständige Maske zur Begrenzung der Mesas gebildet werden und ein Ätzmittel auf die mit der Maske überzogene Oberfläche aufgebracht wird,dadurch gekennzeichnet, daß durch Ätzen eine jeden Mesa umgebende nutartige Ausnehmung bis auf eine Tiefe hergestellt wird, bei der die Peripherie des PN-Übergangs freiliegt, wobei die Maske unter Bildung eines Maskenüberhangs hinterschnitten wird, und daß die Bodenflächen der nutartigen Ausnehmungen sodann einer die Leitfähigkeit der Bodenfläche erhöhenden Ioneneinpflanzung unterworfen werden, wobei in einem dem Überhang entsprechenden Abstand von den Mesas Schutzzonen erhöhter Leitfähigkeit gebildet werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maske aus Siliziumnitrid besteht und das Ätzmittel ein Gemisch aus Fluorwasserstoffsäure, Essigsäure und Salpetersäure ist.409811/08563o Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Passivierungsschicht nach der Ioneneinpflanzung auf jedem Mesa aufgebracht wird, Kontaktfenster in der Schicht zur Freilegung eines Teils der Oberfläche jedes Mesas geöffnet, Kontakte auf den Deck- und Bodenflächen jedes Mesas angebracht werden und die Scheibe längs den nutartigen Ausnehmungen zur Ausbildung einzelner Mesadioden zerteilt wird.40981 1/0856ItLeerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US00281295A US3808058A (en) | 1972-08-17 | 1972-08-17 | Fabrication of mesa diode with channel guard |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2341374A1 true DE2341374A1 (de) | 1974-03-14 |
Family
ID=23076696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732341374 Pending DE2341374A1 (de) | 1972-08-17 | 1973-08-16 | Verfahren zur herstellung eines halbleiterbauelements in mesastruktur |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3808058A (de) |
| JP (1) | JPS4960479A (de) |
| BE (1) | BE803528A (de) |
| CA (1) | CA967292A (de) |
| DE (1) | DE2341374A1 (de) |
| FR (1) | FR2196521A1 (de) |
| IT (1) | IT990232B (de) |
| NL (1) | NL7311147A (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2438256A1 (de) * | 1974-08-08 | 1976-02-19 | Siemens Ag | Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung |
| JPS5138983A (de) * | 1974-09-30 | 1976-03-31 | Hitachi Ltd | |
| US4046595A (en) * | 1974-10-18 | 1977-09-06 | Matsushita Electronics Corporation | Method for forming semiconductor devices |
| US4044454A (en) * | 1975-04-16 | 1977-08-30 | Ibm Corporation | Method for forming integrated circuit regions defined by recessed dielectric isolation |
| JPS51149784A (en) * | 1975-06-17 | 1976-12-22 | Matsushita Electric Ind Co Ltd | Solid state light emission device |
| US4030943A (en) * | 1976-05-21 | 1977-06-21 | Hughes Aircraft Company | Planar process for making high frequency ion implanted passivated semiconductor devices and microwave integrated circuits |
| US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
| US4149904A (en) * | 1977-10-21 | 1979-04-17 | Ncr Corporation | Method for forming ion-implanted self-aligned gate structure by controlled ion scattering |
| JPS6011161Y2 (ja) * | 1979-05-16 | 1985-04-13 | 三菱重工業株式会社 | コンクリ−トパイルの杭頭部破砕処理装置 |
| US4276098A (en) * | 1980-03-31 | 1981-06-30 | Bell Telephone Laboratories, Incorporated | Batch processing of semiconductor devices |
| US5268310A (en) * | 1992-11-25 | 1993-12-07 | M/A-Com, Inc. | Method for making a mesa type PIN diode |
| KR100631279B1 (ko) * | 2004-12-31 | 2006-10-02 | 동부일렉트로닉스 주식회사 | 고전압용 트랜지스터의 제조 방법 |
| WO2007142603A1 (en) * | 2006-06-09 | 2007-12-13 | Agency For Science, Technology And Research | An integrated shadow mask and method of fabrication thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484313A (en) * | 1965-03-25 | 1969-12-16 | Hitachi Ltd | Method of manufacturing semiconductor devices |
| JPS4826179B1 (de) * | 1968-09-30 | 1973-08-07 | ||
| US3639975A (en) * | 1969-07-30 | 1972-02-08 | Gen Electric | Glass encapsulated semiconductor device fabrication process |
| GB1332932A (en) * | 1970-01-15 | 1973-10-10 | Mullard Ltd | Methods of manufacturing a semiconductor device |
| US3728179A (en) * | 1970-05-20 | 1973-04-17 | Radiation Inc | Method of etching silicon crystals |
| US3675313A (en) * | 1970-10-01 | 1972-07-11 | Westinghouse Electric Corp | Process for producing self aligned gate field effect transistor |
-
1972
- 1972-08-17 US US00281295A patent/US3808058A/en not_active Expired - Lifetime
-
1973
- 1973-02-27 CA CA164,715A patent/CA967292A/en not_active Expired
- 1973-08-03 FR FR7328497A patent/FR2196521A1/fr not_active Withdrawn
- 1973-08-13 IT IT51989/73A patent/IT990232B/it active
- 1973-08-13 NL NL7311147A patent/NL7311147A/xx unknown
- 1973-08-13 BE BE134506A patent/BE803528A/xx unknown
- 1973-08-16 DE DE19732341374 patent/DE2341374A1/de active Pending
- 1973-08-17 JP JP48091819A patent/JPS4960479A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US3808058A (en) | 1974-04-30 |
| BE803528A (fr) | 1973-12-03 |
| CA967292A (en) | 1975-05-06 |
| JPS4960479A (de) | 1974-06-12 |
| FR2196521A1 (de) | 1974-03-15 |
| NL7311147A (de) | 1974-02-19 |
| IT990232B (it) | 1975-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3131727C2 (de) | ||
| DE69535441T2 (de) | Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl | |
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE4423068C1 (de) | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2703877A1 (de) | Mis-feldeffekttransistor mit kurzer kanallaenge | |
| DE2928923C2 (de) | ||
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE2341374A1 (de) | Verfahren zur herstellung eines halbleiterbauelements in mesastruktur | |
| EP0150365B1 (de) | Halbleiterbauelement mit Kontaktloch | |
| DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
| DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
| DE2500775C3 (de) | Hochspannungsfestes planeres Halbleiterbauelement | |
| DE2357376A1 (de) | Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE1934859A1 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiteranordnungen | |
| DE2502547A1 (de) | Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung | |
| DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2500235C2 (de) | Ein-PN-Übergang-Planartransistor | |
| EP0068392B1 (de) | Verfahren zur Herstellung von Schottky-Dioden | |
| EP0095658A2 (de) | Planares Halbleiterbauelement und Verfahren zur Herstellung | |
| DE1949646C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, mit einer Schottky-Sperrschicht | |
| EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes |