DE2438256A1 - Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung - Google Patents

Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung

Info

Publication number
DE2438256A1
DE2438256A1 DE2438256A DE2438256A DE2438256A1 DE 2438256 A1 DE2438256 A1 DE 2438256A1 DE 2438256 A DE2438256 A DE 2438256A DE 2438256 A DE2438256 A DE 2438256A DE 2438256 A1 DE2438256 A1 DE 2438256A1
Authority
DE
Germany
Prior art keywords
silicon
trench
etching mask
mask
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2438256A
Other languages
English (en)
Inventor
Helmuth Dipl Phys Dr Murrmann
Ulrich Dr Phil Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2438256A priority Critical patent/DE2438256A1/de
Priority to GB28824/75A priority patent/GB1504636A/en
Priority to FR7523978A priority patent/FR2281646A1/fr
Priority to US05/601,222 priority patent/US4014714A/en
Priority to IT26116/75A priority patent/IT1040488B/it
Priority to CA233,016A priority patent/CA1062589A/en
Priority to JP9656775A priority patent/JPS5512736B2/ja
Publication of DE2438256A1 publication Critical patent/DE2438256A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Verfahren zum Herstellen einer monolithischen Halbleiterverbund anordnung.
Die Erfindung betrifft ein Verfahren zum Herstellen einer monolithischen Halbleiterverbundanordnung aus Silicium, bei dem eine einen ersten Leitungstyp aufweisende Oberflächenzone eines Siliciumkrristalls vom entgegengesetzten Leitungstyp mit einer aus zv/ei getrennten Bereichen bestehenden Siliciumnitridschicht abgedeckt, dann unter Verwendung der beiden Bereiche der Siliciumnitridschicht als Ätzmaske mit einer grabenförmigen Vertiefung versehen und die Siliciumoberfläche in der grabeftförmigen Vertiefung unter Verwendung der Siliciumnitrid-Ätzmaske als Oxydationsmaske, derart oxydiert wird, daß durch die entstehende Siliciumoxydschicht die Oberflächenzone in zwei lediglich über den Siliciumkristall vom entgegengesetzten Leitungstyp noch zusammenhängende und zu je einem Element der Halbleiterverbundanordnung zu vervollständigende Teilbereiche aufgetrennt ist.
Solche Verfahren sind in der DT-OS 2.203.183 oder 2.224.634 beschrieben. Sie führen in vielen Fällen zu befriedigenden Ergebnissen. In manchen Fällen zeigt sich jedoch, daß die Isolation zwischen den beiden Bereichen nicht ausreicht, was auf den Einfluß der Oxydatior der Grabenoberfläche auf die Dotierung in den an das entstandene Siliciumdioxyd angrenzenden Bereichen des Siliciumkristalls vom entgegenge-
60ϋ808/ϋο9Λ
VPA 9/110/4025 Stg/STem
2 4 3 8 2 b β
setzten Leitungstyp zurückzuführen ist. Man kann dem durch eine erhöhte Dotierungskonzentration im Bereich vom entgegengesetzten Leitungstyp und der an der Grenze zur Oberflächenzone begegnen, oder in dem man nach der Atzung des Trenngraben? die neuentstander.e Siliciumoberfläche in erhitztem Zustand dem Einfluß eines insbesondere den Leitungstyp des Siliciumkristalles (also den entgegengesetzten Leitungstyp zu dem der Oberflächenzone) erzeugenden Aktivator aussetzt. Ein solches Verfahren versagt jedoch häufig, wenn die Oberflächenzone η-leitend und der eigentliche Sillciumkristall p-leitend ist, da die dann auftretende, die gesamte Siliciumoberfläche im Trenngraben erfassende Dotierung sich auch in die beiden Teilbereiche der aufgetrennten Oberflächenzone erstreckt, v/9s vor allem dann ungünstig ist, wenn die beiden Teilbereiche bis an das isolierende Oxyd heran schaltungsmäßig ausgenutzt werden sollen.
Deshalb v/ird gemäß der Erfindung vorgeschlagen, daß unter Anwendung der unveränderten Siliciumnitrid-Ätzmaske die Dotierung der Siliciumoberfläche in der grabenartigen Vertiefung vor dem Oxydationisprozeß mittels eines etwa senkrecht gegen die Siliciumoberfläche am Grunde der grabenartigen Vertiefung gerichteten Tonenstrahls mit dotierenden Eigenschaften vorgenommen wird.
Wird nämlich die strukturgeätzte Siliciumnitridschicht als Ätzmaske bei der Erzeugung des Trenngrabens in der Oberflächenzone verwendet, so muß sie notwendig aus einem für das für die Ätzung verwendete Ätzmittel resistent sein. Sie bleibt also bei dem Ätzvorgang unverändert erhalten. Die Verwendung als Ätzmaske bedingt zugleich, daß nach Erzeugung des Grabens die Ränder der Ätzmaske etwas gegenüber dem Si-
BAD ORIGINAL
609«08/0594
VPA 9/110/4025 - 3 -
24382B6
_ 3 —
licium vorstehen. Verwendet man nun die unveränderte Ätzmaske entsprechend der erfindungsgemäßen Lehre als Dotierungsmaske bei der vorzunehmenden Ionenimplantation, so werden Randbereiche der Slliciunioberfläche im Trenngraben von der Dotierung infolge der Abschattung durch die Dotierungsmaske nicht mehr erfaßt, was z.B. nicht der Fall wäre, wenn die Dotierung durch Diffusion erfolgen vriirde.
Die Erfindung wird anhand eines bevorzugten Ausführungsbeispieles und den Figuren 1 bis 3 beschrieben, wobei die Figuren drei verschiedene Stadien bei der Herstellung einer Silicium-Verbundanordnung gemäß der Erfindung darstellen.
An der Oberfläche einer p-leitenden einkristallinen Siliciumscheibe 1 v/erden mit Abstand zwei η -leitende Zonen 2 und 3 in bekannter Weise durch maskierte Diffusion erzeugt. Diese Zonen bilden sog. "buried layer", wie sie häufig bei der Herstellung von integrierten Schaltungen aus Isolations- und/oder Kontaktierungsgründen angewendet werden. Sie sind an sich entbehrlich und auch für die Erfindung nicht wesentlich.
Auf die mit den η -leitenden Zonen versehene Oberflächenseite der Siliciumscheibe 1 wird in bekannter Weise' eine epitaktische η-leitende Zone aufgebracht, die ebenfalls aus Silicium besteht und in den Figuren mit 4 bezeichnet ist. Diese bildet die gemäß der Erfindung zu behandelnde Oberflächenzone. Zu bemerken ist, daß die Oberflächenzone auch auf andere Weise, z.B. durch Diffusion oder Ionenimplantation erzeugt sein kann.
Entsprechend der Erfindung wird nun die epitaktische Zone 4 (die eine Stärke von 1,5 bis 3/um aufweisen kann) mit einer etwa 1500 AE starken Siliciumnitridschicht bedeckt, die aus
BAD ORIGINAL
VPA 9/110/4025 - 4 -
6U98ÜÜ/0594
bekannten Reaktionsgasen pyrolytisch - oberhalb von 800°C abgeschieden wird, um die Schicht 5 widerstandsfähig gegen Flußsäure zu machen. Mit Hilfe einer entsprechenden Ätzmaske wird dann die Schicht in den gewünschten Strukturen z.B. in den zwischen den beiden n+-leitenden Zonen 2 und 3 verlaufenden Streifen durch Ätzen entfernt.
Als Ätzmittel dient hierzu beispielsweise heiße Orthophosphorsäure und als Ätzmaske ein durch Tempern phosphorsäure-beständig gemachter Photolack oder eine mit Hilfe einer Photolack-Ätzmaske geformte Ätzmaske aus SiOp, die dann später, z.B. beim Ätzen der Trenngräben, wieder entfernt wird.
Durch den beschriebenen Vorgang wird die Siliciumnitridschicht zu der oben erwähnten Siliciumnitrid-Ätzmaske 5 umgeformt. Durch die Verwendung der Bezeichnung "Siliciumnitrid-Ätzmaske" soll vor allem zum Ausdruck gebracht werden, daß während des nun folgenden, zur Erzeugung der grabenartigen Vertiefungen zwischen den einzelnen Elementen der herzustellenden HaIbleiterverbundanordnung dienenden Ätzprozesses das hierzu verwendet? Ätzmittel das Siliciumnitrid der Schicht 5 auf keinen Fall angreifen darf, da sonst, wie man gleich sehen wird, die Wirksamkeit des erfindungsgemäßen Verfahrens in Frage gestellt wird. Hingegen ist es nicht von Bedeutung, wenn z.B. während der Erzeugung der Gräben die Siliciumnitridschicht 5 von einer weiteren Schicht ätzfesten Materials, z.B. aus Photolack (z.B. der von der Erzeugung der Siliciumnitrid-Ätzmaske herrührenden Photolackmaske), bedeckt ist.
Unter Verwendung der Siliciumnitrid-Ätzmaske 5 wird nun das Material der η-leitenden epitaktischen Schicht 4 längs eines durchsehenden Grabens 6 entfernt. Die Tiefe des Grabens 6
VPA 9/110/4025 609808/0B94
243-82B6
_ 5 —
nimmt zweckmäßig (aber nicht notwendig) etwa die Hälfte bis 2/3 der Tiefe der epitaktischen Schicht 4 ein. Ggf. kann der Graben sogar bis in das p-leitende Grundmaterial der Siliciumscheibe 1 reichen.
Der nun erreichte Zustand ist in Fig. 1 dargestellt. Die Oberflächenzone 4 wird durch den Graben 6 derart durchgesetzt, daß die ursprüngliche Oberfläche dieser Zone in mindestens zwei völlig voneinander getrennte Bereiche unterteilt ist.
Als Ätzmittel zur Erzeugung der Gräben 6 (Im allgemeinen werden in der Oberflächenzone 4 mehr als zwei Elemente der Verbundanordnung und dementsprechend auch mehr als ein Graben erzeugt) kann z.B. ein HF-HpC^-Gemisch oder ein HF-HFO^-Gemisch verdünnt mit deionisiertem Wasser verwendet werden, das so eingestellt ist, daß es die Ätzmaske 5 aus Siliciumnitrid nicht angreift. Ein geeignetes Ätzmittel ist ferner in der Patentanmeldung P 23 59 511.1 (VPA 73/1239) beschrieben.
Durch die Anwendung eines solchen Ätzmittels entstehen also ein oder mehrere Gräben 6, zwischen denen die noch mit der Si^U.-Maske 5 abgedeckten Ttile der Oberflächenzone 4 vorspringen.
Da eine Unterätzung der Si^5N,-Schicht 5 am "Rande der Gräben 6 unvermeidlich ist, sprint diese längs eines Streifens 5a beiderseits des Grabens 6 in diesen vor. Diese Tatsache ist für den nun folgenden Dotierungsprozeß der Siliciumoberfläche am Grunde, des Grabens 6 wichtig. Es ist günstig, wenn, die Breite der Streifen 5a mindestens 0,2 /um, vorzugsweise 0,5/ura, beträgt.
Nach der Erzeugung der Gräben 6 werden Akzeptorionen 7 in Form eines etwa senkrecht gegen die zu behandelnde Siliciumober-
VPA 9/IIO/4O25 - 6 -
609808/059A
24382B6
fläche am Grunde der Gräben 6 gerichteten Strahles in das Silicium hineingeschossen. Die Energie dieser Ionen (im Vorzugsfall einfach geladene Borionen) wird so niedrig bemessen, daß die - z.B. 1500 AE starke Si^N.-Maske 5 nicht durchdringen können, so daß die Streifen 5a der Si^N.-Schicht die Böschung der Gräben 6 gegen die Ionen abschirmen und somit auch die Planken der den Graben 6 beiderseits begrenzenden Teile der Oberflächenzone 4 nicht dotiert v/erden. Die vorherige Si-z®.-Ätzmaske 5 dient also bei dieser Phase des erfindungsgemäßen Verfahrens als Implantationsmaske, also als Dotierungsmaske.
Das Ergebnis dieser Implantation ist eine p+-leitende Zone am Grunde der Gräben 6, deren Tiefe zweckmäßig 0,3/um beträgt, und die sich über die ganze Länge der Gräben 6 erstrecken soll. Die Zone 8 ist ebenso wie der zu ihrer Entstehung führende Ionenstrahl 7 noch in Fig. 1 dargestellt.
Nun folgt die Erzeugung einer die Gräben 6 mehr oder weniger ausfüllenden (jedoch ihre Wand lückenlos bedeckenden) SiOp-Schicht 9. Die hierzu erforderliche Oxydation der Wandungen der Gräben 6 erfolgt unter Bedingungen, daß dabei das von der Si^N,-Ätzmaske abgedeckte Silicium keine Oxydation erfährt. Man kann dies vor allem durch niedrigere, d.h. nicht über 1100 C betragende Oxydationstemperaturen erreichen. Als Oxydationsmittel empfiehlt sich Wasserdampf. Gegebenenfalls kann auch, die SiO2~Auskleidung 9 durch anodische Oxydation ggf. sogar bei Zimmertemperatur hergestellt werden.
Die teils in den Graben 6 teils in das Silicium hineinwachsende SiO2-Schicht 9 soll mindestens soweit in das Silicium vorgeschoben werden, daß eine η-leitende Brücke zwischen den
VPA 9/110/4025 - 7 -
609808/0594
durch den Graben 6 getrennten Bereichen der n-leitenden Oberflächenzone 4 nicht mehr besteht. Erleichtert oder gar erst möglich gemacht wird dies durch die Zone 8 am Grunde der Gräben, die von der Oxydfront 9 gewissermaßen vor sich hergeschoben wird und die dafür sorgt, daß die sonst leicht eintretende Umwandlung der Dotierung vor einer wandernden Oxydationsfront 9 verhindert wird. Gewöhnlich -wird nämlich bei der Herstellung von integrierten Schaltungen ein ziemlich hochohmiges (z.B. 8 Ohm cm aufweisendes) Grundmaterial 1 verwendet, das an den Grenzen zu der in dem Graben 6 erzeugten SiO2-Auskleidung 9 leicht den Leitungstyp wechselt, so daß eine leitende Brücke zwischen den durch den Graben 6 und die SiOp-Auskleidung 9 zu treiinenden Bereichen der Oberflächenzone 4 ungeachtet der Stärke der SiOp-Schicht 9 macht.
Der unmittelbar nach der Erzeugung der SiOp-Auskleidung der Gräben 6 erreichte Zustand der Anordnung ist in Fig. 2 dargestellt.
Die folgenden Schritte sind entweder konventionell oder in anderen Anmeldungen, z.B. der Anmeldung P (VFA. 74/1124) beschrieben.
Im Beispielsfalle soll in dem links von dem Graben 6 liegenden Teilbereich der η-leitenden Oberflächenzone 4 ein Transistor im rechten Teilbereich eine Diode erzeugt werden. Hierzu kann man als ersten Schritt die bisher beschriebene Anordnung an der mit der Si.,N.-Ätzmaske 5 noch immer bedeckten Seite einer neuen Ionenimplantation unterwerfen, die wiederum mit Akzeptorionen z.B. Borionen vorgenommen wird, deren Energie jedoch zum Unterschied gegenüber dem ersten Ionenimplantationsprozeß so bemessen wird, daß sie das SiJiT. der Maske 5 nunmehr durch-
VPA 9/ · > ·/ - 8
603808/059Λ
dringen und ein Stück in das Silicium der Zone 4 noch eindringen können, ohne jedoch deren Grenze gegen das p-leitende Material 1 bzw. ρ -leitende Material 2 bzw. 3 weder unterhalb der Zone 4 noch unterhalb der SiOp-Auskleidung 9 in den Gräben 6 zu erreichen. Es verbleibt also in jedem Fall beiderseits der mit dem Oxyd 9 ausgefüllten Gräben 6 ein Rest der η-leitenden Oberflächenzone 4, der im Falle des Transistors dessen Kollektorzone und im Falle der Diode eine der den pnübergang dieser Diode definierenden Zonen bildet.
Jedoch haben sich durch die Implantation die zweite der den pn-übergang der Diode definierenden Zonen, nämlich die Zone 11 sowie die Basiszone des herzustellenden Transistors gebildet. Zu bemerken ist noch, daß die Stärke der SiOp-Auskleidung 9 in den Gräben 6 v/esentlich die der Si,N,-Maske 5 übertrifft und vorzugsweise 2/um beträgt, so daß die Einstellung der kinetischen Energie der zur Erzeugung der p-leitenden Zonen 10 und 11 kein Problem ist.
Man kann nun die Si,N,-Maske 5, die ja noch immer die Siliciumoberfläche beiderseits der Gräben 6 und ihrer SiOg-Auskleidung bedeckt unmittelbar als Grundlage für eine Diffusionsmaske zur Herstellung der p+-leitenden Basiskontaktierungszone 12, der n+-leitenden Emitterzone 13 verwenden.
Hierzu kann man mit Hilfe einer ersten auf die vorherige Si,N^- Maske aufzubringenden, z.B. aus phosphorsäurebeständigem Photolack bestehenden ersten Ätzmaske zunächst nur das Si^N. von der Siliciumoberfläche an der beabsichtigten Basiskontaktierungsstelle 12 und ggf. auch an der beabsichtigten Kontaktierungsstelle der p-leitenden Diodenzone 11 entfernen und die beiden p+-leitenden Kontaktierungszonen 12 bzw. 14 durch Eindiffundieren
VPA 9/110/4025 - 9 -
609808/059Λ
2438266
von Boratomen herstellen, wobei man zweckmäßig unter Anwesenheit von Sauerstoff arbeitet, so daß sich an den Diffusionsfenstern die Siliciumoberflache mit einer SiOg-Maske bedeckt. Dann wird mit Hilfe einer zweiten Ätzmaske lediglich die Dotierungsstelle für die "Emitterzone 13 freigelegt und dann der Emitter 13 zum Beispiel durch Diffusion oder Implantation unter Verwendung von Donatorionen hergestellt. Dieser.Dotierungsprozeß mit Donatoren, z.B. Phosphor- oder Arsen, wird so bemessen, daß sowohl die Reste der Si,U\-Ätzmaske 5 als auch die die Fenster dieser Maske ausfüllenden SiQp-Schiehten oberhalb der Zonen 12 und H eine Sperre für die Donatoren darstellen. Schließlich werden die mit SiO2 bedeckten Kontaktstellen erneut, z.B. durch Behandeln mit gepufferter Flußsäure freigelegt (wobei die SiOp-Auskleidung kaum angegriffen wird) und die Anordnung in üblicher Weise mit Elektroden versehen.
Es ist verständlich, daß man das erfindungsgemäße Verfahren auch mit anderen Dotierungsverhältnissen, als oben beschrieben, vornehmen kann. Wichtig ist auch, erneut darauf hinzuweisen, daß die Si,N.-Maske ggf. während des ganzen Ablaufes des beschriebenen Verfahrens mit einer, z.B. in bekannter Weise als Ätzmaske zur Herstellung der Si,N.-Ätzmaske 5 verwendeten SiOp-Schicht abgedeckt sein kann, die dann später als Grundlage für die Herstellung weiterer Diffusionsmasken verwendet werden kann.
Zu bemerken ist schließlich, daß die Herstellung der einzelnen Elemente der Verbundanordnung in grundsätzlich anderer Weise als oben beschrieben erfolgen, indem man beispielsweise die übliche Planartechnik oder das in den Patentanmeldungen P 2409910.3 (VPA 74/1033) und%PA 74/1124(eingereicht am 25.7.74)beschriebene Verfahren anwendet.
x) V V\ 2>S 9O5.5
3 Figuren
5 Patentansprüche
VPA 9/110/4025 - 10 -
6098Ü8/0594

Claims (4)

  1. - ίο -
    Patentansprüche
    ( 1,η Verfahren zum Herstellen einer monolithischen Halbleiter- ^-- Verbundanordnung aus Silicium, bei dem eine einen ersten Leitungstyp aufweisende Oberflächenzone eines Siliciumkristalls vom entgegengesetzten Leitungstyp mit einer aus zv/ei getrennten Bereichen bestehenden Siliciumnitridschicht abgedeckt, dann unter Verwendung der beiden Bereiche der Siliciumnitridschicht als Ätzmaske mit einer grabenförmigen Vertiefung versehen und die Siliciumoberfläche in der grabenförmigen Vertiefung unter Verwendung der Siliciumnitrid-Ätzmaske als Oxydationsmaske derart oxydiert wird, daß durch die entstehende Siliciumdioxydschicht die Oberflächenzone in zwei lediglich über den Siliciumkristall vom entgegengesetzten Leitungstyp zusammenhängende und zu je einem Element der Halbleiterverbundanordnung zu vervollständigende Teilbereiche aufgetrennt ist, dadurch gekennzeichnet, daß unter Anwendung der unveränderten Siliciumnitrid-Ätzmaske als Dotierungsmaske die Dotierung der Siliciumoberfläche in der grabenartigen Vertiefung vor dem Oxydationsprozeß mittels eines etv/a senkrecht gegen die Siliciumoberfläche am Grunde der grabenartigen Vertiefung gerichteten Tonenstrahls mit dotierenden Eigenschaften vorgenommen wird.
  2. 2.) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zur Dotierung der Siliciumoberfläche am Grunde der grabenartigen Vertiefung verwendete Ionenstrahl aus Ionen besteht, die den Leitungstyp des Siliciumkristalls dem Leitungstyp der Oberflächenzone entgegengesetzten Leitungstyp erzeugen.
    VPA 9/110/4025 * -11-
    09000/0594
  3. 3.) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberflächenzone n-leitend und der Siliciumkristall p-leitend ist und daß der spezifische Widerstand des Siliciumkristalls im p-leitenden Bereich nicht weniger als 5 Ohm cm beträgt und vorzugs-. v/eise etwa gleich 8 Ohm cm beträgt.
  4. 4.) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzei chnet, daß die Stärke der Siliciumnitrid-Ätzmaske auf etwa 1500 AE und die Stärke der in der grabenartigen Vertiefung erzeugten SiOp-Schicht auf mindestens 1,5/um eingestellt wird.
    5·) Verfahren nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, daß die zu Vervollständigung der von der Siliciumnitrid-Ätzmaske abgedeckten Bereiche der Oberflächenzone nach Erzeugung der grabenartigen Vertiefung und der sie auskleidenden Siliciumdioxydschicht erforderlichen, je einen Teil dieser Teilbereiche umfassenden Uradotierungsprozesse mindestens zum Teil bei Anwesenheit der Siliciumnitrid-Ätzmaske gefertigten Diffusionsbzw. Implantationsmaske durchgeführt werden.
    YPA 9/110/4025 609808/059*
    Leerseite
DE2438256A 1974-08-08 1974-08-08 Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung Pending DE2438256A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2438256A DE2438256A1 (de) 1974-08-08 1974-08-08 Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
GB28824/75A GB1504636A (en) 1974-08-08 1975-07-09 Monolithic compound semiconductor arrangements
FR7523978A FR2281646A1 (fr) 1974-08-08 1975-07-31 Procede pour fabriquer un dispositif composite monolithique a semiconducteurs
US05/601,222 US4014714A (en) 1974-08-08 1975-08-01 Method of producing a monolithic semiconductor device
IT26116/75A IT1040488B (it) 1974-08-08 1975-08-05 Procedimento per fabbricare un di spositivo composito monolitico a semiconduttori
CA233,016A CA1062589A (en) 1974-08-08 1975-08-07 Method of manufacturing a monolithic semiconductor compound device
JP9656775A JPS5512736B2 (de) 1974-08-08 1975-08-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2438256A DE2438256A1 (de) 1974-08-08 1974-08-08 Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung

Publications (1)

Publication Number Publication Date
DE2438256A1 true DE2438256A1 (de) 1976-02-19

Family

ID=5922779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2438256A Pending DE2438256A1 (de) 1974-08-08 1974-08-08 Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung

Country Status (7)

Country Link
US (1) US4014714A (de)
JP (1) JPS5512736B2 (de)
CA (1) CA1062589A (de)
DE (1) DE2438256A1 (de)
FR (1) FR2281646A1 (de)
GB (1) GB1504636A (de)
IT (1) IT1040488B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143455A (en) * 1976-03-11 1979-03-13 Siemens Aktiengesellschaft Method of producing a semiconductor component
JPS5429573A (en) * 1977-08-10 1979-03-05 Hitachi Ltd Fine machining method of semiconductor
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
JPS5667851U (de) * 1979-10-31 1981-06-05
JPS5673446A (en) * 1979-11-21 1981-06-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4472873A (en) * 1981-10-22 1984-09-25 Fairchild Camera And Instrument Corporation Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
JPS5934496U (ja) * 1982-08-26 1984-03-03 株式会社明電舎 インバ−タの保護回路
EP1347505A3 (de) * 1991-02-15 2004-10-20 Canon Kabushiki Kaisha Verfahren zur Vorbereitung einer Halbleitervorrichtung unter Verwendung der Ätzlösung
US5364810A (en) * 1992-07-28 1994-11-15 Motorola, Inc. Methods of forming a vertical field-effect transistor and a semiconductor memory cell
US20060108641A1 (en) * 2004-11-19 2006-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Device having a laterally graded well structure and a method for its manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3725150A (en) * 1971-10-29 1973-04-03 Motorola Inc Process for making a fine geometry, self-aligned device structure
US3808058A (en) * 1972-08-17 1974-04-30 Bell Telephone Labor Inc Fabrication of mesa diode with channel guard

Also Published As

Publication number Publication date
FR2281646A1 (fr) 1976-03-05
CA1062589A (en) 1979-09-18
JPS5141976A (de) 1976-04-08
IT1040488B (it) 1979-12-20
US4014714A (en) 1977-03-29
JPS5512736B2 (de) 1980-04-03
GB1504636A (en) 1978-03-22

Similar Documents

Publication Publication Date Title
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2928923C2 (de)
CH615781A5 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE3208259C2 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2615754C2 (de)
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3320500A1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
DE2438256A1 (de) Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
EP0000326B1 (de) Verfahren zum Herstellen sehr kleiner, mit Störstellen versehener Zonen in einem Halbleitersubstrat
DE2728845A1 (de) Verfahren zum herstellen eines hochfrequenztransistors
DE3421927A1 (de) Vertikal-mos-transistor
DE3411960C2 (de)
DE2950413C2 (de)
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3715092A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OHW Rejection