DE2331393C2 - Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen - Google Patents

Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen

Info

Publication number
DE2331393C2
DE2331393C2 DE2331393A DE2331393A DE2331393C2 DE 2331393 C2 DE2331393 C2 DE 2331393C2 DE 2331393 A DE2331393 A DE 2331393A DE 2331393 A DE2331393 A DE 2331393A DE 2331393 C2 DE2331393 C2 DE 2331393C2
Authority
DE
Germany
Prior art keywords
layer
silicon
areas
field effect
effect transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2331393A
Other languages
English (en)
Other versions
DE2331393A1 (de
Inventor
Robert Heath Croton-on-Hudson N.Y. Dennard
Dominic Patrick Ozone Park N.Y. Spampinato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2331393A1 publication Critical patent/DE2331393A1/de
Application granted granted Critical
Publication of DE2331393C2 publication Critical patent/DE2331393C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

— Überziehen eines Siliciumsubstrats mit einer relativ dicken SiOrSchicht (F i g. 2),
— Herstellen von Öffnungen in dieser Schicht am Ort der Feldeffekttransistoren und der ladungsgekoppelt^ Vorrichtungen (F i g. 3),
— Herstelle« einer dünnen SiOrSchicht auf der in den Öffnungen freiliegenden Substratoberfläche (F i g. 4),
— Niederschlagen einer Si3Ni-Schicht über dieser SiOrSchicht (Fig. 5) und
— Niederschlagen einer polykristallinen Siliciumschicht über der Si3N«-Schichc(F i g. 6),
— Herstellen einer ersten SiOrSchicht auf der Polysiliciumschicht (F i g. 7),
— Maskieren dieser ersten SiO2-Schicht am Ort der aus Polvjilicium zu bildenden Gateelektroden der Feldeffekttransistoren und der ladungsgekoppelten Vorrich:ungen-und
— Abtragen der nicl.t maskierten ersten SiO2-Schicht und der F-' .iysiliciumschicht (F ig· 8).
— Niederschlagen einer zweiten SiO2-Schicht über den nunmehr freiliegenden Bereichen der SisNi-Schicht und der Polysiliciumschicht,
— Maskieren der zweiten SiOrSchicht am Ort der aus Metall zu bildenden Gateelektroden der Feldeffekttransistoren (F i g. 9),
— Abtragen der nicht maskierten zweiten SiOrSchicht undSi3N4-Schicht(Fig. II).
— Abtragen der über den Drain- und Source-Zonenbereichen liegenden dünnen SiOrSchichten und der Reste der zweiten SiO2-Schicht,
— Eindiffundieren der die Drain- und Sourcezonen bildenden Störelemente in das Siliciumsubstrat und
— Thermische Oxidation zur Bildung eines SiO2-Überzugs mit Ausnahme der mit einer freiliegenden Si3N<-Schicht überzogenen Bereiche (F ig. 12),
— Herstellen von Kontaktöffnungen in der thermischen SiOrSchicht (F ig. 13) und
— Selektives Herstellen einer Metallschicht 7um Herstellen von Kontaktanschlüssen nach allen Source-, Gate- und Drainzonen gleichzeitig mit den metallischen Gateelektroden (Fig. 14).
nem Silicium bestehenden, durch eine dünne Isolierschicht von einem Halbleitersubstrat isolierten Gateelektroden und den damit zusammenwirkenden Source- und Drainzonen sowie von ladungsgekoppelten Vorrichtungen mit metallischen bzw. aus polykristallinem Silicium bestehenden Gateelektroden.
Zum Stand der Technik ist zunächst auf das IBM Technical Disclosure Bulletin, Bd. 13, Nr. 12, Mai 1971, Seiten 3884,3885 zu verweisen, wo bereits die Herstellung von Feldeffekttransistoren mit selbstausgerichteten Gateelektroden aus Metall beschrieben ist
Ferner ist aus »The Bell System Technical Journal«. Bd. 51, Nr. 3, März 1972, Seiten 655 bis 669 insbesondere Seiten 664 bis 669, ein Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren mit selbstausgerichteten Gateelektroden aus polykristallinem Silicium und von ladungsgekoppelten Halbleitervorrichtungen mit metallischen bzw. aus polykristallinem Silicium bestehenden Gateelektroden und Anschlußkontakten für Source- und Gate- und Drainelektroden bekannt welches folgende Verfahrensschritte aufweist:
Überziehen eines Siliciumsubstrats mit einer relativ dicken SiOrSchicht
Herstellen von Öffnungen in dieser Schicht am Ort der Feldeffekttransistoren und der ladungsgekoppelten Vorrichtungen,
Herstellen einer düqnen SiO2-Schicht auf der in den Öffnungen freiliegenden Substratoberfläche, Niederschlagen einer polykristallinen Siliciumschicht,
Herstellen einer SiOrSchicht auf der polykristallinen Siliciumschicht
Maskieren dieser SiOrSchicht am Ort der aus polykristallinem Silicium zu bildenden Gate-Elektroden der Feldeffekttransistoren und im Bereich der Gates der ladungsgekoppeiten Vorrichtungen, Abtragen der nicht maskierten SiOa-Schicht und Polysiliciumschicht,
Eindiffundieren der die Source- und Drain-Zonen bildenden Störelemente in aas Siliciumsubstrat, Maskieren der verbleibenden SiOj-Schicht am Ort der aus Polysilicium zu bildenden Gates der ladungsgekoppeiten Vorrichtung und Abtragen der nicht maskierten SiO2-Schicht und Polysiliciumschicht,
Oxidation zur Bildung eines SiO2-Überzugs, Herstellen von Kontaktöffnungen in dieser SiO2-Schicht und
selektives Herstellen einer Metallschicht zum Herstellen von Kontaktanschlüssen nach allen Source-, Gate- und Drain-Zonen gleichzeitig mit den metallischen Gate-Elektroden der ladungsgekoppelten Vorrichtungen.
Die Erfindung betrifft ein Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren mit selbsttätig ausgerichteten metallischen oder aus polykristalli-Dieses bekannte Verfahren benötigt insgesamt fünf Maskierungsschnitte, von denen je einer für die Herstellung der aus Polysilicium bestehenden Gateelektroden der Feldeffekttransistoren und der aus Polysilicium be-
bo stehenden Gateclektroden der ladungsgekoppelten Vorrichtungen erforderlich ist.
Weiterhin ist in einem Aufsatz von L L Vadasz, E. S. Grove, T. A. Rowe und G. E. Moore in »IEEE Spektrum«, Oktober 1969, Seiten 28-35, ein Herstellungsverfahren für die Herstellung polykristalliner Silicium-Gate-Elektroden beschrieben, die über dem Kanalbereich eines Feldeffekttransistors sich selbsttätig ausrichten. Das Herstellverfahren umfaßt die Bildung eines
dünnen Oxidbereichs in einer dicken Oxidschicht, die auf der Oberfläche eines Halbleiterplättchens liegt Anschließend wird Silicium-Nitrid über den dicken und dünnen Oxidbereichen abgelagert Anschließend wird eine Schicht aus polykristallinen! Silicium auf der Silicium-Nitridschicht abgelagert und in einem Maskierverfahren zur Bildung eines selbstausgerichteten polykristallinen Silicium-Gates genau begrenzt In diesem bekannten Verfahren werden sowohl das Silicium-Nitrid, als auch die dünne Silicium-Dioxidschicht Überali entfernt, mit Ausnahme unter der polykristallinen Silicium-Gate-Elektrode, wobei anschließend Diffusionen in die Silicium-Bereiche des Substrats eingeführt werden. Anschließend wird eine Schicht aus Silicium-Dioxid auf der gesamten Oberfläche abgelagert und bedeckt dabei die Diffusionsfenster und die aus polykristallinem Silicium bestehende Gateelektrode. Kontaktfenster für die Diffusionsbereiche werden dann genau abgegrenzt und die ganze Struktur wird metallisiert In einem letzten Verfahrensschritt wird die gesamte Metallisierung genau begrenzt. Die sich dabei ergebende Konstruktion ist ein Silicium-Gate-Feldeffekttransistor.
Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, ein Verfahren anzugeben, das mit derselben Anzahl von Maskierungsschritten wie das aus »The Bell System ...«, a.a.O., bekannte Verfahren nicht um ladungsgekoppelte Vorrichtungen mit metallischen bzw. aus polykristallinem Silicium bestehenden Gateelektroden und Feldeffekttransistoren mit selbsttätig ausgerichteten Gateelektroden aus polykristaUinem Silicium sondern zusätzlich auch Feldeffekttransistoren mit selbsttätig ausgerichteten metallischen Galeelektroden liefert Diese Aufgabe wird erfindungsgemäß durch ein Verfahren der eingangs genannten Art mit folgenden Verfahrensschritten gelöst:
— Überziehen eines Siliciumsubstrats mit einer relativ dicken SiO2-Schicht,
— Herstellen von öffnungen in dieser Schicht am Ort der Feldeffekttransistoren und der ladungsgekoppelten Vorrichtungen,
— Herstellen einer dünnen SiO2-Schicht auf der in den Öffnungen freiliegenden Substratoberfläche,
— Niederschlagen einer SijN.t-Schicht über dieser SiO2-Schicht und
— Niederschlagen einer polykristallinen Siliciumschicht über der Si^NU-Schicht,
— Herstellen einer ersten SiO2-Schicht auf der Polysiliciumschicht,
— Maskieren dieser ersten SiO2-iJchicht am Ort der aus Poiysilicium zu bildenden Gateelektroden der Feldeffekttransistoren und der ladungsgekoppelten Vorrichtungen und
— Abtragen der nicht maskierten ersten SiOj-Schicht und Polysiliciun'.schicht,
— Niederschlagen einer zweitein SiO2-Schicht über den nunmehr freiliegenden Bereichen der Si3N4-Schicht und der Polysiliciumschicht,
— Maskieren der zweiten SiOj-Schicht am Ort der aus Metall zu bildenden Gateelektroden der Feldeffekttransistoren,
— Abtragen der nicht maskierten zweiten SiO2-Schicht und Si3N«-Schicht,
— Abtragen der über den Drain- und Source-Zonenbereichen liegenden dünnen SiO2-Schichten und der Reste der zweiten SiO2-Schicht,
— Eindiffundieren der die Drain- und Sourcezonen bildenden Störelemente in das Siliciumsubstrat und
— Thermische Oxidation zur Bildung eines SiO2-0berzugs mit Ausnahme der mit einer freiliegenden £i3N4-Schicht überzogenen Bereiche,
— Herstellen von Kontaktöffnungen in der thermisehen SiO2-Schicht und
— Selektives Herstellen einer Metallschicht zum Herstellen von Kontaktanschlüssen nach allen Source-, Gate- und Drainzonen gleichzeitig mit den metallischen Gateelektroden.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen näher beschrieben. Dabei zeigen
Fig. 1 — 13 Querschnittsansichten durch ein Halblei-
!5 terplättchen zur Darstellung der verschiedenen Verfahrensschritte zur Herstellung einer Halbleiterstruktur mit bei der Herstellung sich selbst ausrichtenden Silicium-Gates und Metall-Gates von Feldeffekttransistoren und mit einer ladungsgekoppelten Vorrichtung, wobei nur fünf Maskierschritte erforderlich sind,
Fig. 14 eine Querschnittsansicht s-^.es Halbleiterplättchens mit einer Halbleiteranordnung mit mindestens drei dünnen Oxidbereichen, die durch Silicium-Nitrid bedeckt sind, in denen eine seblsttätig ausgerichtete Silicium-Gate-Elektrode eine Metall-Gate-Elektrode und eine Anzahl von Silicium-Gates und Metall-Gates voneinander durch Oxidisolationen getrennt sind und einen Silicium-Gate-FET, einen Metall-Gate-FET und eine ladungsgekoppelte Schieberegisterschaltung bilden und
F i g. 15 eine Querschnittsansicht einer ladungsgekoppelten Zelle für wahlfreien Zugriff, in der eine metallische Wortleitung unmittelbar anschließend an eine durch Diffusion erzeugte Bitleitung angeordnet ist, die unter einer dicken Oxidschicht liegt. In der Zelle für wahlfreien Zugriff wird polykristallines Silicium als Speicherplatte benutzt.
In Fig. 1 ist eine Querschnittsansicht eines Halbleiterplättchens dargestellt, das aus Silicium besteht, und durch Einführen eines geeigneten Dotierungsstoffes auf n-Lei«fähigkeit dotiert ist. Das Halbleiterplättchen 1 weist eine sehr fein polierte Oberfläche auf und besitzt einen spezifischen Widerstand von 1 Ohm-Zentimeter.
In Fig.2 ist das gleiche Halbleiterplättchen 1 mit einer darüberliegenden Schicht aus thermisch aufgewachsenem Silicium-Dioxyd dargestellt. Die Schicht 2 kann durch Erhitzen des Plättchens 1 in einer oxydierenden Atmosphäre hergestellt werden. Beispielsweise kann man das Plättchen 1 in einer Wasserdampfatmo-Sphäre bei 1000° C so lange erhitzen, bis eine Silicium-Dioxydschicht von etwa 600 nm Dicke erzielt ist.
Der nächste Verfahrensschritt, dessen Ergebnisse in F i g. 3 gezeigt sind, besteht im Ätzen einer Anzahl Bereiche J. in der Silicium-Dioxydschicht 2. Die Bereiche 3 werden dadurch erhalten, daß man einen geeigneten Photolack in üblicher Weise auf dem Plättchen anbringt und das Plättchen 1 in einer Zentrifuge schleudert, um einen gleichmäßigen Überzug von Photolack auf der Oberfläche des Plättchens zu erzielen. In einem ersten Maskierschritt wird ein Abbild des zu erzeugenden Musters dadurch hergestellt, daß der Photolack über sine entsprechende Maske mit ultraviolettem Licht belichtet wird. Dieses so entwickelte Muster wird oann in üblicher Weise entwickelt und die entwickelten Bereiche werden anschließend entfernt, so daß freiliegende Oberflächenbereiche auf der Silicium-Dioxydschicht 2 verbleiben. Mit einem geeigneten Lösungsmittel werden dann die freiliegenden Bereiche der Silicium-Dioxid-
schicht 2 abgeätzt, beispielsweise mit einer gepufferten Lösung aus Fluorwasserstoffsäure und Ammoniurn-Fluorid. Nach dem Ätzvorgang liegen die Bereiche 3 frei, während andere Oberflächenbereiche des Plättchens 1 durch dicke Oxidschichten 4 der früheren Schicht 2 bedeckt sind.
Im nächsten, in Fig.4 gezeigten Verfahrensschritt werden dünne Oxidbereiche 5 thermisch in den Bereichen 3 aufgewachsen, so daß sich eine ununterbrochene Schicht aus Silicium-Dioxid bildet, die aus dicken und dünnen Oxidbereichen 4 bzw. 5 besteht. Das thermische Aufwachsen von Silicium-Dioxid wird in ähnlicher V/eise durchgeführt wie das Aufwachsen der Schicht 2, mit der Ausnahme, daß diesmal das Silicium-Oxid in einer Sauerstoffumgebung erzeugt wird. Die dünnen Oxidschichten 5 sind etwa 30 nm dick.
Anschließend werden die Oberflächen der dicken Oxidbereiche 4 und der dünnen Oxidbereiche 5 mit einer Schicht aus Silicium-Nitrid überzogen, wie dies in Tig.5 tu sehen ist. Die Schicht 6 aus Siücium-Nitrid kann beispielsweise durch pyrolithische Zersetzung von Silan und Ammoniak bei erhöhter Temperatur von etwa 10000C oder durch andere bekannte Verfahren aufgebracht werden. Diese Abscheidung der Schicht 6 wird so lange durchgeführt, bis die Schichtstärke etwa 35 nm beträgt.
In einem weiteren Verfahrensschritt, der in F i g. 6 gezeigt ist, wird eine Schicht 7 aus polykristallinem Silicium auf der Oberfläche der Silicium-Nitridschicht 6 abgelagert. Diese polykristalline Schicht 7 kann beispielsweise durch pyrolithische Zersetzung einer Silicium-Verbindung, wie z. B. Silan, oder durch Aufdampfen oder Kathodenzerstäubung von Silicium aufgebracht werden. Zur Bildung der Schicht 7 durch Pyrolyse wird das Halbleiterplättchen 1 auf etwa 10000C erhitzt und einer Atmosphäre mit einem Gas SiHi ausgesetzt, das auf der Silicium-Nitridschicht 6 eine polykristalline Schicht 7 aus Silicium bildet. Da die Silicium-Nitridschicht 6 die Bildung einkristallinen Siliciums nicht zuläßt, ist die Schicht 7 tatsächlich polykristallin. Was aber die tatsächlichen Ergebnisse betrifft, könnte die Schicht 7 sowohl aus polykristallinem Silicium, als auch aus einkristal'inem Silicium bestehen. Die Schicht 7 ist etwa 800 nm dick.
Anschließend, wie in F i g. 7 zu sehen, wird die Schicht 7 aus polykristallinem Silicium mit einer Schicht 8 thermisch aufgewachsenem Silicium-Dioxids von ungefähr 100 nm Stärke überzogen, wobei diese Schicht 8 in ähnlicher Weise wie die Schicht 2 oder die dünnen Oxidschichten 5 in F i g. 2 bzw. 4 gebildet wird.
Gemäß F i g. 8 sind große Teile der polykristallinen Schicht 7 und der thermisch aufgewachsenen Oxidschicht 8 entfernt worden, so daß kleine Bereiche T übrigbleiben, die mit Schichten 8' der thermisch aufgewachsenen Silicium-Dioxidschicht 8 überzogen sind. Dieses Entfernen großer Teile der Schichten 7 und 8 wird in einem zweiten Maskierschritt durch genaue Abgrenzung der Silicium-Dioxidbereiche 8' mittels bekannter photolithographischer und Ätzverfahren durchgeführt Nach Belichten eines handelsüblichen Photolacks, Entwickeln der belichteten Bereiche und Entfernen der belichteten Bereiche wird ein Ätzmittel für Silicium-Dioxid auf die freiliegenden Oberflächenbereiche der Schicht 8 angesetzt Das Ätzmittel entfernt die Silicium-Dioxidschicht 8 überall, mit Ausnahme der Bereiche, die durch das nichtentwickelte Photolackmuster geschützt sind. Beim Erreichen der Schicht 7 wird ein weiteres geeignetes Ätzmittel, wie z. B. eine heiße Mischung von Äthylen-Diamin, Pyrocatechol und Wasser benutzt, um alle Teile der polykristallinen Siliciumschicht 7 zu entfernen, mit Ausnahme der Abschnitte T, die unterhalb der Silicium-Dioxidbereiche 8' liegen. Die- r< se Bereiche wirken nunmehr als eine Ätzmaske, so daß die polykristallinen Bereiche T stehenbleiben. Da das Ätzmittel für das polykristalline Silicium die darunterliegende Schicht 6 aus Silicium-Nitrid nicht angreift, ist dieser Verfahrensschritt bei der Ätzung praktisch dann
ίο beendet, wenn die gewünschten Bereiche der polykristallinen Schicht 7 entfernt sind. Zu diesem Zeitpunkt werden die verbleibenden Bereiche 8' der Silicium-Dioxidschicht 8 entfernt, so daß nur noch die freiliegenden Bereiche der Silicium-Nitridschicht 6 und der Bereiche 7' der polykristallinen Siliciumschicht 7 verbleiben, die, wie noch gezeigt wird, selbst ausgerichtete Silicium-Gates der letztlich zu bildenden Halbleitervorrichtungen bilden, wie dies in Fig. 14 dann zu sehen ist. Die Bereiche 8' des Silicium-Dioxids werden durch Tauchätzen in einem Ätzmitte! entfern?; das gleich dem im Zusammenhang mit F i g. 3 erwähnten Ätzmittel ist, das weder das darunterliegende polykristalline Silicium 7', noch die freiliegenden Oberflächenbereiche der Silicium-Nitridschicht 6 angreift.
Nach dem zweiten Maskierschritt wird eine Schicht 9 von chemisch aus der Dampfphase niedergeschlagenem Silicium-Dioxid von ungefähr 100 nm Dicke auf den freiliegenden Bereichen der Silicium-Nitridschicht 6 und der polykristallinen Siliciumbereiche T niedergeschlagen. Die Schicht 9 wird chemisch aus der Dampfphase aus einem Orthosilicatsystem niedergeschlagen, in dem Tetraäthylorthosilicat in Sauerstoff bei einer Temperatur von 4500C zur Bildung einer Schicht von Silicium-Dioxid zersetzt wird. Die Schicht 9 wird dann durch Erhitzen bei 1000°C verdichtet Da thermisch aufgewachsenes Silicium-Dioxid sich nicht leicht auf Siliciumnitrid bilden kann, während es sich auf polykristallinem Silicium bildet, wird hier für eine Silicium-Dioxidschicht 9 der chemische Niederschlag aus der Dampfphase benutzt, um einen ordentlichen Niederschlag auf der Silicium-Nitridschicht 6 zu erzielen, und um dann ein Material zu haben, das bei sauberer Begrenzung als Maske für Teile der darunterliegenden Silicium-Nitridschicht 6 dienen kann. Dieser dritte Maskierschritt wird gemäß F i g. 9 durchgeführt
Bei dem Maskierungsschritt gemäß F i g. 9 wird ein Photolack in üblicher Weise durch eine Maske belichtet, die die Belichtung bestimmter Bereiche gestattet, so daß nach Entwicklung der belichteten Bereiche und Entfernen der unbelichteten Bereiche der Photolack 10 verbleibt. Diese Photolackbereiche 10 schützen die darunterliegenden Bereiche der chemisch aus der Dampf{.viase abgeschiedenen Silicium-Dioxidschicht 9, deren übrige Bereiche freiliegen. Die freiliegenden Bereiche der
Schicht 9 werden dann in einer gepufferten Ätzlösung für Silicium-Dioxid geätzt, wodurch die freiliegenden Bereiche der Silicium-Dioxidschicht 9 bis auf die Silicium-Nitridschicht 6 und die polykristalline Siliciumschicht T abgeätzt werden. Zu diesem Zeitpunkt sind alle Bereiche der Silicium-Dioxidschicht 9 entfernt, mit Ausnahme derjenigen Bereiche unter dem Photolack 10. Die Photolackbereiche 10 werden dann entfernt und die Bereiche 9' der Oxidschicht 9 wirken während der Entfernung des Silicium-Nitrids als Maske zum Schutz der darunterliegenden Silicium-Nitridbereiche, wie es im Zusammenhang mit F i g. 10 noch besprochen wird.
Die Struktur der F i g. 10 ergibt sich daraus, daß man die nichtmaskierten Bereiche der Silicium-Nitridschicht
6 heißer Phosphorsäure aussetzt, die die maskierenden Oxidbereiche 9' nicht merklich angreift. Aus Fig. 10 sieht man, daß die polykristallinen Bereiche T außerdem als Masken für die ^darunterliegenden Bereiche der SiIicium-Nitridschicht 6 wirken.
Aus F i g. 10 erkennt man ferner, daß die Bereiche der dünnen Oxidschichten 5 jetzt frei liegen, während die Siliciun·, Nitridschicht 6 durch die Bereiche 9' der chemisch aus der Dampfphase niedergeschlagenen Silicium-Dioxidschicht 9 und durch die Bereiche T aus polykristallinem Silicium maskiert sind. Zu diesem Zeitpunkt werden die freiliegenden dünnen Oxidbereiche 5 und die Bereiche 9' der Oxidschicht 9 in einem Tauchätzverfahren mii einer gepufferten Lösung von Fluorwasserstoffsäure und Ammonium-Fluorid entfernt, das weder das Silicium-Nitrid, noch das polykristalline Silicium angreift, wobei dieser Verfahrensschritt zeitlich so gesteuert wird, daß die dicken Oxidbereiche 4 um nur einen Bruchteil ihrer Stärke verringert werden. Nach Einwirken des obengenannten Ätzmittels sind Teile der Siliciumoberfläche in den Bereichen 3 freigelegt, mit Ausnahme der Teile, wo die Bereiche durch eine darüberliegende Silicium-Nitridschicht oder durch eine polykristalline Siliciummaske abgedeckt sind. Die Struktur nach der Tauchätzung zum Entfernen der Oxidbereiche 9' und nach der Entfernung der Bereiche der dünnen Oxidschicht 5 ist in F i g. 11 gezeigt.
In F i g. 11 sind die verbleibenden dünnen Oxidbereiche mit 5', die verbleibenden Silicium-Nitridbereiche mit 6' und die polykristallinen Silicium-Gates mit T bezeichnet Auf diese Weise werden Fenster 11, in die eine p+-Diffusion eingebracht werden soll, sauber begrenzt.
F i g. 12 zeigt das Ergebnis der Diffusion eines p-Leitfähigkeit hervorrufenden Dotierungsstoffes durch die Fenster 11 in das Halbleiterplättchen 1 zur Bildung der Diffusionszonen 12. Dies wird beispielsweise dadurch erzielt, daß ein Dotierungsmittel, wie z. B. Bor, als dünne Schicht über den Fenstern 11 aufgelegt wird. Anschließend wird das Plättchen auf eine Temperatur von 1000° C ausreichend lange erhitzt, um die gewünschte Diffusionstiefe zu erzielen. Nach Bildung der Diffusionsbereiche 12 wird das Plättchen 1 erneut zur Bildung eines Überzugs 13 aus Silicium-Dioxid thermisch oxidiert, mit Ausnahme der Bereiche, wo die Silicium-Nitridbereiche 6' freiliegen. Das Plättchen 1 wird für eine ausreichend lange Zeit thermisch oxidiert zur Bildung einer Silicium-Dioxidschicht von ungefähr 400 nm Dikke über den diffundierten Bereichen 12 und den polykristallinen Silicium-Bereichen T. Die freiliegenden Silicium-Nitridbereiche 6' verhindern während dieses thermischen Oxidationsschrittes die Bildung einer Oxidschicht Im Beispiel bildet der äußerste linke Silicium-Nitridbereich 6' in F i g. 12 einen sich selbsttätig ausrichtenden Kanalbereich, in dem eine metallische Gateelektrode gebildet werden kann.
In einem vierten Maskierungsschritt in Fig. 13 werden Kontaktöffnungen 14 und 15 nach den diffundierten Bereichen 12 bzw. nach den polykristallinen Siliciumbereichen T durch übliche photolithographische Maskier- und Ätzverfahren geöffnet wie sie bereits beschrieben und bekannt sind.
In einem fünften und letzten Maskierschritt wird ein Metall, wie z. B. Aluminium, überall auf den Oberflächen der Silicium-Dioxidschicht 13, den Silicium-Nitridbereichen 6' und in Kontaktöffnungen 14 und 15 zur Kontaktierung der Diffusionsbereiche \2 und der polykristallinen Siliciumbereiche T niedergeschlagen. Die Aluminiumschicht wird dann durch ein photolithographisches Maskier- und Ätzverfahren bekannter Art genau abgegrenzt und bildet eine Aluminium-Gateelektrode 16 auf dem Silicium-Nitridbereich 6', der einen sich selbst ausrichtenden Kanal zwischen den beiden p+-Diffusions- bereichen 12 begrenzt, ferner einen Kontakt 17 in der öffnung 14 zur Kontaktierung des Diffusionsbereichs 12, einen Gate-Kontakt 18 in der öffnung 15 nach dem polykristallinen Siliciumbereich 7', der in Fig. 14, wie ersichtlich, eine sich selbsttätig ausrichtende Silicium- Gateelektrode zwischen zwei p+-Diffusionsbereichen 12 bildet und die Metall-Gateelektroden 19, deren eine in unmittelbarer Nachbarschaft einer Diffusionszone 12 liegt, die unter einer dicken Oxidschicht liegt und von der benachbarten polykristallinen Siliciumbereichs schicht T isoliert ist, die nunmehr eine polykristalline Silicium-Gateelektrode für eine ladungsgekoppelte Halbleitervorrichtung bildet. In Fig. 14 ist eine weitere Metall-Gateelektrode 19 gezeigt, die zwischen den polykristallinen Bereichen T liegt und von diesen durch eine Isolierschicht aus Oxid 13 isoliert ist. Vor der genauen Abgrenzung werden etwa 1200 nm starke Aluminiumschichten aufgetragen.
Aus Fig. 14 erkennt man, daß durch das Verfahren gemäß der Erfindung mit nur fünf Maskierungen tat sächlich drei verschiedene Halbleitervorrichtungen er zeugt worden sind. Diese Halbleitervorrichtungen sind ein Metall-Gate-Feldeffekttransistor mit einem selbst ausgerichteten dünnen Oxid-Nitridbereich unter dem Metall-Gate 16, ein selbstausgerichteter Silicium-Gate- Feldeffekttransistor und eine ladungsgekoppelte Halb leitervorrichtung mit Metall- und Silicium-Gateelektroden.
Das Herstellungsverfahren, wie es bisher beschrieben wurde, diente der Herstellung von Halbleitervorrich tungen mit p-leitenden Kanälen. Selbstverständlich kann das Verfahren auch so abgewandelt werden, daß dadurch Halbleitervorrichtungen mit η-leitenden Kanälen herstellbar sind. Selbstverständlich kann von jeder Art Halbleitervorrichtung mehr als eine auf einem Halbleiterplättchen hergestellt werden. Im Zusammenhang mit der in Fig. 14 gezeigten ladungsgekoppelten Halbleitervorrichtung ergibt sich, daß für ein Schieberegister eine weitere Diffusionszone 12 mit einem Kanalbereich 5' zwischen den Paaren von Diffusionszonen 12 vorzusehen ist, über denen polykristalline Silicium-Gateelektroden T und Metall-Gateelektroden 19 liegen, so daß eine Ladung von einem Paar Diffusionszonen nach einem weiteren Paar von Diffusionszonen schrittweise übertragen werden kann. Soll eine Speicherzelle für wahlweisen Zugriff aufgebaut werden, dann ist nur eine einzige Diffusionszone erforderlich, da die Ladung in eine Speicherzelle aus einem Diffusionsbereich und aus der Speicherzelle über den gleichen Diffusionsbereich verschoben wird. Diese Anordnung ist mit einer gestri chelten Umrandung 20 in F i g. 14 dargestellt und ist im Zusammenhang mit F i g. 15 näher beschrieben.
Fig. 15 zeigt eine Speicherzelle für wahlfreien Zugriff, bestehend aus einer ladungsgekoppelten Halbleitervorrichtung mit einem Aluminium- und einem Silici- um-Gate, welche gemäß dem Verfahren, das in den Fig. 1 bis 14 gezeigt ist hergestellt wurde. Diese hier gezeigte Anordnung unterscheidet sich von anderen ladungsgekoppelten Zellen dadurch, daß die metallische Wortleitung 19 unmittelbar neben dem p+-Diffusions bereich angeordnet ist, der im Bereich der ladungsge- koppeiten Halbleitervorrichtung eine eindiifundierte Bitleitung ist Die metallische Wortleitung 19 liegt auf einer Silicium-Nitridschicht 6', wobei dieser Bereich
wiederum auf einer dünnen Oxidschicht 5' angeordnet ist. Dicke Oxidbereiche 13 liegen über Diffusionsbereichen 12 und zwischen einer polykristallinen Silicium-Speicherplatte T. Legt man ein geeignetes Potential an die Speicherplatte T aus polykristallinem Silicium an, so a wird im Halbleiterplättchen 1 die in Fig. 15 durch eine gestrichelte Linie 21 angezeigte Potentialsenke gebildet. In dieser Anordnung wird Information in Form einer Ladung aus de eindiffundierten Bitleitung 12 durch die Wirkung der metallischen Wortleitung 19 in die Potentialsenke 21 eingeführt, wenn diese Elektroden entsprechend betätigt sind. Andererseits wird die Ladung der Potentialsenke 21 über einen Kanal, der durch die !.;' Wirkung der metallischen Wortleitungen 19 gebildet ist,
?! nach dem Diffusionsbereich 12 übertragen, wenn diese
!$ Elektroden in der für ladungsgekoppelte Halbleiteran-
ϊ| Ordnungen üblichen Weise betätigt sind. In F i g. 15 muß
fjj darauf hingewiesen werden, daß die metallische Wort-
'% leitung 19 und die aus polykristallinem Silicium beste-
jij hende Speicherplatte T gegeneinander durch eine Oxid-
Φ schicht 13 isoliert sind. Die ladungsgekoppelte Speicher-
'$ zelle für wahlfreien Zugriff gemäß F i g. 15 hat einen bei
Sv der Herstellung sich selbsttätig ausrichtenden Kanal,
/ über dem die metallische Wortleitung 19 niedergeschla-
w gen ist. Unter diesen Umständen kann eine geringe
.& Fehlausrichtung der Metallmaske zugelassen werden,
j| da der Kanalbereich bei der Herstellung sich selbst aus-
'ä richtet. Ferner erfordert diese Halbleitervorrichtung
',:;■ keine Bildung von Kontaktöffnungen.
■'"'■ In dem Vorangegangenen wurde ein Herstellverfah-
j ren mit fünf Maskierungsschritten beschrieben wurde,
ψ bei dem eine neue Reihenfolge der Herstellungsschritte
ti die gleichzeitige Bildung von drei unterschiedlichen
% Halbleitervorrichtungen auf dem gleichen Halbleiter-
,» plättchen gestattet, nämlich die Bildung von Silicium-
fS Gate-Feldeffekttransistoren und Metall-Gate-Feldef-
>;.' fekttransistoren mit jeweils selbsttätig ausgerichteten
ί| Gateelektroden und von ladungsgekoppelten Halblei-
p tervorrichtungen mit Metall-Gates bzw. Siiicium-Gates.
'i
f| Hierzu 3 Blatt Zeichnungen
50
55
60
65

Claims (1)

  1. Patentanspruch:
    Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren mit selbsttätig ausgerichteten metallischen oder aus polykristallinem Silicium bestehenden, durch eine dünne Isolierschicht von einem Halbleitersubstrat isolierten Gateelektroden und den damit zusammenwirkenden Source- und Drainzonen sowie von ladungsgekoppelten Vorrichtungen mit metallischen bzw. aus polykristallinem Silicium bestehenden Gateelektroden und Anschlußkontakten für Source-, Darain- und Gateelektroden, gekennzeichnet durch folgende Verfahrensschritte:
DE2331393A 1972-06-30 1973-06-20 Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen Expired DE2331393C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00267879A US3834959A (en) 1972-06-30 1972-06-30 Process for the formation of selfaligned silicon and aluminum gates

Publications (2)

Publication Number Publication Date
DE2331393A1 DE2331393A1 (de) 1974-01-17
DE2331393C2 true DE2331393C2 (de) 1984-08-09

Family

ID=23020517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2331393A Expired DE2331393C2 (de) 1972-06-30 1973-06-20 Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen

Country Status (7)

Country Link
US (1) US3834959A (de)
JP (1) JPS543599B2 (de)
CA (1) CA984523A (de)
DE (1) DE2331393C2 (de)
FR (1) FR2191274A1 (de)
GB (1) GB1418231A (de)
IT (1) IT987430B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147226A (en) * 1975-06-13 1976-12-17 Nec Corp Semiconductor memory device
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4827448A (en) * 1976-09-13 1989-05-02 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4182636A (en) * 1978-06-30 1980-01-08 International Business Machines Corporation Method of fabricating self-aligned contact vias
US4238275A (en) * 1978-12-29 1980-12-09 International Business Machines Corporation Pyrocatechol-amine-water solution for the determination of defects
JPS5660052A (en) * 1980-10-20 1981-05-23 Toshiba Corp Semiconductor memory device
JPH0630355B2 (ja) * 1983-05-16 1994-04-20 ソニー株式会社 半導体装置
JPH0618263B2 (ja) * 1984-02-23 1994-03-09 日本電気株式会社 電荷転送素子
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2050320A1 (de) * 1970-10-13 1972-04-20 Siemens Ag Halbleiteranordnung

Also Published As

Publication number Publication date
CA984523A (en) 1976-02-24
JPS543599B2 (de) 1979-02-24
JPS4964382A (de) 1974-06-21
GB1418231A (en) 1975-12-17
US3834959A (en) 1974-09-10
FR2191274A1 (de) 1974-02-01
DE2331393A1 (de) 1974-01-17
IT987430B (it) 1975-02-20

Similar Documents

Publication Publication Date Title
DE3106202C2 (de)
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE2661098C2 (de)
DE3809653C2 (de)
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE4433086A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0000327A1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE68916120T2 (de) Verfahren zur Herstellung einer integrierten Speicher-Zelle.
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3203898A1 (de) Verfahren zum herstellen von strukturen oder mustern
DE2922016A1 (de) Vlsi-schaltungen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE3125064A1 (de) &#34;verfahren zum herstellen eines integrierten schaltkreises&#34;
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE3927176C2 (de)
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
EP0028786B1 (de) Ionenimplantationsverfahren

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: MOENIG, A., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee