DE2314260A1 - Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE2314260A1
DE2314260A1 DE19732314260 DE2314260A DE2314260A1 DE 2314260 A1 DE2314260 A1 DE 2314260A1 DE 19732314260 DE19732314260 DE 19732314260 DE 2314260 A DE2314260 A DE 2314260A DE 2314260 A1 DE2314260 A1 DE 2314260A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
areas
regions
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19732314260
Other languages
English (en)
Inventor
Benjamin Agusta
Joseph Juifu Chang
Madhukar Laxman Joshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2314260A1 publication Critical patent/DE2314260A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Böblingen, 12. März 1973 mö-we 2314260
Anmelderin: International Business Machines Corporation, Armonk, N.Y. 1O5O4 Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: BU 971 016
Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine ladungsgekoppelte Halbleiteranordnung zur Informationsspeicherung-übertragung an der Oberfläche eines Halbleiterkörpers verfügbarer beweglicher Ladungen unter Einwirkung eines elektrischen Feldes aus einer im wesentlichen dreischichtigen Struktur, nämlich einem einkristallinen Halbleiterkörper, einer diesen bedeckenden Isolierschicht sowie einer darauf vorgesehenen leitfähigen Beschichtung zur zeitlich veränderlichen Ausbildung von Potentialmulden bzw. Verarmungsgebieten im Halbleiterkörper entlang des vorgesehenen Ladungsweges sowie ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
In jüngster Zeit wurden in der Fachliteratur Halbleiteranordnungen beschrieben, die im wesentlichen ohne feste PN-Übergänge auskommen. Dabei wird die Eigenschaft eines einkristallinen Halbleitermaterials ausgenutzt, im Zusammenwirken mit entsprechenden Elektroden auf einer den Halbleiterkörper bedeckenden Isolierschicht Ladungen bzw. Ladungsträgeransammlungen an der Oberfläche des Halbleiterkörpers zu definieren. Diese übergangs-
309850/0798
losen Halbleiteranordnungen werden als ladungsgekoppelte Elemente (charge coupled devices) bezeichnet.
Eine bekanntgewordene derartige Anordnung arbeitet grundsätzlich wie folgt. Durch das Anlegen von drei phasenverschobenen Spannungen an die auf der Isolierschicht über dem Halbleiter körper verlaufenden Elektroden werden innerhalb des Halblei terkörpers drei verschiedene, räumlich abgegrenzte Verarmungsgebiete mit entsprechend verschiedenen Feldstärken erzeugt. In diese Verarmungsgebiete injizierte, frei bewegliche Ladungen werden unter dem Einfluß der besonderen elektriscnen Feld verteilung durch den Halbleiterkörper transportiert. Durch die jeweilige Wahl und zeitliche. Steuerung der Elektrodenspannungen können die Ladungen irr. Halbleiterkörper bewegt, gespeichert oder in bestimmter Weise verzögert- werden {Electronics vom 30, März 1970, Seiten 45 und 45· Electronics voir. 1. Mai 19/0, Seiten 112 bis 118). Weiterhin sine F-^laeffp.kttransistorstruktursn bekanntgeworden, bei dene:.. :, η Ee---- .er der Kanalzone ^verschieden leitfähige Bereiche im Halbleiterkörper bzw, ungleichmäßige Gate-Isolierschichten vorgeschlace- werden (ÜS-Pater.te 3 374 und 3 374 407). Diese Strukturer retraffen jedoch ausschließlich Feldeffekttransistorer; mit f.er. dafür typischen Eigenschaften einer Transistorverstärkung uiiC. dienen zur Verbesserung der Verstärkungs- bzw, Frequenzeigenschaften. Die genannten Maßnahmen werden im übriger: im Gegensatz zur Erfindung lateral, d.h. in Querrichtung zuir, Kanalstroir· ergriffen, so daß sich ein ladungsgekoppelten Elementen vergleichbarer Effekt dort gar nicht einstellt. Aus der üS-PS 3 4 30 112 ist eine Feldeffekt transistorstruktur bekanntgeworden., bei der der Kanalbereich unterschiedliche spezifische Widerstände aufweist, wodurch bessere Schalteigenschaften und insbesondere eine verbesserte, der Vakuumtriode entsprechende Betriebsweise ermöglicht wird. Die US-PS 3 475 2 34 betrifft schließlich ein Verfahren zur Herstellung einer Feldeffekttransistorstruktur, bei dem durch
Bü 971 °16 3098 5 0/0798
Benutzung eines mehrfach geschichteten Dielektrikums sowie eines selbst begrenzenden Ätzverfahrens eine exakte Ausrichtung der Gateelektrode relativ zu den Source- und Draingebieten sichergestellt wird. Dies wird insbesondere durch Verwendung eines Silleium-Gates erreicht, das gleichzeitig als Diffusionsmaske bei der Diffusion der Source- und Draingebiete dient und derselben Diffusion unterworfen wird.
Die Aufgabe der Erfindung besteht in einer weiteren Verbesserung derartiger ladungsgekoppelter HaIbIelteranordnungen, wobei insbesondere eine höhere effektive Ladungsdichte speicher- bzw. transportierbar sein soll und wobei schädliche Ofoerflächeninversionsproblerne weitgehend ausgeschaltet werden sollen. Die anzugebende Halbleiteranordnung soll darüberhinaus geeignet sein, zusammen mit einer selbstjustierten Feldeffekttransistorstruktur integriert zu werden. Weiterhin soll ein Verfahren zur Herstellung einer solchen Halbleiteranordnung angegeben werden. , .
Ausgehend von einer ladungsgekoppelten Halbleiteranordnung der eingangs genannten Art ist die Erfindung dadurch gekennzeichnet, daß im Halbleiterkörper erste Gebiete mit einem ersten spezifischen Widerstandswert und dazwischenliegende zweite Gebiete mit einem zweiten spezifischen Wi de rs-tan ds wert angeordnet sind, daß die Oberfläche des Halbleiterkörpers von einer Isolierschicht bedeckt ist, die in eine Anzahl erster Bereiche mit einer ersten Dicke und in eine Anzahl zweiter Bereiche mit einer zweiten Dicke aufgeteilt ist, daß die ersten Bereiche der isolierschicht voneinander durch die zweiten Bereiche der Isolierschicht getrennt sind und je ein Gebiet vom ersten spezifischen Widerstandswert und die zweiten Bereiche der Isolierschicht je ein Gebiet vom zweiten spezifischen Widerstandswert bedecken, und daß auf der Isolierschicht Elektroden angeordnet sind, die jeweils zwei benachbarte, derart unterschiedliche Bereiche der Isolierschicht bedecken. Eine besonders vorteilhafte Ausgestaltung der Erfindung sieht
BU971°16 309850/0798
23H260
vor, daß die Oberfläche des Halbleiterkörpers von einer mehrere Schichten aufweisenden Isolierschicht bedeckt ist, daß die ersten Bereiche der Isolierschicht aus einer relativ dünnen Oxidschicht bestehen und daß in den zweiten Bereich der Isolierschicht zusätzlich zu dieser dünnen Oxidschicht relativ dicke Blöcke aus einem Oxid vorgesehen sind, so daß sich eine entsprechend den im Halbleiterkörper vorgesehenen Dotierungsgebieten gestufte Isolierschichtbedeckung ergibt. In einer weiteren Ausbildung der Erfindung ist vorgesehen, daß auf den Deckflächen der zweiten Isolierschichtbereichen ein dünner, elektrisch leitfähiger Überzug, vorzugsweise aus Chrom, und auf den ersten Isolierschichtbereichen eine Schicht aus polykristallinem Halbleitermaterial, vorzugsweise aus Poly-Silicium, angeordnet ist, und daß darüber Elektrodenstreifen zur Verbindung je zwei benachbarter, mit der leitfähigen Schicht bzw. dem Überzug bedeckter Isolierschichtbereiche vorgesehen sind.
Ein bevorzugtes Verfahren zur Herstellung der erfindungsgemäßen Halbleiteranordnung besteht darin, daß auf die Oberfläche eines Halbleiterkörpers eine dünne Isolierschicht, z.B. aus Siliciumdioxid aufgewachsen wird, daß auf diese erste Schicht eine relativ dicke Schicht eines halb leitenden Materials, z.B. PoIy-Silicium, niedergeschlagen wird, wobei diese Schicht verzugsweise dieselbe Leitfähigkeit wie der Halbleitergrundkörper ausweist, daß diese Schicht aus halbleitendem Material mit einer Siliciumnitridschicht überzogen wird, welche als Maske beim selektiven Ätzen des PoIy-Siliciums sowie als Diffusionsmaske dient und daß eine erste Diffusion oder Ionenimplantation in den Bereich des Halbleiterkörpers vorgenommen wird, der zwischen der Feldeffekttransistorstruktur und der ladungsgekoppelten Anordnung liegt, um Oberflächeninversionsprobleme zu verhindern bzw. eine gute Isolation zwischen diesen beiden Anordnungen im Halbleiterkörper zu erzielen. Dieses erste Dotierungsgebiet kann als Schutzring um die Feldeffekttransistorstruktur sowie die ladungsgekoppelte Anordnung herum ausgebildet
BU 971 016 30 98 50/0 798
23U260
sein. Eine zweite Diffusion kann sich daran anschließen, um die Drain- und Sourcegebiete der Feldeffekttransistorstruktur herzustellen. Im Rahmen einer dritten Diffusion in selektive Bereiche der ladungsgekoppelten Anordnung werden dort gegenüber dem Halbleitergrundkörper höher dotierte Gebiete vom gleichen Leitfähigkeitstyp wie der Halbleitergrundkörper erzeugt, wodurch der Wirkungsgrad sowie die Ladungsdichte, die zur Speicherung zur Verfügung steht, beträchtlich erhöht wird.
Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Die Erfindung wird in der folgenden Beschreibung unter Zuhilfenahme der Zeichnungen näher erläutert. Die Fign. 1 bis 6 zeigen Schnittdarstellungen in verschiedenen HersteIlungsphasen.
Anhand der Zeichnungen wird eine Halbleiterschaltung bezüglich ihrer Herstellung und Arbeitsweise beschrieben, die einen selbstjustierten Feldeffekttransistor sowie eine ladungsgekoppelte Halbleiteranordnung umfaßt. Die Arbeitsweise von Feldeffekttransistoren und/oder ladungsgekoppelten Anordnungen ist aus der eingangs genannten Literatur bekannt.
In den Fign. 1 bis 6 ist ein einkristalliner Körper aus Halbleitermaterial 10, z.B. aus P Silicium, dargestellt, der vorzugsweise einen spezifischen Widerstand von etwa 10 Ohm cm aufweist. Dieser spezifische Widerstandswert zeigt an, daß das Halbleitermaterial 10 eine Verunreinigungskonzentration von etwa 10 Atomen/cm besitzt. Zur Herstellung der gewünschten ladungsgekoppelten Anordnung sollte der spezifische Widerstandswert des Ausgangsmaterials so hoch wie möglich gewählt werden. Da jedoch in demselben Halbleiterkörper 10 auch eine Feldeffekttransistorstruktur ausgebildet werden soll, muß der spezifische Widerstandswert wegen der an die Feldeffekttransistor-Charakteristiken gestellten Anforderungen etwas niedriger gewählt werden. Für Feldeffekttransistorstrukturen sollte
BU 971 016
309850/0798
23U260
der spezifische Widerstand etwa 10 Ohm cm oder weniger betragen.
Zwar wird bei der Beschreibung der Erfindung im Rahmen dieses Ausführungsbeispiels ein P leitfähiges Halbleitermaterial vorausgesetzt, im Rahmen der Erfindung kann jedoch ebenfalls von einem Halbleitermaterial entgegengesetzten Leitfähigkeitstyps ausgegangen werden.
Im Anschluß an einen Reinigungsschritt der oberen Oberfläche
11 des Halbleiterkörpers 10 wird darauf eine etwa 600 S dicke Schicht 12 aus Siliciumdioxid gebildet. Diese Schicht 12 kann durch einen chemischen Aufdampfscnritt unter Aufheizen des Halbleiterkörpers auf 1100 und 1200 0C in einsr geringe Mengen Sauerstoff enthaltenden Wassersroffatmosphäre über etwa 20 Mi nuten erzeugt werden.
Im Anschluß an die Ausbildung der Siliciumdioxidschicht 12 kann eine Siliciumnitridschicht i.. mit einer ''icke von etwa 150 8 darauf gebildet werden. Ein besonderes Verfahren zur Ausbildung solcher Siliciumnitridüberzüge besteht aus einer an sich bekannten Behandlung f hex der Si lan (SiH } und Ammoniak (NH3) in einem Trägergasstron aus Wasserstoff gemischt und in eine Reaktionskammer eingeführt werden, in der der Siliciumhalbleiterkörper auf einer Temperatur von etwa 900 C gehalten wird. Bei dieser Temperatur zersetzt sich das Silan, so daß die Schicht 13 auf der Siliciumdioxidschicht
12 entsteht. Diese Schicht braucht nicht dicker als 150 R zu sein.
Daran anschließend wird auf die Siliciumnitridschicht 13 eine etwa 2000 8 dicke Poly-Siliciumschicht 14 mit etwa ΙΟ16 Ρε to rs te Ilen/ cm aufgewachsen. Diese Poly-Siliciumschicht la Pt man mittels bekannter Epi taxi alte chniken aufwachsen, Inder;· man die Anordnung in eine auf etwa 900 0C erhitzte Reactions- kammer mit in einem Wasserstoffstrom enthaltenem zersetztem
BU 971 016 30985Q/079S
Silan einbringt. Die auf diese Weise auf einer Oxid- oder Nitridschicht aufwachsende Schicht wird dann polykristallin sein. Erforderlichenfalls kann die Schicht in Gegenwart eines geeigneten Dotierungsgases aufgewachsen oder anschließend dotiert werden. Bei einer anschließenden Dotierung wird die darunterliegende Siliciumnitridschicht 13 als Diffusionsmaske wirken und ein Eindringen der Dotierstoffe in die Oxidschicht 12 verhindern, über diese PoIy-Siliciumschicht 14 wird dann eine zweite Sillciumnitridschicht 15 niedergeschlagen. Diese Nitridschicht 15 ist etwa 6OO 8 dick und wird mittels der oben beschriebenen Verfahrensweise aufgewachsen. Auf dieser zweiten Nitridschicht 15 wird eine etwa 3000 8 dicke Siliciumdioxidschicht 16 gebildet, welche als Unterlage für anschließend aufgebrachte Photolackschichten dient, die ihrerseits nicht so gut auf Siliciumnitrid haften würden. Vorzugsweise wird diese letztere Siliciumdioxidschicht pyrolythisch bei etwa 800 0C niedergeschlagen.
Nachdem all diese verschiedenen Materialschichten in der erforderlichen Dicke auf die Oberfläche des Halbleiterkör- · pers 10 aufgebracht sind, wird über der gesamten Oberfläche eine Photomaske 17 vorgesehen und in bekannter Weise belichtet, so daß eine Öffnung 18 in den Schichten 13 bis 17 zur Bildung zweier abgegrenzter Inselbereiche 19 und 20 entsprechend der Darstellung nach Fig. 2 in den Schichten 13 bis 16 entsteht. Unterhalb des Inselbereiches 19 wird eine selbstjustierte Feldeffekttransistorstruktur und unterhalb. des Inselbereichs 20 ein Kanal einer ladungsgekoppelten Anordnung erzeugt.
Diese Inselbereiche 19 und 20 werden durch Entfernen der Schichten 13 bis 16 im Bereich der Öffnung 18 gebildet. Dazu werden verschiedene Ätzmittel je nach den unterschiedlichen Materialien eingesetzt. Beispielsweise wird die oberste Siliciumdioxidschicht 16 durch kurzes Eintauchen der mit Photolack beschichteten Anordnung in eine Lösung einer gepufferten Flußsäure entfernt, so daß die nicht maskierten
BU971016 309850/0798
23H260
Bereiche der Schicht 16 in der Öffnung 18 weggeätzt werden. Da die Flußsäure jedoch die Siliciumnitridschicht 15 nicht wesentlich angreift, endet dieser Ätzvorgang mit Erreichen der Schicht 15. Die Schicht 15 wird ihrerseits mittels hei ßer Phosphorsäure entfernt, die nur die Bereiche der Schicht 15 angreift, die nach der Entfernung der Schicht 16 in der Öffnung 18 freigelegt worden sind. Gleichzeitig wird die heiße Phosphorsäure auch die Photolackschicht angreifen und auflösen. Da jedoch die Photolachschicht 17 nicht mehr län ger als Ätzmaske wirkt, ist es belanglos, ob die Schicht 17 auf der Siliciumoxidschicht 16 verbleibt oder nicht. Die Siliciumoxidschicht 16 ist nun ihrerseits die Ätzmaske ge genüber der Phosphorsäure. D.h. die heiße Phosphorsäure kann das Siliciumnitrid nur im Bereich der vorher geöffneten Öffnung 18 in der Schicht 16 angreifen.
Auch die Schicht 14 wird mittels gepufferter Flußsäure ent fernt. Da die Photolackschicht inzwischen jedoch durch die heiße Phosphorsäure beim öffnen eines Fensters in der Schicht 15 entfernt worden ist, wird die Schicht 16 der Atzlcsung ausgesetzt, die zum Ätzen der Schicht 14 verwendet wird, und wird demzufolge ebenfalls geätzt. Da jedoch die Schicht 16 erheblich dicker ausgelegt wurde als jede andere Schicht, wird sie nicht vollständig weggeätzt sondern lediglich etwas in der Dicke reduziert. Nach dem öffnen eines Fensters in der Schicht 14 wird die Anordnung erneut mit heißer Phosphorsäure behandelt, um die erforderliche Öffnung in der Schicht 13 zu erzeugen. Auf diese Weise wird eine Öffnung 18 erhalten, die von der Oberfläche 11 des Halbleiterkörpers durch die Schichten 13 bis 16 nach oben reicht.
In diesem Stadium werden Gallium- oder andere Akzeptorverunreinigungen durch die Öffnung 18 in den Halbleiterkörper ein diffundiert oder mittels Ionenimplantation eingebracht, um im Halbleiterkörper ein Isolationsgebiet 23 auszubilden. Dieses
BU 971 016
309850/0798
Dotierungsgebiet 23 verhindert Oberflächeninversionsprobleme und bewirkt die elektrische Isolation zwischen dem Bereich 21 unterhalb des Inselbereichs 19 und dem Bereich 22 unterhalb des Inselbereichs 20, wobei in dem letzteren Bereich der Kanal der ladungsgekoppelten Anordnung ausgebildet werden soll. Das Dotierungsgebiet 2 3 kann ringförmig jeweils die Inselbereiche 19 bzw. 20 einschließend ausgebildet werden. Dieses Diffusionsgebiet kann damit ein Teil eines sowohl den Feldeffekttransistor als auch die ladungsgekoppelte Anordnung gegen unerwünschte Oberflächenzustände (surface states) schützenden Feldbereichs sein.
Das so in den Halbleiterkörper diffundierte Gallium wird durch die den Halbleiterkörper bedeckenden Schichten daran gehindert, in andere als unterhalb der öffnung 18 liegende Bereiche des Halbleiterkörpers 10 zu diffundieren. Die zu Anfang auf die Oberfläche des Halbleiterkörpers aufgebrachte relativ dünne Siliciumdioxidschicht 12 stellt kein Hindernis für diese GalIiumdiffusion dar. Obwohl vorzuziehen ist, daß die Schicht 12 auf der Oberfläche 11 verbleibt und die Galliumdiffusion durch sie hindurch vorgenommen wird, kann diese Schicht erforderlichenfalls jedoch auch entfernt werden. Unter Umständen kann auch der gesamte Isolationsdiffusionsschritt entfallen.
Nach der Erzeugung des Isolationsgebietes 23 wird der beschichtete Halbleiterkörper 10 auf etwa 1050 0C erhitzt und einer oxidierenden Dampfatmosphäre ausgesetzt, so daß in dem vorher geätzten Fenster 18 ein Block 2 4 aus thermischem Oxid aufwächst (Fig. 3). Dieser Oxidblock 24 entsteht lediglich in dem vorher geöffneten Fenster 18 und nicht irgendwo sonst, weil die den Halbleiterkörper 11 bedeckenden Schichten das verhindern. Die Schicht 2 4 wird vorzugsweise relativ dick ausgelegt, d.h. in der Größenordnung von 800 8 oder mehr.
Im Inselbereich 19 wird nun ein zweiter Photolithographieschritt durchgeführt, um die verschiedenen Schichten 12 bis
Bü971016 309850/0798
23U260
16 bereichsweise wegzuätzen. Damit werden eine Sourceöffnung 25 sowie eine Drainöffnung 26 einer Feldeffekttransistorstruktur bestimmt. Hierbei handelt es sich uir. einen an sich bekannten Prozeß für einen Feldeffekttransistor mit selbstjustiertem Gate, bei dem die Poly-Si Ii ei ums chi ent 14 als Gateelektrode dient, welche vor der Ausbildung der Source- und Drainbereiche besteht. Die Schichten 12 bis 16 werden in der oben beschriebenen Weise geätzt. Das K-f Source- bzw. Draingebiet 2 7 bzw. 28 wird mittels einer üblichen Diffusionstechnik und einem daran anschließenden Wämeschritt (drive-in) ausgebildet. Für den beschriebenen Halbleiterkörper 10 wird vorzugsweise Arsen als Diffusionsstoff zur Erzeugung der Source- und Draingebiete 27 und 28 verwendet. Für Arsen beträgt die Dif fusionstemperatur etwa .300 0C. Die Drain- und Sourcegebiete 27 und 28 können erforderlichenfalls auch durch Ionenimplantation gebildet werden. Im Anschluß an die Herstellung der Source- und Draingebiete 2 7 unc1 2B wird die dort freigelegte Oberfläche des Halbleitermaterials einer Reoxidationsschritt unterworfen, der in der oben beschriebener; Weise als thermischer Oxidationsschritt vor sich geht und die Cxidblöcke 29 und 30 in den Öffnungen 25 und 2 6 bildet (Fig. 4) . Die Oxidblöcke 29 und 30 über den Source- und Drainbereichen diener. zum Schutz dieser Bereiche während der folgenden Verfahrensschritte zur Ausbildung des Kanals der ladungsgekoppelten An ordnung unterhalb des Inselbereiches 20. Wenn die Bereiche 2 7 und 28 mittels einer Diffusion hergestellt werden, wird dazu der Wärmeschritt (drive-in) der Diffusionsbereiche 27 und 2 8 benutzt. Bei einer Dotierung mittels Ionenimplantation dient dieser Schritt auch dazu, die implantierten Bereiche zu tempern.
Um den Kanal der ladungsgekoppelten Anordnung zu bilden, wird der gesamte Halbleiterkörper 10 erneut mit einer Photolackschicht maskiert. Der Inselbereich 20 wird dann entsprechend den oben beschriebenen Verfahrensschritten geätzt, so daß eine Reihe von schmaleren Bereichen 31, 32, 33 und 34 stehen
BU 971 016 3 "9850/0798
23U260
bleibt, die durch öffnungen 35, 36 und 37 getrennt sind (Fig. 4). Die erste Schicht 12 wird wiederum nicht entfernt. Nachdem die Schichten 13 bis 16 weggeätzt sind, wird Gallium oder ein anderer P Dotierungsstoff in den Halbleiterkörper IO unterhalb der öffnungen 35, 36 und 37 eindiffundiert oder mittels Ionenimplantation eingebracht, um die P+ Bereiche 38, 39 und 40 zu erzielen. Bei dem gewählten Ausgangsmaterial sollten diese Bereiche 38, 39 und 40 vorzugsweise eine P Verunreihi-
17 18 3 gungskonzentration von 10 bis 10 Atomen/cm betragen. Die Oxidschicht 12 ist so dünn, daß sie nicht nennenswert die Diffusion oder Ionenimplantation dieser Dotierungsstoffe beeinflußt. Damit werden die freiliegenden Bereiche des Halbleite rmaterials, d.h. die Bereiche 38, 39 und 40, in einer höheren Konzentration als im übrigen Halbleiterkörper dotiert. Die unter den Oxidblöcken 24, 29 und 30 sowie unterhalb der Siliciumnitrid- und Poly-Siliciumschichten 12 bis 16 liegenden Halbleiterkörperbereiche werden dadurch geschützt, so daß dort keine Dotierungsstoffe eindringen können.
Im Anschluß an die Galliumdiffusion wird der Halbleiterkörper erneut einer thermischen Oxidation unterworfen, so daß in den Öffnungen 35, 36 und 37 Siliciumoxldblöcke 41, 42 und 4 3 mit jeweils einer Dicke von etwa 3000 A* entstehen. Im Anschluß an das Aufwachsen dieser Oxidblöcke 41, 42 und 43 werden die verbleibenden Bereiche der Siliciumdioxidschicht 16 und Siliciumnitridschicht 15 entfernt, wie in Fig. 5 dargestellt ist.
Im Anschluß an die endgültige Entfernung der Siliciumdioxidschicht 16 und der Siliciumnitridschicht 15 wird auf der Oberfläche des Halbleiterkörpers mittels bekannter Verfahren eine etwa 12OOO 8 dicke Photolackschicht 44 aufgebracht, in der über den Oxidblöcken 40, 41 und 42 Fenster geöffnet werden. Darauf wird über die gesamte Oberfläche entsprechend Fig. 5 eine etwa 4OO bis 500 8 dünne Schicht Chrom niedergeschlagen. Diese Chrombeschichtung wird vorzugsweise bei Raumtemperatur mittels eines Zerstäubungsschrittes (Sputtern) durchgeführt.
971 016 30 9 850/0798
Ein typisches Verfahren zur Erzeugung einer solchen Schicht sieht wie folgt aus: Die gesamte Anordnung wird in einen konventionellen Gleichstrom oder Hochfrequenzsputterapparat eingebracht und die Oberfläche der Anordnung wird mit einer Schicht eines ausgewählten leitfähigen Materials belegt. Da das aufgesputterte Material direkt auf die Oberfläche der Anordnung gerichtet wird, wird nur wenig oder gar kein Sputtematerial auf den Seitenflächen der in der Photolackschicht 44 geöffneten Fenster niedergeschlagen. Auf diese Weise werden nur die Oberfläche der Photolackschicht sowie die Deckflächen der Oxidblöcke beschichtet.
Im allgemeinen ist jedes feste leitfähige Material für den leitfähigen überzug 48 geeignet. Typische Materialien sind beispieslweise Chrom oder Molybdän. In jedem Fall sollte der aufgesputterte Überzug eine Dicke von 300 bis 500 8 aufweisen, um eine gute Leitfähigkeit zu bewirken. Sobald der Überzug 48 eine ausreichende Dicke aufweist, wird die beschichtete Anordnung aus dem Sputterapparat genommen und die Photolackschicht 44 von der Oberfläche abgezogen. Beim Abziehen der Photolackschicht wird damit auch der darauf niedergeschlagene überzug 4 8 mit entfernt. Dadurch wird jedoch nicht der über den Oxidblöcken 40, 41 und 42 niedergeschlagene überzug 48 betroffen.
Dann wird die Anordnung, wie in Fig. 6 dargestellt ist, erneut maskiert, und es werden Kontaktlöcher zum Source- und Draingebiet geätzt. Daran anschließend wird eine Anzahl von leitfähigen Elektrodenstreifen 50, 51, 52, 53, 54 und 55 über der beschriebenen Anordnung ausgebildet. Die Elektroden 50, 51 und 52 kontaktieren das Source-, Gate- bzw. Draingebiet der im Inselbereich 19 ausgebildeten Feldeffekttransistorstruktur. Die Elektrode 52 dient weiterhin zur Kopplung des Feldeffekttransistors mit der ladungsgekoppelten Anordnung. Die Elektroden 53, 54 und 55 stellen zusammen mit der Elektrode 52 die
BU 971 016
309850/0798
23U260
Elektroden für die ladungsgekoppelte Anordnung dar. Jeder dieser Elektrodenstreifen 53, 54 und 55 verbindet einen einzelnen polykristallinen Schichtbereich 14 mit einem einzelnen benach-· barten dünnen metallischen überzug 48. Da der überzug 48 die Oxidblöcke 40, 41 und 42 bedeckt, können die Elektroden 53, 54 und 55 sehr schmal ausgelegt werden und müssen lediglich einen Kontakt zwischen einer polykristallinen Insel und dem benachbarten Überzug herstellen. Diese Elektrodenstreifen werden vorzugsweise aus einem gegenüber dem überzug 48 unterschiedlichen leitfähigen Material hergestellt. Solche Elektrodenstreifen können aufgebracht werden, indem man die Anordnung in eine konventionelle Aufdampfvorrichtung einbringt und sie dort mit einer geschlossenen Schicht, z.B. aus Aluminium, bedampft. Im Anschluß daran wird das überschüssige Aluminium weggeätzt. Bei diesem Ätzschritt ist es notwendig, daß ein Ätzmittel benutzt wird, daß zwar das freigelegte Aluminium, nicht aber die anderen Materialien angreift. Solch eine Ätzlösung kann beispielsweise aus Phosphorsäure, Salpetersäure und Hasser bestehen. Die beschriebene und in Fig. 6 dargestellte Gesamtanordnung weist damit eine Feldeffekttransistorstruktur sowie eine Ladungskanalanordnung auf, die miteinander über die Elektrode 52 in Verbindung stehen.
Die Arbeitsweise von Feldeffekttransistoren sowie die Anwendung von ladungsgekoppelten Anordnung, insbesondere als Schieberegister, 1st an sich bekannt. Die beschriebene Anordnung weist jedoch wegen der zusätzlichen Diffusionsgebiete 38, 39 und 40 eine größere Trägerladungsdichte auf. Weil diese Diffusionsgebiete vorhanden sind und eine höhere Dotierungskonzentration als der ursprüngliche Halbleiterkörper 10 aufweisen, wird die Ladungsdichte Q, die in der beschriebenen ladungsgekoppelten
Anordnung gespeichert und übertragen werden kann, etwa um einen
1/2
Faktor (Nm/Nt) ' verbesert, wobei Nm die Konzentration in den Dotierungsbereichen und Nt die Konzentration des Halbleiterkörpers 10 bedeuten. Dieser Sachverhalt kann durch die folgende Gleichung ausgedrückt werden:
971 016 30 98 50/0798
QD Tt
23U260
- 14 -
(Nm/Nt)1/2
Dabei bedeuten QD die ursprünglich im Halbleiterkörper vorhandene Ladungskonzen tr ation, Tm bzw. Tt die Dicken der Isolierschichten 12 und 13 unterhalb des polykristallinen Materials 14 sowie die kombinierten Dicken der Oxidblöcke 41, 42 und und der Schicht 12 unterhalb des Überzugs 48.
Unter Umständen und insbesondere wenn die beschriebene Struktur mittels Ionenimplantation erzeugt wird, braucht die SiIi- ciumnitridschicht 13 nicht vorgesehen zu werden, da diese Schicht lediglich bewirken soll, daß das unterhalb des Gates der Feldeffekttransistorstruktur liegende Gebiet nicht durch unerwünschte, durch das Gateoxid hindurchdiffundierende Verunreinigungen beeinträchtigt wird. Dieses Weglassen der Schicht 13 vereinfacht nicht nur den Prozeß, sondern vermeidet auch eine "sandwich"-Struktur im Gatebereich, die eventuell zu Stabilitätsproblemen bezüglich der Schwellenspannung führen kann. Ein derart modifizierter Prozeß würde die Vorteile eines Verfahrens für ein selbstjustierendes Gate aufweisen und gleichzeitig dessen Nachteile vermeiden. Die beschriebene Anordnung verhindert weiterhin den Effekt einer Oberflächen- Inversion sowie die Möglichkeit von elektrischen Stoßstellen der ladungsgekoppelten Anordnung, wobei gleichzeitig die für den Ladungstransport zur Verfügung stehende Ladungsdichte verbessert ist.
Weiterhin wurde im Ausführungsbeispiel zwar für die Elektrodenstreifen Aluminium und für die Oxidüberzüge Chrom gewählt, diese Materialien können jedoch ausgetauscht oder durch andere geeignete leitfähige Metalle ersetzt werden.
BU 971 016
309850/0798

Claims (10)

  1. - 15 -
    PATENTANSPRÜCHE
    Ladungsgekoppelte Halbleiteranordnung zur Informationsspeicherung und -übertragung in einem Halbleiterkörper verfügbarer beweglicher Ladungen unter Einwirkung eines elektrischen Feldes aus einer im wesentlichen dreischichtigen Struktur, nämlich einem Halbleiterkörper, einer diesen bedeckenden Isolierschicht sowie einer darauf, vorgesehenen leitfähigen Beschichtung zur zeitlich veränderlichen Ausbildung von abgestuften Verarmungsgebieten bzw. Potentialmulden im Halbleiterkörper, dadurch gekennzeichnet, daß im Halbleiterkörper erste Gebiete mit einem ersten spezifischen Widerstandswert und dazwischenliegende zweite Gebiete mit einem zweiten spezifischen Widerstandswert angeordnet sind, daß die Oberfläche des Halbleiterkörpers von einer Isolierschicht bedeckt ist, die in eine Anzahl erster Bereiche mit einer ersten Dicke und in eine Anzahl zweiter Bereiche mit einer zweiten Dicke aufgeteilt ist, daß die ersten Bereiche der Isolierschicht voneinander durch die zweiten Bereiche des Isolierschicht getrennt sind und je ein Gebiet vom ersten spezifischen Widerstandswert und die zweiten Bereiche der Isolierschicht je ein Gebiet vom zweiten spezifischen Widerstandswert bedecken, und daß auf der Isolierschicht Elektroden angeordnet sind, die jeweils zwei benachbarte, derart unterschiedliche Bereiche der Isolierschicht bedecken.
  2. 2. -^: Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers von einer mehrere Schichten aufweisenden Isolierschicht bedeckt ist, daß die ersten Bereiche der Isolierschicht aus einer relativ dünnen Oxidschicht bestehen und daß in den zweiten Bereichen dieser Oxidschicht zusätzlich zu dieser dünnen Oxidschicht relativ dicke Blöcke aus einem Oxid vorgesehen sind, so daß sich eine entsprechend den im
    BU971016 309850/0798
    23U260
    Halbleiterkörper vorgesehenen Dotierungsgebieten gestufte Isolierschichtbedeckung des Halbleiterkörpers ergibt.
  3. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf den Deckflächen der zweiten Isolierschichtbereiche ein dünner elektrisch leitfähiger überzug, vorzugsweise aus Chrom, und auf den ersten Isolierschichtbereichen eine Schicht aus polykristallinem Halbleitermaterial, vorzugsweise aus Poly-SiIieium, angeordnet ist, und daß darüber Elektrodenstreifen zur Verbindung je zwei benachbarter, mit der leitfähigen Schicht bzw. dem überzug bedeckte Isolierschichtbereiche vorgesehen sind.
  4. 4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen der ersten den Halbleiterkörper bedeckenden dünnen Oxidschicht und der bereichsweise darüber angeordneten Schicht aus polykristallinem Halbleitermaterial eine Nitridschicht vorgesehen ist.
  5. 5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten Gebiete im Halbleiterkörper eine Störstellenkonzentration von etwa IO /cm und die zweiten Gebiete eine demgegenüber höhere Störstellenkonzentration, jedoch weniger als
    19 3
    10 /cm , aufweisen.
  6. 6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Dotierungsatome in den zweiten Gebieten vom gleichen Leitfähigkeitstyp wie die Dotierungsatome in dem ersten Gebiet sind.
  7. 7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bezüglich der speicher- bzw.
    Bü 971 016 30 98 5 0/0798
    23U260
    übertragbaren Ladungsdichte, deren Abhängigkeit vom Konzentrationsverhältnis der Dotierungsatome in den ersten und zweiten Gebieten ausgenutzt ist.
  8. 8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, vorzugsweise nach Anspruch 3, gekennzeichnet durch mindestens eine auf demselben Halbleiterplättchen vorgesehene Feldeffekttransistor-Struktur mit einem selbstjustierenden Gate aus polykristallinem Halbleitermaterial, dessen Source- oder Drainelektrode mit dem Elektrodenstreifen über der ladungsgekoppelten Anordnung in Verbindung steht.
  9. 9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, "Saß die Gate-Isolierschicht (en) der Feldeffekttransistor-Struktur (en) mit den ersten Bereichen der die ladungsgekoppelte Anordnung bedeckenden Isolierschicht gleich ist (sind).
  10. 10. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verfahrensschritte
    a) Ausbilden einer den Halbleiter bedeckenden Isolierschicht, vorzugsweise aus SiO2;
    b) Erzeugen einer Schicht aus Halbleitermaterial, vorzugsweise aus polykristallinem Silicium, auf der Isolierschicht nach a);
    c) Ausbilden einer Nitridschicht auf der nach b) erzeugten Schicht aus Halbleitermaterial;
    d) Selektives Ätzen der Nitridschicht über den im Halbleiterkörper vorgesehenen Dotierungsgebieten;
    e) Selektives Ätzen der durch d) freigelegten Bereiche der Schicht aus Halbleitermaterial;
    f) Diffusion oder Ionenimplantation von Dotierungsstoffen in den Halbleiterkörper unter Ausnutzung der Maskierwirkung der Nitridschicht hinsichtlich
    016 309850/0798
    einer Dotierung der Schicht aus polykristallinem Halbleitermaterial;
    g) Entfernen der Nitridschicht und
    h) Elektrische Kontaktierung des Halbleiterkörpers sowie der Bereiche aus polykristallinem Halbleitermaterial und paarweise Verbindung je zweier solcher Kontaktierungen.
    οίε 30 98 50/0798
DE19732314260 1972-05-30 1973-03-22 Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung Withdrawn DE2314260A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25750472A 1972-05-30 1972-05-30
US403745A US3865652A (en) 1972-05-30 1973-10-05 Method of forming self-aligned field effect transistor and charge-coupled device

Publications (1)

Publication Number Publication Date
DE2314260A1 true DE2314260A1 (de) 1973-12-13

Family

ID=26946012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732314260 Withdrawn DE2314260A1 (de) 1972-05-30 1973-03-22 Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung

Country Status (5)

Country Link
US (1) US3865652A (de)
CA (1) CA976661A (de)
DE (1) DE2314260A1 (de)
FR (1) FR2186733B1 (de)
GB (1) GB1421363A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2500184A1 (de) * 1974-01-04 1975-07-17 Commissariat Energie Atomique Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE2502235A1 (de) * 1974-02-08 1975-08-14 Fairchild Camera Instr Co Ladungskopplungs-halbleiteranordnung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995302A (en) * 1973-05-07 1976-11-30 Fairchild Camera And Instrument Corporation Transfer gate-less photosensor configuration
US3967306A (en) * 1973-08-01 1976-06-29 Trw Inc. Asymmetrical well charge coupled device
US4001048A (en) * 1974-06-26 1977-01-04 Signetics Corporation Method of making metal oxide semiconductor structures using ion implantation
NL184591C (nl) * 1974-09-24 1989-09-01 Philips Nv Ladingsoverdrachtinrichting.
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US4148132A (en) * 1974-11-27 1979-04-10 Trw Inc. Method of fabricating a two-phase charge coupled device
US3930893A (en) * 1975-03-03 1976-01-06 Honeywell Information Systems, Inc. Conductivity connected charge-coupled device fabrication process
US3950188A (en) * 1975-05-12 1976-04-13 Trw Inc. Method of patterning polysilicon
CA1101550A (en) * 1975-07-23 1981-05-19 Al F. Tasch, Jr. Silicon gate ccd structure
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4115914A (en) * 1976-03-26 1978-09-26 Hughes Aircraft Company Electrically erasable non-volatile semiconductor memory
USRE30282E (en) * 1976-06-28 1980-05-27 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4021270A (en) * 1976-06-28 1977-05-03 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4076557A (en) * 1976-08-19 1978-02-28 Honeywell Inc. Method for providing semiconductor devices
US4156247A (en) * 1976-12-15 1979-05-22 Electron Memories & Magnetic Corporation Two-phase continuous poly silicon gate CCD
US4553314B1 (en) * 1977-01-26 2000-04-18 Sgs Thomson Microelectronics Method for making a semiconductor device
CA1151295A (en) * 1979-07-31 1983-08-02 Alan Aitken Dual resistivity mos devices and method of fabrication
JPH0618263B2 (ja) * 1984-02-23 1994-03-09 日本電気株式会社 電荷転送素子
US4630090A (en) * 1984-09-25 1986-12-16 Texas Instruments Incorporated Mercury cadmium telluride infrared focal plane devices having step insulator and process for making same
FR2577715B1 (fr) * 1985-02-19 1987-03-20 Thomson Csf Procede de realisation de deux structures mos a dielectriques juxtaposes differents et dopages differents et matrice a transfert de trame obtenue par ce procede
US4642877A (en) * 1985-07-01 1987-02-17 Texas Instruments Incorporated Method for making charge coupled device (CCD)-complementary metal oxide semiconductor (CMOS) devices
JPH0567767A (ja) * 1991-03-06 1993-03-19 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法
US6780718B2 (en) * 1993-11-30 2004-08-24 Stmicroelectronics, Inc. Transistor structure and method for making same
JP3150050B2 (ja) * 1995-03-30 2001-03-26 日本電気株式会社 電荷結合装置およびその製造方法
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
US7179676B2 (en) * 2005-03-28 2007-02-20 Kenet, Inc. Manufacturing CCDs in a conventional CMOS process
US7846760B2 (en) * 2006-05-31 2010-12-07 Kenet, Inc. Doped plug for CCD gaps
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519504A (en) * 1967-01-13 1970-07-07 Ibm Method for etching silicon nitride films with sharp edge definition
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3615940A (en) * 1969-03-24 1971-10-26 Motorola Inc Method of forming a silicon nitride diffusion mask
US3698966A (en) * 1970-02-26 1972-10-17 North American Rockwell Processes using a masking layer for producing field effect devices having oxide isolation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2500184A1 (de) * 1974-01-04 1975-07-17 Commissariat Energie Atomique Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE2502235A1 (de) * 1974-02-08 1975-08-14 Fairchild Camera Instr Co Ladungskopplungs-halbleiteranordnung

Also Published As

Publication number Publication date
FR2186733A1 (de) 1974-01-11
US3865652A (en) 1975-02-11
FR2186733B1 (de) 1977-08-19
CA976661A (en) 1975-10-21
GB1421363A (en) 1976-01-14

Similar Documents

Publication Publication Date Title
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE3019850C2 (de)
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE1464390B2 (de) Feldeffekttransistor
EP0010624A1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2922016A1 (de) Vlsi-schaltungen
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE3789372T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE2050340A1 (de) Feldeffekttransistortetrode
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung

Legal Events

Date Code Title Description
OD Request for examination
8130 Withdrawal