DE2324385A1 - Verfahren zum herstellen einer integrierten halbleiterschaltung - Google Patents

Verfahren zum herstellen einer integrierten halbleiterschaltung

Info

Publication number
DE2324385A1
DE2324385A1 DE2324385A DE2324385A DE2324385A1 DE 2324385 A1 DE2324385 A1 DE 2324385A1 DE 2324385 A DE2324385 A DE 2324385A DE 2324385 A DE2324385 A DE 2324385A DE 2324385 A1 DE2324385 A1 DE 2324385A1
Authority
DE
Germany
Prior art keywords
plate
layer
dielectric layer
semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2324385A
Other languages
English (en)
Other versions
DE2324385C3 (de
DE2324385B2 (de
Inventor
Eisaku Inaba
Kazuo Niwa
Kiyohide Sakai
Hajime Sawazaki
Yasusuke Sumitomo
Hiroshi Tsutsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2324385A1 publication Critical patent/DE2324385A1/de
Publication of DE2324385B2 publication Critical patent/DE2324385B2/de
Application granted granted Critical
Publication of DE2324385C3 publication Critical patent/DE2324385C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Dr. F. Zumstein sen. - Dr. E. Assmann Dr. R. Koenigsberger - Dlpl.-Phys. R. Holzbauer - Dr. F. Zumstein Jun.
PATENTANWÄLTE
TELEFON: SAMMEL-NR. 225341
TELEX 529979
TELEGRAMME: ZUMPAT POSTSCHECKKONTO: MÜNCHEN 91139
BANKKONTO: BANKHAUS H. AUFHÄUSER
8 MÜNCHEN 2,
BRÄUHAUSSTRASSE 4/ItI
/ 47P662-5
Tokyo Shibaura Electric Co.,Ltά., Kawasaki-shi
Verfahren zum Herstellen einer integrierten Halbleiterschaltung .
Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung, deren Inselbereiche durch eine dielektrische Schicht elektrisch isoliert sind.
Es ist eine integrierte Halbleiterschaltung bekannt, bei der eine elektrische Isolierung zwischen den Halbleiterelementen unter Verwendung einer dielektrischen Schicht ausgebildet ist. Die integrierte Schaltung besteht aus einer polykristallinen Halbleiterschicht, einer Anzahl von Halbleiterelementen, die im bestimmten Abstand an einer Seite der polykristallinen Schicht angeordnet sind, und aus einer dielektrischen Schicht oder einer isolierenden Trennschicht, die so ausgebildet ist, daß sie das Halbleiterelement gegenüber der polykristallinen Schicht isoliert. Im Falle eines Transistors besteht das Halbleiterelement aus einem Kollektorbereich,, der von der dielektrischen Schicht umgeben ist, einem Basisbereich, der im
309847/095$'
Kollektorbereich ausgebildet ist, und aus einem Emitterbereich, der im Basisbereich ausgebildet ist. Ein solcher Transistor weist einen ebenen Aufbau auf, bei dem die Enden des ΡΪΓ-Übergangs zwischen den jeweiligen Bereichen, d.h. des Emitterbasisübergangs und des Basiskollelctorubergangs, in der gleichen Oberfläche frei liegen.
Ein solcher ebener Transistor hat den Hachtexl, daß es, wie allgemein bekannt, unmöglich ist, eine hohe Stehspannung zu erzielen. Wenn, das Halbleiterelement eine ebene Diode ist, ist es ebenfalls unmöglich, eine hohe Stehspannung zu erhalten.
Aus diesen Gründen ist eine integrierte Halbleiterschaltung mit einem solchen ebenen Transistor oder einer ebenen Diode für eine hohe elektrische leistung sehr ungeeignet.
Es ist das Ziel der Erfindung, ein Verfahren anzugeben, mit dem eine integrierte Halbleiterschaltung leicht hergestellt v/erden kann, bei der die Mängel der bekannten Einrichtung überwunden sind.
Das erfindungsgemäße Verfahren zum Herstellen einer integrierten Halbleiterschaltung ist dadurch gekennzeichnet, daß ein Schutzfilm auf einer Seite einer Halbleiterplatte ausgebildet v/ird, bestimmte Teile des Schutzfilmes entfernt v/erden, um die entsprechenden Teile der Halbleiterplatte freizulegen, die Platte bis auf eine bestimmte Tiefe durch die freigelegten Teile geätzt v/ird, um eingeschlossene Rillen zu bilden, eine innere, dielektrische Schicht auf der Oberfläche der Rille ausgebildet wird, die verbleibende Schutzschicht entfernt wird, um die entsprechenden Teile der Oberfläche der Platte freizulegen, eine dampfaufgewachsene Halbleiterschicht auf der freigelegten Oberfläche der Platte und auf der Oberfläche der inneren dielektrischen Schicht derart ausgebildet v/ird, daß sie in ihrer Gestalt der Rille in der Platte entspricht, eine äußere dielektrische' Schicht auf der Oberfläche der dampf au fgewachsenen Halbleiter-
309847/095S
schicht ausgebildet wi3'd, ein Substrat auf der dielektrischen Schicht gebildet v/ird, die verbleibende Anordnung in einem bestimmten Maße abgetragen v/ird, um einen Inselbereich zu bilden, der einen Teil der dampfgewachsenen Schicht und den oberen Teil der Platte aufweist, die durch die äußere dielektrische Schicht gegenüber dem Substrat isoliert sind, und einen Teil der inne'ren dielektrischen Schicht enthält, und schließlich ein Halbleiterelement im Inselbereich ausgebildet wird. Im folgenden werden beispielsweise, bevorzugte Ausführungsformen der Erfindung anhand der zugehörigen Zeichnung näher erläutert :
Pig.1 zeigt eine Ausführungsform einer erfindungsgemäßen integrierten Halbleiterschaltung in einer Querschnittsansicht.
Pig. 2A bis 2D zeigen zur Erläuterung eines Verfahrens zur Herstellung der in Pig. 1 dargestellten, integrierten Halbleiterschaltung die Yerfahrenssehritte in Querschnittsansichten.
Pig. 3 bis 5 zeigen andere Ausführungsforraen der erfindungsgemäßen, integrierten Halbleiterschaltung in Querschnittsansichten.
Im folgenden wird eine Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltung anhand von Pig. 1 erläutert.
In Pig. 1 ist mit 11 eine Schicht oder ein Substrat aus polykristallinem Silizium bezeichnet. Im oberen Bereich des Substrates ist in bestimmten Abständen eine Anzahl von Inselbereichen 10 vorgesehen. Jeder der Inselbereiche 10 ist von einer eingeschlossenen, äußeren, dielektrischen oder isolierenden Schicht 12 aus Siliziumdioxyd außer an der freiliegenden Oberfläche umgeben, was zur Polge hat, daß der Inselbereich gegenüber dem Substrat 11 elektrisch isoliert ist.
Die Isolierschicht 12 besteht aus peripheren Seitenabschnitten 12a, die an den peripheren Seitenflächen des Inselbereiches anliegen, und aus einem Bodenabschnitt 12b, der mit der Bodenfläche des Inselbereiches in Berührung steht. Die peripheren Seitenflächen 12a sind derart geneigt, daß der viereckige Querschnitt des Inselbereiches 10 zur Innenseite des Substrates 11 hin abnimmt. Innerhalb des Inselbereiches 10,
309847/0955
der von der tellerförmigen dielektrischen Schicht 12 umgeben ist, ist eine innere, dielektrische Schicht 13 aus Siliziumdioxyd vorgesehen. Die dielektrische Schicht 13 weist die Gestalt eines Tellers ohne Boden auf und ist parallel zu den peripheren Seitenabschnitten 12a der ersten oder äußeren dielektrischen Schicht 12 und in einem bestimmten Abstand dazu angeordnet. Der Abschnitt 14 des Inselbereichs 10, der sich zwischen den dielektrischen Schichten 12 und 13 befindet, besteht aus polykristallinem Silizium. Der Abschnitt 15) der von der zweiten dielektrischen Schicht 13 umgeben ist, besteht aus einem Siliziumeinkristall. Innerhalb der Inselbereiche 10 sind Halbleiterelemente 16,17,18 und 19 jeweils vorgesehen. Bei dieser Ausführungsform ist das erste Halbleiterelement ein Transistor. Der Transistor enthält einen Emitterbasisübergang, der - wie bei einem herkömmlichen ebenen Transistor - ein freiliegendes Ende an der Oberfläche des Elementes aufweist,und einen ebenen Kollektorbasisübergang, der nahezu parallel zur Substratoberfläche verläuft und dessen äußeres Ende in den Inselbereich eingebettet ist und sich am unteren Ende der zv/eiten dielektrischen Schicht befindet. Durch diese Übergänge sind ein Kollektorbereich 24 mit IT-Iieitfähigkeif, ein Basisbereich 25 mit P-leitfähigkeit und ein Emitterbereich 26 mit IJ-Leitfähigkeit bestimmt. Der Abschnitt 14 des Kollektorbereiches 24 ist einheitlich in hoher Konzentration mit Störatomen dotiert, so daß der Abschnitt 14 einen geringeren Widerstand als der Abschnitt des Kollektorbereiches 24 aufweist. Der Basisbereich 25 ist so ausgebildet, daß seine Störatomkonsentration größer als die des Abschnittes 15 des Kollektorbereiches ist. Auf dem Kollektorbereich 24, dem Basisbereich 25 und dem Emitterbereich 26 sind eine Kollektorelektrode 27, eine Basiselektrode 28 und eine Emitterelektrode 29 jeweils angebracht. Da die innere, dielektrische Schicht 13 nach innen zur Mitte hin geneigt ist, liefert diese Neigung eine sogenannte positive Schräge relativ zum Basiskollektorübergang, wodurch eine
309847/0955
Gegenspannungscharakteristik begünstigt wird.
Das zweite Halbleiterelement 17 ist eine Diode mit einem PN-. Übergang, der horizontal im Abschnitt 15 ausgebildet ist, der von der zweiten dielektrischen Schicht 13 des Inselbereiches 10 umgeben ist. Ein Anodenbereich 30 mit P-Leitfähigkeit ist an einer Seite des PN-Übergangs angeordnet,und ein Kathodenabschnitt mit IT-Leitfähigkeit besteht aus dem Bereich auf der anderen Seite des PIT-Überganges und dem äußeren Bereich 14. Auf dem Anodenbereich und dem Kathodenbereich sind eine Anodenelektrode 31 und eine Kathodenelektrode 32 jeweils angebracht.
Das dritte Halbleiterelement 18 weist, wie das zweite Halbleiterelement 17 einen Diodenaufbau auf, wobei sein Anodenbereich 30 als ein Widerstand verwandt wird. Auf dem Bereich 30 sind im Abstand voneinander zwei Elektroden 34 und 35 angebracht.
Das vierte Halbleiterelement 19 weist einen Bereich 36 auf, . der durch selektive Diffusion in der Mitte des Ihnenbereiches 15 des Inselbereiches ausgebildet ist und als Widerstand verwandt v/ird. Auf dem Bereich 36 sind im Abstand voneinander zwei Elektroden 37 und 38 angebracht.
Im folgenden wird anhand der Fig. 2A bis 2D ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit dem oben beschriebenen Aufbau erläutert.
Es v/ird eine Siliziumplatte 20 mit einer orientierten (100)-3?läche als Oberfläche verwandt, deren spezifischer Widerstand unter 0,015il-cm liegt. Die Platte 20 weist an der Oberfläche eine Schicht 20a mit IT-Leitfähigkeit auf, deren spezifischer Widerstand 2-3 H'cm und deren Dicke 20 μ beträgt und die unter Verwendung eines bekannten Dampfaufvmchsverfahrens aufgewachsen ist. Auf der Oberfläche der aufgewachsenen Schicht
309847/0955
20a ist ein Siliziumnitridfilm ausgebildet. Der EIm ist mit Hilfe eines Photoätzverfahrens an bestimmten Abschnitten 'durchbrochen, um die entsprechenden Abschnitte der Oberfläche der Schicht 20a freizulegen und eine Schutzmaske 21 zu bilden. Dann erfolgt unter Verwendung von Hydrazin eine selektive Atzung über einen Bereich, der sich von dem Bereich der aufgewachsenen Schicht 20a, der durch das Photoätzverfahren freigelegt wurde, bis zu einer bestimmten Tiefe in der Platte 20 hinablerstreckt. Da in diesem Falle von Hydrazin als Ätzmittel und von einer Platte, deren Oberfläche eine orientierte (1 OOV-Fläche ist, Gebrauch gemacht wird, wird die Platte nicht in Richtung einer (11 i)~3?läche, etwas in Richtung einer (i10}-Fläche und am stärksten in der Richtung der (i OOj-Fläche geätzt. Folglich sind die eingeschlossenen, durch die Ätzung gelieferten Rillen 22 im Querschnitt V-förmig, wobei die (11 1)-Pläche die geneigte Oberfläche der Rille bildet. D.h.', daß die Ätzung hauptsächlich in die Tiefe und nicht in die Breite vordringt, was einen bestimmten Neigungswinkel der V-förmigen Rille zur Folge hat. Wenn die Ätzung bis zum Scheitelpunkt der V-förmigen Rille herab vorgedrungen ist, tritt keine v/eitere Ätzung auf. Da die Tiefe der Ätzung der Platte durch die Abmessung der Maskenöffnung bestimmt ist, ist es leicht einzusehen, daß eine Steuerung der Tiefe ohne Schwierigkeiten erreicht werden kann.
Danach wird das Substrat als Ganzes bei einer hohen Temperatur oxydiert, um einen Siliziumdioxydfilm 13 als eine innere dielektrische Schicht auf der freiliegenden Oberfläche der Rille 22 zu bilden. Da der Siliziumnitridfilm, der die Oberfläche der aufgewachsenen Schicht 20a überdeckt, für Sauerstoff undurchlässig ist, wird kein Siliziuindioxydfilm während d.es Hochtemperaturoxydationsprozesses auf dem Siliziumnitridfilm ausgebildet. Die Platte v/ird mit auf 1800O erhitztem Phosphoroxyd behandelt, um die Siliziumnitridmaske zu entfernen, wodurch die Oberfläche der aufgewachsenen Schicht 20a freige-
309847/0955
legt wird. In diesem Pail' erfolgt diejselektive Ätzung der Maske 21 ohne eine Verwendung anderer besonderer Masken durch ein Ätzmittel, das Siliziumnitrid fortätzen kann, wobei nur das Siliziumdioxyd ungeätzt bleibt. Silizium wird durch ein Dampfaufwachsverfahren auf die freiliegende Oberfläche 23 und auf die Siliziumdioxydschicht 13 aufgebracht, um eine aufgewachsene Schicht 14 zu bilden. Vorzugsweise wird während der Dauer dieses Dampfaufwachsens die gewachsene Schicht 14 in größerer Menge mit Störatomen der IT-Leitfähigkeit dotiert, um die Störatomkonzentration vorzugsweise auf einen Wert in der Größenordnung von 10 Atome/cm zu erhöhen. Es ist leicht einzusehen, daß die dampfaufgewachsene Schicht 14 so ausgebildet wird, daß ein Siliziumeinkristall auf der oberen Oberfläche 23 der aufgewachsenen Schicht und polykristallines Silizium auf der unteren Oberfläche der Siliziumdioxydschicht 13 aufwächst. Andererseits kann die aufgev/achsene Schicht 14 in geeigneterweise nur aus polykristallinem Silizium bestehen. Auf der Oberfläche der auf diese Weise dampfgewachsenen Schicht 14 wird eine isolierende oder dielektrische Schicht 12 aus Siliziumdioxyd oder Siliziumnitrid, ausgebildet. Anhand von Pig. 2B ist zu ersehen, daß in der dampfgewachsenen Schicht 14 und in der dielektrischen Schicht 12 eine Bolche Rille ausgebildet ist, die der V-förmigen Rille 22 in der Platte entspricht.
Wie es in Pig. 2C dargestellt ist, wird später eine polykristalline Siliziumschicht 11 als Substrat auf der Siliziumdioxydschicht 12 unter Verwendung eines Dampfaufwachsverfahrens gebildet.
Wie es in Pig. 2D dargestellt ist, wird die Platte 20 dann unter Verwendung eines Ätzverfahrens von unten abgetragen. In diesem Pail wird ein Ätzmittel verwandt, das selektiv beispielsweise nur Silizium mit geringem Widerstand fortätzen kann, während das Siliziumdioxyd nahezu ungeätzt bleibt. Während dieser Ätzbehandlung bleiben eine Siliziumdioxydschicht
309847/0955
13, die an der Innenseite der V-förmigen Rille 22 ausgebildet ist, und eine dampf gewachsene Schicht 14, die die Schicht 13 überdeckt, stehen, und die vorstehenden Teile dieser Schichten können später durch läppen oder Polieren entfernt werden. Während des Polierens wird ein Druck nur an die vorspringenden Teile der Schichten 13 und 14 angelegt, und die ebenen Teile der aufgewachsenen Schicht 20a wirken beim Poliervorgang als Anschlag. Damit können nur genau die vorspringenden Teile entfernt werden.
Auf diese V/eise wird der grundlegende Aufbau einer dielektrisch getrennten, integrierten Halbleiterschaltung gebildet. Unter Verwendung einer herkömmlichen Halbleitertechnik, wie einem selektiven Diffusionsverfahren, wird ein Halbleiterelement, wie ein Transistor oder eine Diode, im Inselbereich 10 gebildet, der aus den dampfgewachsenen Schichten 14 und 20a besteht, die von der Isolierschicht 12 umgeben werden, wodurch die in Pig. 2 dargestellte Vorrichtung erhalten wird.
Wenn bei einer so aufgebauten Vorrichtung die Dicke der aufgev/achsenen Schicht 20a·, die von der zweiten dielektrischen Schicht umgeben ist, 20/u und die Dicke der dampfgewachsenen Schicht 14 337/u beträgt, weist die Oberfläche de.s polykristallinen Bereiches eine Breite von 41 p. auf. Eine derartige Abmessung ist zum Anbringen einer Elektrode gerade passend.
Das erste Halbleiterelement 16 der in Pig. 1 dargestellten Vorrichtung ist ein-Transistor, dessen Basisbereich 25 eine Tiefe von 5/u aufweist. Da der Basisbereich durch eine Diffusion von Störatomen über die gesainte Oberfläche der aufgev/achsenen Schicht 20a gebildet wird, die von der dielektrischen Schicht umgeben wird, liegt der Basiskollektorübergang, der zwischen dem Basisbereich 25 und dem Kollektorbereich 24 ausgebildet ist, parallel zur Oberfläche der aufgev/achsenen Schicht 20a und wird seine Umfangskante durch die dielektrische Schicht 13 geschützt, ohne an der Oberflö.che der Schicht
309847/0955
20a freizuliegen. Aus diesem Grunde beträgt die Stehspannung des Überganges 200 V, während im Falle eines herkömmlichen ebenen Aufbaus die Spannung vergleichsweise 100V beträgt. Da der Umfangsbereich des Basiskollektoruberganges, der gegenüber der Stehspannung leitend ist, an der Elementoberfläche nicht freiliegt, wird dieser Umfangsbereich selbst dann nicht beeinflußt, wenn Störatome durch Poren in der Maske während der Bildung des Emitters in das Element eingebracht werden. Wenn. die dampfgewachsene Schicht 14 - wie bei der oben beschriebenen Ausführungsform - vorläufig mit Störatomen in hoher Konzentration dotiert wird, ist keine Maske notwendig, wenn die Störatomeindiffusion zur Bildung des Basisbereiches 25, des Anodenoder Kathodenbereiches 30 erfolgt. Weiterhin sind weniger schwierige Photoätzschritte notwendig, als es bisher der Pail war.
Bei der anderen, in Pig. 3 dargestellten Vorrichtung soll ein Hochleistungstransistor erhalten werden. Innerhalb einer äußeren dielektrischen Schicht 12 in einem polykristallinen Siliziumsubstrat 11 sind drei dielektrische Innenschichten 13 ohne Boden ausgebildet. Eine dampf gewachsene Schicht 14 mit einer hohen* Störatomkonzentration ist zv/ischen den dielektrischen Schichten 12 und 13 ausgebildet. In einem Siliziumeinkristall, der von der dielektrischen Schicht 13 umgeben ist, sind ein Basisbereich 25 und ein Emitterbereich 26 unter Verwendung eines herkömmlichen Diffusionsverfahrens für Störatome ausgebildet. Eine Emitterelektrode 29 ist an jedem Emitterbereich 26 und eine Basiselektrode 28 an jedem Basisbereich 25 angebracht. Am Kollektorbereich 14 ist eine Anzahl von Kollektorelektroden 27 außerhalb der inneren dielektrischen Schicht 13 vorgesehen.
Die in I1Ig. 4 dargestellte Vorrichtung weist einen Aufbau auf, der sehr zweckmäßig ist, um längs der unterbrochenen Linie A-A v/ürfeiförmig geschnitten zu werden. D.h., daß zur Erleichterung des würfelförmigen Schneidens vorläufig ein Teil eines Silizium-
309847/0955
dioxydfilms 41 entfernt ist, der der.Oberfläche eines monokristallinen Siliziumbereiches 40 entspricht, der sich innerhalb der inneren,dielektrischen Schicht 13 ohne Boden in der
äußeren, dielektrischen Schicht befindet.
Ein Halbleiterelement der in Pig. 5 dargestellten Vorrichtung enthält als Widerstände eine äußere dielektrische Schicht 12, die in einem polykristallinen Siliziumsubstrat 11 ausgebildet ist und eine dampf gewachsene Schicht 14, die sich zwischen
der äußeren, dielektrischen Schicht 12 und einer inneren, dielektrischen Schicht 13 befindet. Auf der Oberfläche der
Schicht 14 ist ein Elektrodenpaar 42,43 an beiden Seiten der
inneren, dielektrischen Schicht 13 angebracht.
309847/0955

Claims (6)

  1. Patentansprüche
    Verfahren zum Herstellen einer integrierten Halbleiterschaltung, dadurch gekennzeichnet, daß auf einer Seitenfläche einer Halbleiterplatte ein Schutzfilm ausgebildet wird, bestimmte Teile des Schutzfilmes entfernt v/erden, um die entsprechenden Teile der Halbleiterplatte freizulegen, die Platte auf eine bestimmte Tiefe durch die freigelegten Teile geätzt wird, um eingeschlossene Rillen in der Platte zu bilden, eine innere, dielektrische Schicht auf der Oberfläche der Rille ausgebildet wird, die verbleibende Schutzschicht entfernt wird, um die entsprechenden Oberflächenteile der Platte freizulegen, eine dampfaufgewachsene Halbleiterschicht auf der freigelegten Oberfläche der Platte und auf der Oberfläche der inneren dielektrischen Schicht derart ausgebildet wird, daß sie in ihrer Gestalt der Rille in der Platte entspricht, auf der Oberfläche der dampf au fgev/achsenen Halbleiterschicht eine äußere, dielektrische Schicht ausgebildet wird, auf der äußeren, dielektrischen Schicht ein Substrat gebildet wird, die verbleibende Anordnung in einem vorbestimmten Maße abgetragen wird, un einen Inselbereich zu liefern der aus einem Teil der damp fgev/achsenen Schicht und dem oberen Teil der Platte besteht, die durch die äußere dielektrische Schicht gegenüber dem Substrat isoliert sind und die einen Teil der inneren, dielektrischen Schicht enthält, und schließlich ein Halbleiterelement im Inselbereich ausgebildet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung des Halbleiterelementes Störatome in den Plattenteil eindiffundiert werden, der von der inneren dielektri-r sehen Schicht umgeben ist, um einen Bereich mit einer Leit-
    309847/0955
    fähigkeit zu bilden, die der Leitfähigkeit der Platte entgegengesetzt ist, so daß ein PH-Übergang bestimmt wird, der parallel zur Oberfläche der Platte verläuft und einen Eand aufweist, der an der Innenfläche der inneren, dielektrischen Schicht anliegt.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß.zur Bildung des Halbleiterelementes weiterhin Störatome im mittleren Teil des Bereiches selektiv eindiffundiert v/erden, um einen Bereich mit der gleichen !leitfähigkeit zu bilden, die die Platte aufweist.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Rille im Querschnitt V-förmig ausgebildet wird.
  5. 5. Verfahren nach Anspruch 4> dadurch gekennzeichnet, daß "die Platte eine Siliziumplatte ist, deren eine Oberfläche eine orientiertef100)-Pläche ist, und daß die Ausbildung der Rille dadurch erfolgt, daß der Teil der Plattenoberfläche, der durch das in der Schutzschicht, die auf einer Oberfläche der Platte vorgesehen ist, gebildete Loch freiliegt,für einen bestimmten Zeitabschnitt mit Hydrazin geätzt wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dampfgewachsene Halbleiterschicht bei ihrer Ausbildung mit Störatomen dotiert wird, um eine dampfgewachsene Schicht hoher Störatomkonzentration auszubilden.
    309847^095^
    Leerseite
DE19732324385 1972-05-13 1973-05-14 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE2324385C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4738272 1972-05-13
JP47047382A JPS5120267B2 (de) 1972-05-13 1972-05-13

Publications (3)

Publication Number Publication Date
DE2324385A1 true DE2324385A1 (de) 1973-11-22
DE2324385B2 DE2324385B2 (de) 1976-12-23
DE2324385C3 DE2324385C3 (de) 1977-08-11

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834420B1 (en) 1998-06-12 2004-12-28 Wirth Gmbh Device for producing a riveted joint and corresponding rivet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834420B1 (en) 1998-06-12 2004-12-28 Wirth Gmbh Device for producing a riveted joint and corresponding rivet

Also Published As

Publication number Publication date
FR2184715A1 (de) 1973-12-28
AU5536273A (en) 1975-07-03
DE2324385B2 (de) 1976-12-23
JPS499985A (de) 1974-01-29
DE2324384A1 (de) 1973-11-22
GB1363223A (en) 1974-08-14
FR2184716B1 (de) 1978-01-06
GB1430425A (en) 1976-03-31
US3858237A (en) 1974-12-31
US3826699A (en) 1974-07-30
DE2324384B2 (de) 1977-03-17
JPS5120267B2 (de) 1976-06-23
FR2184716A1 (de) 1973-12-28
CA966585A (en) 1975-04-22
FR2184715B1 (de) 1978-02-10
IT985023B (it) 1974-11-30

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2737073B2 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE2120388A1 (de) Verbindungshalbleitervorrichtung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2453279C3 (de) Halbleiteranordnung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE1958542A1 (de) Halbleitervorrichtung
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE4003681A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE2950413C2 (de)
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2324385A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN