DE2324385B2 - Verfahren zur herstellung einer integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung einer integrierten halbleiterschaltung

Info

Publication number
DE2324385B2
DE2324385B2 DE19732324385 DE2324385A DE2324385B2 DE 2324385 B2 DE2324385 B2 DE 2324385B2 DE 19732324385 DE19732324385 DE 19732324385 DE 2324385 A DE2324385 A DE 2324385A DE 2324385 B2 DE2324385 B2 DE 2324385B2
Authority
DE
Germany
Prior art keywords
semiconductor
layer
plate
dielectric layer
semiconductor plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732324385
Other languages
English (en)
Other versions
DE2324385C3 (de
DE2324385A1 (de
Inventor
Hajime Tokio; Sakai Kiyohide Yokohama; Tsutsumi Hiroshi Fujisawa Kanagawa; Sumitomo Yasusuke; Niwa Kazuo; Yokohama; Inaba Eisaku Kitakyushu; Sawazaki (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2324385A1 publication Critical patent/DE2324385A1/de
Publication of DE2324385B2 publication Critical patent/DE2324385B2/de
Application granted granted Critical
Publication of DE2324385C3 publication Critical patent/DE2324385C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Halbleiterplatte (20) mit hoher Konzentration an migen Rillen verschwinden und Inselbereiche der Störatomen vor dem Aufbringen des Schutzfilmes 30 Halbleiterplatte entstehen, in denen durch Eindiffusion
(21) eine Halbleiterschicht (20a; mit niedriger von Störatomen und Ausbildung mindestens eine
Konzentration an Störatomen aufgebracht wird,daß PN-Überganges wenigstens ein Halbleiterschaltungs-
nach dem Ätzen der Rillen t'22) nur deren element ausgebildet wird.
Seitenfläche mit der inneren dielektrischen Schicht Bei einem derartigen aus der DT-OS 19 37 755
(13) überzogen und erst dann der restliche 35 bekannten Verfahren wird ein PN-Übergang ausgebil-
Schutzfilm (21) von der Halbleiterschicht (20a; det, der an der Oberfläche der Halbleiterplatie endet.
entfernt wird, daß anschließend die polykristalline Die Inselbereiche, in denen der PN-Übergang ausgcbil-
Halbleiterschicht (14) aus der Dampfphase auf die det sind, werden von der inneren dielektrischen Schicht
freigelegten Oberflächenteile der Halbleiterschicht vollständig umgeben.
(20a; und auf die Oberfläche der inneren dielektri- 40 Aus der DT-OS 21 42 402 ist es bekannt, die innere
sehen Schicht (13) abgeschieden und zur Erzielung dielektrische Schicht nicht durchgehend, sondern nur
einer hohen Konzentration an Störatomen mit von der Oberfläche der Halbleiterplatte nach Innen
Störatomen dotiert wird, daß das Abtragen des auszubilden, so daß der PN-Übergang an der Innenflä-
Schichtaufbaus so weit erfolgt, daß ein Inselbereich ehe der inneren dielektrischen Schicht endet. Eine
(10) gebildet wird, der aus einem Teil der 45 derartige Ausbildung der inneren dielektrischen Schicht
polykristallinen Halbleiterschicht (14) und der ist gleichfalls aus Nachrichtentechnik, Bd. 22, Heft 5, Mai
Halbleiterschicht (20a; mit niedriger Konzentration 1972, S. 152-154 bekannt. Auch bei diesem Verfahren
an Störatomen besteht, der durch die äußere wird ein PN-Übergang ausgebildet, der nicht an der
dielektrische Schicht (12) von dem Substrat (11) Oberfläche der Halbleiterplatte endet, sondern dessen
isoliert ist und einen Teil der inneren dielektrischen jo Rand an der Innenfläche der inneren dielektrischen
Schicht (13) enthält, und daß zur Bildung des Schicht anliegt. Dabei verläuft die innere dielektrische
Halbleiterschaltungsclementes (16, 17, 18, 19) Schicht von der Oberfläche der Haibleilerplatte aus
Störaiome des zu dem der Halbleiterschicht (20a) senkrecht nach Innen.
entgegengesetzten Leitungstyps in den von der Die der Erfindung zugrunde liegende Aufgabe liegt
inneren dielektrischen Schicht (13) umgebenen Teil 55 darin, das Verfahren der eingangs genannten Art so
des Inselbereiches (10) derart eindiffundiert werden, weiterzubilden, daß eine integrierte Halbleiterschaltung
daß der erhaltene PN-Übergang parallel zur mit Schaltungselementen entsteht, die sich durch eine
Oberfläche der Halbleiterplatte (20) verläuft und von hohe Durehbruchsspan.nung auszeichnen,
der inneren dielektrischen Schicht (13) begrenzt Diese Aufgabe wird erfindungsgemäß dadurch gelöst,
wird. 60 daß auf die zu beschichtende Oberflächenseite der
nach Anspruch I, dadurch gekenn- Halbleiterplatte mit hoher Konzentration an Störato-
zur Bildung des Halbleiterschaltungs- men vor dem Aufbringen des Schutzfilmes eine
, 17, 18,19) weiterhin Störatome in den Halbleilerschicht mit niedriger Konzentration an
des von der inneren dielektrischen Störatomen aufgebracht wird, daß nach dem Ätzen der
Schicht (13) umgebenen Teil des Inselbereichs (10) 65 Rillen nur deren Seitenflächen mit der inneren
elektiv eindiffundiert werden, um einen Bereich mit dielektrischen Schicht überzogen und erst dann der
den die
3 4
schicht aus der Dampfphase auf die freigelegten sehen Schicht 12 aus Siliziumdioxyd außer an den
Oberflächenteile der Halbleiterschicht und auf die freiliegenden Teilen der Oberfläche umgeben, was zur
Oberfläche der inneren dielektrischen Schicht abge- Folge hat, daß der Inselbereich gegenüber dem Substrat
schieden und zur Erzielung einer hohen Konzentration 11 elektrisch isoliert ist
an Störatomen mit Störatomen dotiert wird, daß das 5 Die Schicht 12 bestehf aus peripheren Seitenabschnit-
Abtragen des Schichtaufbaus so weit erfolgt, daß ein ten J2a, die an den peripheren Seitenflächen des
Inselbereich gebildet wird, der aus einem Teil der Inselbereiches anliegen und aus einem Bodenabschnitt
polykristallinen Halbleiterschicht und der Halbleiter- 12b, der mit der Innenfläche des Inselbereiches in
schicht mit niedriger Konzentration an otöratomen Berührung steht. Die peripheren Seitenflächen 12a sind
besteht, der durch die äußere dielektrische Schicht von ίο derart geneigt, daß der viereckige Querschnitt des
dem Substrat isoliert ist und einen Teil der inneren Inselbereiches 10 zur Innenseite des Substrates 11 hin
dielektrischen Schicht enthält, und daß zur Bildung des abnimmt Innerhalb des Inselbereiches 10, der von der
Halbleiterschaltungselementes Störatome des zu dem dielektrischen Schicht 12 umgeben ist, ist eine innere,
der Halbleiterschicht entgegengesetzten Leitungstyps dielektrische Schicht 13 aus Siliziumdioxyd vorgesehen,
in den von der inneren dielektrischen Schicht umgebe- 15 Die dielektrische Schicht 13 weist die Form eines Tellers
nen Teil des Inselbereiches derart eindiffundiert werden, ohne Boden auf und ist parallel zu den peripheren
daß der erhaltene PN-Übergang parallel zur Oberfläche Seitenabschnitten 12a der ersten oder äußeren dielektri-
der Halbleiterplatte verläuft und von der inneren sehen Schicht 12 und in einem bestimmten Abstand dazu
dielektrischen Schicht begrenzt wird angeordnet. Der Bereich 14 des Inselbereichs 10, der
Eine nach diesem Verfahren hergestellte integrierte 20 sich zwischen den dielektrischen Schichten 12 und 13 (Halbleiterschaltung zeichnet sich folglich insbesondere befindet, besteht aus polykristallinem Silizium. Der dadurch aus, daß die innere dielektrische Schicht von Bereich 15, der von der zweiten dielektrischen Schicht der Oberfläche der Halbleiterplatte aus schräg nach 13 umgeben ist, besteht aus einem Siliziumeinkristall. (Innen verläuft und den Inselbereich nicht vollständig Innerhalb der Inselbereiche 10 sind Halbleiterschalurngibt, sondern nur die seitliche Begrenzung des 25 tungselemente 16,17,18 und 19 jeweils vorgesehen. Bei PN-Überganges bildet, daß weiterhin der Bereich dieser Ausführungsform ist das erste Schaltungselement !zwischen der inneren dielektrischen Schicht und der ein Transistor. Der Transistor enthält einen Emitteräußeren dielektrischen Schicht, der aus einem polykri- basisübergang, der — wie bei einem herkömmlichen stallinen Material besteht, eine gleichmäßige hohe ebenen Transistor — an der Oberfläche des Elementes Konzentration an Störatomen aufweist und uaß auf der jo endet, und einen ebenen Kollektorbasisübergang, der Oberfläche des Substrats mit hoher Konzentration an nahezu parallel zur Oberfläche der Halbleiterplatte Störatomen eine Halbleiterschicht mit niedriger Kon- verläuft und dessen äußeres Ende in den Inselbereich Kentration an Störatomen ausgebildet ist. Die Schal- eingebettet ist und sich am unteren Ende der zweiten tungselemente einer derartigen integrierten Halbleiter- dielektrischen Schicht befindet. Durch diese Übergange schaltung zeigen die gewünschte hohe Durchbruchs- 35 sind ein Kollektorbereich 24 mit N-Leitfähigkeit, ein Spannung. Basisbereich 25 mit P-Leitfähigkeit und ein Emitterbe-
Durch die Ausbildung der Halbleiterschicht mit reich 26 mit N-Leitfähigkeit bestimmt. Der Abschnitt 14 niedriger Konzentration an Störatomen auf dem des Kollektorbereiches 24 ist gleichmäßig in hoher Substrat mit hoher Konzentration an Störatomen ist es Konzentration mit Störatomen dotiert, so daß der darüber hinaus möglich, durch selektives Ätzen nur das 40 Abschnitt 14 einen geringeren Widerstand als der Substrat wegzuätzen und nur die Schicht mit einer Abschnitt 15 des Kollektorbereiches 24 aufweist. Der niedrigen Konzentration an Störatomen stehen zu Basisbereich 25 ist so ausgebildet, daß seine Störatomlassen, konzentration größer als die des Abschnittes 15 des
Bei der Verwendung eines speziellen Ätzmittels kann Kollektorbereiches ist. Auf dem Kollektorbereich 24,
nämlich nur eine Schicht mit einer hohen Störatomkon- 45 dem Basisbereich 25 und dem Emitterbereich 26 sind
tentration geätzt werden. eine Kollektorelektrode 27, eine Basiselektrode 28 und
Bei dem erfindungsgemäßen Verfahren kann somit eine Emitterelektrode 29 jeweils angebracht. Da die
«las Abtragen des Substrates nach dem selektiven innere, dielektrische Schicht 13 nach innen zur Mitte hin
Ätzverfahren erfolgen. geneigt ist, liefert diese Neigung eine sogenannte
Im folgenden werden bevorzugte Ausführungsbei- 50 positive Schräge relativ zum Basiskollektorübergang,
»piele der Erfindung anhand der Zeichnung näher wodurch die Durchbruchsspannungscharakteristik be-
eriäutert: günstigt wird.
Fig. 1 zeigt eine Ausführungsform einer integrierten Das zweite Halbleiterschaltungselement 17 ist eine
Halbleiterschaltung in einer Querschnittsansicht; Diode mit einem PN-Übergang, der horizontal im
F i g. 2A bis 2D zeigen zur Erläuterung eines Beispiels 55 Abschnitt 15 ausgebildet ist, de/ von der zweiten
tür Durchführung des erfindungsgemäßen Verfahrens dielektrischen Schicht 13 de> Inselbereiches 10 umgeben
tür Herstellung der in Fig. 1 dargestellten, integrierten ist. Ein Anodenbereich 30 mit P-Leitfähigkeit ist an
Halbleiterschaltung die Verfahrensschritte in Quer- einer Seite des PN-Übergangs angeordnet, und ein
•chnittsansichten; Kathodenabschnitt mit N-Leitfähigkeit besteht aus dem
Fig.3 und 4 zeigen andere Ausführungsformen von v. Bereich auf der anderen Seite des PN-Überganges und
nach dem erfindungsgemäßen Verfahren hergestellten dem äußeren Bereich 14. Auf dem Anodenbereich und
integrierten Halbleiterschaltungen in Querschnittsan- dem Kathodenbereich sind eine Anodenelektrode 31
sichten. und eine Kathodenelektrode 32 jeweils angebracht.
In Fig. 1 ist mit 11 ein Substrat aus polykristallinem Das dritte Halbleiterschaltungselement 18 weist, wie
Silizium bezeichnet. Im oberen Bereich des Substrates 65 das zweite Element 17, einen Diodenaufbau auf, wobei
ist in bestimmten Abstanden eine Anzahl von sein Anodenbereich 30 als ein Widerstand verwandt
Inselbereichen 10 vorgesehen. Jeder der Inselbereiche wird. Auf dem Bereich 30 sind im Abstand voneinander
10 ist von einer eingeschlossenen, äußeren, dielektri- zwei Elektroden 34 und 35 angebracht.
Das vierte Halbleiterschaltungselement 19 weist einen Bereich 36 auf, der durch selektive Eindiffusion in der Mitte des Innenbereiches 15 des Inselbereiches ausgebildet ist und als Widerstand verwandt wird. Auf dem Bereich 36 sind im Abstand voneinander zwei Elektroden 37 und 38 angebracht.
Im folgenden wird anhand der Fig. 2A bis 2D das Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit dem oben beschriebenen Aufbau erläutert.
Es wird eine Siliziumplatte 20 mit einer orientierten (100)-Fläche als Oberfläche verwandt, deren spezifischer Widerstand unter 0,015 Ω · cm liegt. Die Platte 20 weist an der Oberfläche eine Schicht 20a mit N-Leitfähigkeit auf, deren spezifischer Widerstand 2-3Ω ■ cm und deren Dicke 20μιη beträgt und die unter Verwendung eines bekannten Aufwachsverfahrens aus der Dampfphase aufgewachsen ist. Auf der Oberfläche der aufgewachsenen Schicht 20a ist ein Siliziumnitridfilm ausgebildet. Der Film ist mit Hilfe eines Photoätzverfahrens an bestimmten Abschnitten durchbrochen, um die entsprechenden Abschnitte der Oberfläche der Schicht 20a freizulegen und eine Schutzmaske 21 zu bilden. Dann erfolgt unter Verwendung von Hydrazin eine selektive Ätzung über einen Bereich, der sich von dem Bereich der aufgewachsenen Schicht 20a, der durch das Photoätzverfahren freigelegt wurde, bis zu einer bestimmten Tiefe in der Platte 20 hinab erstreckt. Da in diesem Falle von Hydrazin als Ätzmittel und von einer Platte, deren Oberfläche eine orientierte (100)-Fläche ist, Gebrauch gemacht wird, wird die Platte nicht in Richtung einer (11 !)-Fläche, etwas in Richtung einer (ilO)-Fläche und am stärksten in der Richtung der (lOO)-Fläche geätzt. Folglich sind die eingeschlossenen, durch die Ätzung gelieferten Rillen 22 im Querschnitt V-förmig, wobei die (Iil)-Fläche die geneigte Oberfläche der Rille bildet. Das heißt, daO! die Ätzung hauptsächlich in die Tiefe und nicht in die Breite vordringt, was einen bestimmten Neigungswinkel der V-förmigen Rille zur Folge hat. Wenn die Ätzung bis zum Scheitelpunkt der V-förmigen Rille herab vorgedrungen ist, tritt keine weitere Ätzung auf. Da die Tiefe der Ätzung der Platte durch die Abmessung der Maskenöffnung bestimmt ist, ist es leicht einzusehen, daß eine Steuerung der Tiefe ohne Schwierigkeiten erreicht werden kann.
Danach wird das Substrat als Ganzes bei einer hohen Temperatur oxydiert, um einen Siliziumdioxydfilm 13 als eine innere dielektrische Schicht auf der freiliegenden Oberfläche der Rille 22 zu bilden. Da der Siliziumnitridfilm, der die Oberfläche der aufgewachsenen Schicht 20a überdeckt für Sauerstoff undurchlässig ist, wird kein Siliziumdioxydfilm während des Hochtemperaturoxydationsprozesses auf dem Siliziumnitridfilm ausgebildet. Die Platte wird mit auf 1800C erhitztem Phosphoroxyd behandelt, um die Siliziumnitridmaske zu entfernen, wodurch die Oberfläche der aufgewachsenen Schicht 20a freigelegt wird. Ir. diesem Fall erfolgt die selektive Ätzung der Maske 21 ohne eine Verwendung anderer besonderer Masken durch ein Ätzmittel, das Siliziumnitrid fortätzen kann, wobei nur das Siliziumdioxyd ungeätzt bleibt. Silizium wird durch ein Aufwachsverfahren aus der Dampfphase auf die freiliegende Oberfläche 23 und auf die Siliziumdioxydschicht 13 aufgebracht um eine aufgewachsene Schicht 14 zu bilden. Vorzugsweise wird während der Dauer dieses Aufwachsens die gewachsene Schicht 14 in größerer Menge mit Siöratomen der N-Leitfähigkeit dotiert um die Störatomkonzentration vorzugsweise auf einen Wert in der Größenordnung von 1020 Atome/cm3 zu erhöhen. Es ist leicht einzusehen, daß die aufgewachsene Schicht 14 so ausgebildet wird, daß ein Siliziumeinkristall auf der oberen Oberfläche 23 der aufgewachsenen Schicht und polykristallines Silizium auf der unteren Oberfläche der Siliziumdioxydschicht 13 aufwächst. Andererseits kann die aufgewachsene Schicht 14 in geeigneterweise nur aus polykristallinem Silizium
ίο bestehen. Auf der Oberfläche der auf diese Weise aufgewachsenen Schicht 14 wird eine dielektrische Schicht 12 aus Siliziumdioxyd oder Siliziumnitrid ausgebildet. Anhand von Fig. 2B ist zu ersehen, daß in der aufgewachsenen Schicht 14 und in der dielektrisehen Schicht 12 eine solche Rille ausgebildet ist, die der V-förmigen Rille 22 in der Platte entspricht.
Wie es in Fig. 2C dargestellt ist, wird später eine polykristalline Siliziumschicht 11 als Substrat auf der Siliziumdioxydschicht 12 unter Verwendung eines Aufwachsverfahrens aus der Dampfphase gebildet.
Wie es in Fig. 2D dargestellt ist, wird die Platte 20 dann unter Verwendung eines Ätzverfahrens von unten abgetragen. In diesem Fall wird ein Ätzmittel verwandt das selektiv beispielsweise nur Silizium mit geringem Widerstand fortätzen kann, während das SiliziumdioxyC nahezu ungeätzt bleibt. Während dieser Ätzbehandlung bleiben eine Siliziumdioxydschicht 13, die an der Innenseite der V-förmigen Rille 22 ausgebildet ist, unc eine aufgewachsene Schicht 14, die die Schicht 13 überdeckt, stehen, und die vorstehenden Teile dieser Schichten können später durch Läppen oder Polierer entfernt werden. Während des Polierens wird ein Druck nur an die vorspringenden Teile der Schichten 13 und 14 angelegt, und die ebenen Teile der aufgewachsener Schicht 20a wirken beim Poliervorgang als Anschlag Damit können nur genau die vorspringenden Teile entfernt werden.
Auf diese Weise wird der grundlegende Aufbau einei dielektrisch getrennten, integrierten Halbleiterschal tung gebildet. Unter Verwendung einer herkömmlicher Halbleitertechnik, wie, einem selektiven Diffusionsver fahren, wird ein Halbleiterschaltungselement, wie eir Transistor oder eine Diode, im Inselbereich 10 gebildet der aus den aufgewachsenen Schichten 14 und 20; besteht, die von der Schicht 12 umgeben werden wodurch die in F i g. 2 dargestellte Vorrichtung erhaitcr wird.
Wenn bei einer so aufgebauten Vorrichtung die Dicke der aufgewachsenen Schicht 20a, die von der zweiter dielektrischen Schicht umgeben ist 20 μηι und die Dickf der aufgewachsenen Schicht 14 33 μπι beträgt weist di< Oberfläche des polykristallinen Bereiches eine Breit« von 41 μΐη auf. Eine derartige Abmessung ist zun Anbringen einer Elektrode gerade passend
Das erste Halbleiterschaltungselement 16 der it F i g. i dargestellten Vorrichtung ist ein Transistor dessen Basisbereich 25 eine Tiefe von 5 μπι aufweist. Di der Basisbereich durch eine Diffusion von Störatomei über die gesamte Oberfläche der aufgewachsenei
Schicht 20a gebildet wird, die von der dielektrischei Schicht umgeben wird, liegt der Basiskollektorüber gang, der zwischen dem Basisbereich 25 und den Kollektorbereich 24 ausgebildet ist, parallel zu Oberfläche der aufgewachsenen Schicht 20a und win an seinem äußeren Rand von der dielektrischen Schich 13 begrenzt, ohne an der Oberfläche der Schicht 20, freizuliegen. Aus diesem Grande beträgt die Durch bruchsspannung des Oberganges 200 V, während in
Falle eines herkömmlichen ebenen Aufbaus die Spannung vergleichsweise 100 V beträgt. Da der Umfangsbereich des Basiskollektorüberganges, der gegenüber der Durchbruchsspannung leitend ist. nicht an der Oberfläche endet, wird dieser Umfangsbereich s selbst dann nicht beeinflußt, wenn Störatome durch Poren in der Maske während der Bildung des Emitters in das Element eingebracht werden. Wenn die aufgewachsene Schicht 14 — wie bei der oben beschriebenen Ausführungsform — vorläufig mit Störatomen in hoher Konzentration dotiert wird, ist keine Maske notwendig, wenn die Störatomeindiffusion zur Bildung des Basisbereiches 25. des Anoden- oder Kathodenbereiches 30 erfolgt. Weiterhin sind weniger schwierige Photoätzschritte notwendig, als es bisher der Fall war.
Bei der anderen, in Fig.3 dargestellten Halbleiterschaltung soll ein Hochleistungstransistor erhalten werden. Innerhalb einer äußeren dielektrischen Schicht 12 in einem polykristallinen Siliziumsubstrat 11 sind drei dielektrische Innenschichten 13 ohne Boden ausgebildet. Eine aus der Dampfphase aufgewachsene Schicht 14 mit einer hohen Slöratomkonzentration ist zwischen den dielektrischen Schichten 12 und 13 ausgebildet. In einem Siliziumcinkristiill. der von der dielektrischen Schicht 13 umgeben ist, sind ein Basisbereich 25 und ein Emiuerbereich 26 unter Verwendung eines herkömmlichen Diffusionsverfahrcns für Slöratome ausgebildet. Eine Emitterelektrode 29 ist an jedem Emitterbereich 26 und eine Basiselektrode 28 an jedem Basisbeieich 25 angebracht. Am Kollektorbcreich 14 ist eine Anzahl von Kollektorelektroden 27 außerhalb der inneren dielektrischen Schicht 13 vorgesehen.
Die in Fig.4 dargestellte Halbleiterschaltung weist einen Aufbau auf. der sehr zweckmäßig ist, um längs der unterbrochenen Linie A-A würfelförmig geschnitten zu werden, d. h., daß zur Erleichterung des würfelförmigen Schneidens vorläufig ein Teil eines Siliziumdioxydfilms 41 entfernt ist. der der Oberfläche eines monokristallinen Siliziumbereiches 40 entspricht, der sich innerhalb der inneren, dielektrischen Schicht 13 ohne Boden in der äußeren, dielektrischen Schicht befindet.
Hierzu 2 Blatt Zeichnungen «09552/243

Claims (1)

3 Verfahren nach den Ansprüchen 1 oder ; Patentansprüche: dadurch gekennzeichnet, daß die Haibleiterplatt (20) eine Siliziumplatte ist, deren zu beschichtend-
1. Verfahren zur Herstellung einer integrierten Oberflächenseite eine orientierte( (100)-Kristallite Halbleiterschaltung, bei welchem auf einer Oberflä- 5 ehe ist, und daß zum Atzen der Rillen (22) Hydrazi,
ehe einer Halbleiterplatte ein Schutzfilm ausgebildet verwendet wird, und daraus bestimmte Teile entfernt werden, um
entsprechende Teile der Oberfläche der Halbleiter-
platte freizulegen und um durch anisotropes Ätzen V-förmige Rillen in der Halbleiterplatte auszubilden, io
bei dem dieser Schutzfilm anschließend entfernt und Die Erfindung betrifft ein Verfahren zur Herstellunj
die so erhaltene Oberfläche der Halbleiterplatte mit einer integrierten Halbleiterschaltung, bei weichem au
einer inneren dielektrischen Schicht, einer aufge- einer Oberfläche eimer Halbleiterplatte ein Schutzfilrr
wachsenen polykristallinen Halbleiterschicht, die in ausgebildet und daraus bestimmte Teile entferni ihrer Gestalt den Rillen in der Halbleiterplatte im j5 werden, um entsprechende Teile der Oberfläche dei
wesentlichen entspricht, einer äußeren dieleJctri- Halbleiterplatte freizulegen und um durch anisotropes
sehen Schicht und einem polykristallinen Substrat Ätzen V-förmige Rillen in der Halbleiterplatte auszubil-
überzogen wird, und bei dem dieser Schichtaufbau den, bei dem dieser Schutzfilm anschließend entfernt
von der entgegengesetzten Seite der Halbleiterpiat- und die so erhaltene Oberfläche der Halbieiterplattc mit te her so weit abgetragen wird, daß zumindest die zo einer inneren dielektrischen Schicht, einer aufgewachse-
mit der inneren dielektrischen Schicht überzogenen nen polykristallinen Halbleiterschicht, die in ihrer
Spitzen der V-förmigen Rillen verschwinden und Gestalt den Äillen in der Halbleiterplatte im wesentli-
Inselbereiche der Halbleiterplatte entstehen, in chen entspricht, einer äußeren dielektrischen Schicht
denen durch Eindiffusion von Störatomen und und einem polykristallinen Substrat überzügen wird. Ausbildung mindestens eines PN-Überganges we- 25 und bei dem dieser Schichtaufbau von der entgegenge-
nigstens ein Halbleiterschaltungselement ausgebil- setzten Seite der Halbleiterplatte her so weit abgetra-
det wird, dadurch gekennzeichnet, daß gen wird, daß zumindest die mit der inneren
auf die zu beschichtende Oberflächenseite der dielektrischen Schicht überzogenen Spitzen der V-för-
DE19732324385 1972-05-13 1973-05-14 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE2324385C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4738272 1972-05-13
JP47047382A JPS5120267B2 (de) 1972-05-13 1972-05-13

Publications (3)

Publication Number Publication Date
DE2324385A1 DE2324385A1 (de) 1973-11-22
DE2324385B2 true DE2324385B2 (de) 1976-12-23
DE2324385C3 DE2324385C3 (de) 1977-08-11

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4002673A1 (de) * 1989-01-31 1990-08-02 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4002673A1 (de) * 1989-01-31 1990-08-02 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung
DE4002673C2 (de) * 1989-01-31 1998-01-22 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleiteranordnung

Also Published As

Publication number Publication date
FR2184715A1 (de) 1973-12-28
AU5536273A (en) 1975-07-03
JPS499985A (de) 1974-01-29
DE2324384A1 (de) 1973-11-22
GB1363223A (en) 1974-08-14
DE2324385A1 (de) 1973-11-22
FR2184716B1 (de) 1978-01-06
GB1430425A (en) 1976-03-31
US3858237A (en) 1974-12-31
US3826699A (en) 1974-07-30
DE2324384B2 (de) 1977-03-17
JPS5120267B2 (de) 1976-06-23
FR2184716A1 (de) 1973-12-28
CA966585A (en) 1975-04-22
FR2184715B1 (de) 1978-02-10
IT985023B (it) 1974-11-30

Similar Documents

Publication Publication Date Title
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3334624C2 (de)
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE3002741A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE2950413C2 (de)
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2324385C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2324385B2 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN