DE2324384B2 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE2324384B2
DE2324384B2 DE19732324384 DE2324384A DE2324384B2 DE 2324384 B2 DE2324384 B2 DE 2324384B2 DE 19732324384 DE19732324384 DE 19732324384 DE 2324384 A DE2324384 A DE 2324384A DE 2324384 B2 DE2324384 B2 DE 2324384B2
Authority
DE
Germany
Prior art keywords
dielectric layer
region
section
substrate
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732324384
Other languages
English (en)
Other versions
DE2324384A1 (de
DE2324384C3 (de
Inventor
Hajime Tokio; Sakai Kiyohide Yokohama; Tsutsumi Hiroshi Fujisawa Kanagawa; Sumitomo Yasusuke; Niwa Kazuo; Yokohama; Inaba Eisaku Kitakyushu; Sawazaki (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2324384A1 publication Critical patent/DE2324384A1/de
Publication of DE2324384B2 publication Critical patent/DE2324384B2/de
Application granted granted Critical
Publication of DE2324384C3 publication Critical patent/DE2324384C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

60
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einem Substrat, mit wenigstens einer eine Halbleiterinsel umschließenden äußeren dielektrischen Schicht mit einer Bodenfläehe und mit zu einer Oberflächenseite des Substrats reichenden peripheren Seitenflächen, mit einer innerhalb der äußeren dielektrische« Schicht im Abstand von dieser angeordneten inneren dielektrischen Schicht mit bezüglich der einen Obeiflächenseite des Substrats geneigten Seitenflächen und chae Bodenfläehe, und mit einem in der Halbleiterinsel ausgebildeten Transistorelement, welches einen Kollektorbereich mit einem von der inneren dielektrischen Schicht umgebenen einkristallinen Abschnitt und einem zwischen der äußeren und der inneren dielektrischen Schicht liegenden Abschnitt, einen innerhalb der inneren dielektrischen Schicht liegenden Basisbereich mit einem parallel zu der einen Oberflächenseite des Substrats verlaufenden und von der inneren dielektrischen Schicht begrenzten Basis-Kollektorübergang, einen innerhalb des Basisbereichs ausgebildeten Emitterbereich sowie an der einen Obeiflächenseite des Subsa-ats angeordnete, den zwischen der äußeren und der inneren dielektrischen Schicht liegenden Abschnitt des Kollektorbereichs, den Basisbereich bzw. den Emitterbereich kontaktierende Elektroden aufweist
Bei dieser aus der DT-OS 2142 402 bekannten integrierte;?. Schaltung sind die Seitenflächen der inneren dielektrischen Schicht des ausgebildeten Transistorelementes bezüglich der einen Oberflächenseite des Substrats derart geneigt daß der Querschnitt des von ihnen umgebenen Halbleiterbereiches zu der genannten Oberfläche hin abnimmt Weiterhin besteht der Kollektorbereich des Transistors einzig aus einem Einkristall mit einer niedrigen Störatomkonzentration. Bei einer derartigen Ausbildung des Transistorelementes stellt der Kollektor einen großen Reihenwiderstand dar, so daß eine dotierte Anreicherungszone für den Ohmschen Kontakt zur Kollektorclcketrode erforder-Jich ist Weiterhin treten bei einem in dieser Weise ausgebildeten Transistor bereits beim Anlegen einer relativ niedrigen Spannung in Sperrichtung am PN-Übergang an den Rändern dieses Übergangs Durchbrüche auf. Das heißt daß ein derartiger Transistor eine niedrige Durchbruchsspannung hat
Aus der DT-OS 19 37 755 ist eine weitere integrierte Halbleiterschaltung mit einer Halbleiterinsel und r nem in der Halbleiterinsel ausgebildeten Transistorelement bekannt dessen innere dielektrische Schicht bezüglich der Oberflächenseite des Substrats geneigte Seitenflächen und eine diese Seitenflächen verbindende Bodenfläehe aufweist. Dabei verlaufen die Seitenflächen der inneren dielektrischen Schicht bezüglich der Oberflächenseite des Substrats derart geneigt daß der Querschnitt des von ihnen umgebenen Halbleiterbereichs zu der genannten Oberfläche hin zunimmt Bei dieser bekannten Halbleiterschaltung wirkt die innere dielektrische Schicht mit der durch eine polykristallin Halbleiterschicht von ihr getrennten äußeren dielektrischen Schicht zusammen, um das Halbleiterelemem stärker zu isolieren.
Aus »Nachrichtentechnik« Band 22 (19/2), Heft 5 Seite 152 bis 154 ist ein Transistorelement bekannt bei dem die Seitenflächen der inneren dielektrischer Schicht senkrecht zur Oberfläche des Substrat; verlaufen und der zwischen der äußeren und der innerer dielektrischen Schicht liegende Teil des Kollektorberei ches eine hohe Störatomkonzentration hat. Bei einei derartigen Ausbildung des Transistorelementes wire eine höhere Durchbruchsspannung dadurch erreicht daß beim Kollektor-Basisübergang die Randkrümmuni nicht vorhanden ist.
Demgegenüber liegt die der Erfindung zugrundelie gende Aufgabe darin, bei einer integrierten Halbleiter
IO
j der eingangs genannten Art ein Transistorele- ; mit einer hohen Durchbruchsspannung auszubil-
i Aufgabe wird erfindungsgemäß dadurch gelöst, «Seitenflächen der inneren dielektrischen Schicht der einen Oberflächenseite des Substrate ; geneigt sind, daß der Querschnitt lies von ihnen benen Halbleiterbereicbs zu der genannten Ober- > hin zunimmt, daß der zwischen der äußeren und
■■ inneren dielektrischen Schicht liegende Abschnitt
; Kollektorbereichs des Transistorelemeats polykri-
*" ist und eine hohe Störatomkonsentration und daß der Basisbereich des Transistorele- ; eine höhere Störatomkonzentration als der von
»inneren dielektrisch»1« Schicht umgebene einkristal-
; Abschnitt des Kollektorbereichs aufweist
ei einer derartigen Ausbildung der Seitenflächen der dielektrischen Schicht bezüglich der einen ache des Substrats und der angegebenen _ ütierung der einzelnen Bereiche ergibt sich eine Verarmungsschicht am PN-Übergang, deren Breite an den Rändern des Oberganges zunimmt, was die gewünschte höhere Durchbruchsspannung zur Folge hat Die erfindungsgemäße Ausbildung der Halbleiterschaltung hat darüber hinaus den Vorteil, daß der polykristalline Abschnitt des Kollektorbereiches sehr hoch und gleichmäßig dotiert werden kann. Daher ist der Reihenwiderstand des Kollektorbereiches zur an der Oberflächenseite dieses polykristallinen Abschnitts angeordnete η Kollektorelektrode sehr gering.
Ein weiterer Vorteil der erfindungsgemäßen Halbleiterschaltung besteht darin, daß sie durch selektives Ätzen und somit sehr einfach hergestellt werden kann.
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert.
F i g. 1 zeigt die Querschnittsansicht eines Ausführungsbeispiels der erfindungsgemäßen integrierten Halbleiterschaltung;
F i g. 2 A bis 2 D zeigen in Querschnittsansichten die zur Herstellung der in F i g. 1 dargestellten integrierten Halbleiterschaltung notwendigen Verfahrensschritte;
F i g. 3 und 4 zeigen weitere Ausführungsbeispiele der erfindungsgemäßen integrierten Halbleiterschaltung in Querschnittsansichten.
In Fig. 1 ist mit It ein Substrat aus polykristallinen! Silizium bezeichnet Im oberen Bereich des Substrates ist in bestimmten Abständen eine Anzahl von Inselbereichen 10 vorgesehen. Jeder der Inselbereiche 10 ist von einer begrabenen. Süßeren dielektrischen Schicht 12 aus Siliziumdioxyd außer an der freiliegenden Oberfläche umgeben, was zur Folge hat, daß der Inselbereich gegenüber dem Substrat 11 elektrisch isoliert ist.
Die Schicht 12 besteht aus peripheren Seitenflächen 12a, die an den peripheren Seitenflächen des Inselbereiches anliegen, und aus einer Bodenfläche 126, die mit der Bodenfläche des Inselbereiches in Berührung steht. Die peripheren Seitenflächen 12a sind derar« geneigt, daß der viereckige Querschnitt des Inselbereiches 10 zur Innenseite des Substrates 11 hin abnimmt. Innerhalb des Inselbereiches 10, der von der äußeren dielektrischen Schicht 12 umgeben ist, ist eine innere dielektrische Schicht 13 aus Siliziumdioxyd vorgesehen. Die innere dielektrische Schicht 13 weist keine Bodenfläche auf und 6s ist parallel zu den peripheren Seitenflächen 12a der äußeren dielektrischen Schicht 12 und in einem hpRtimmten Abstand dazu angeordnet. Der Abschnitt 14
des Inselbereichs 10, der sich zwischen den dielektrischen Schichten 12 and 13 befindet, besteht aus polykristallinen! Silizium. Der Abschnitt 15, der von der inneren dielektrischen Schicht 13 umgeben ist, besteht aus einem Süiziumeinkristaii. Innerhalb der Inselbereiche 10 sind Halbleiterschaltungselemente 16,17,18 und 19 jeweils vorgesehen. Bei dieser Ausführungsform ist das erste Halbleiterschaltungselement ein Transistor. Der Transistor enthält einen Emitter-Basisübergang, der — wie bei einem herkömmlichen ebenen Transistor — ein freiliegendes Ende an der Oberfläche des Schaltußgselementes aufweist, und einen ebenen Kollektor-Basisübergang, der nahezu parallel zur Substratoberfläche verläuft und dessen äußeres Ende in den Inselbereich eingebettet ist und sich am unteren Ende der inneren dielektrischen Schicht befindet Durch diese Obergänge sind ein Kollektorbereich 24 mit N-Leitfähigkeit ein Basisbereich 25 mit P-Leitfähigkeit und ein Emitterbereich 26 mit N-Leitfähigkeit bestimmt Der Abschnitt 14 des Koilektorbereiches 24 ist einheitlich in hoher Konzentration mit Störatomen dotiert so daß der Abschnitt 14 einen geringeren Widerstand als der Abschnitt 15 des Kollektorbereiches 24 aufweist Der Basisbereich 25 ist so ausgebildet daß seine Störatomkonzentration größer als die des Abschnittes 15 des Koilektorbereiches ist Auf dem Kollektorbereich 24, dem Basisbereich 25 und dem Emitterbereich 26 sind eine Kollektorelektrode 27, eine Basiselektrode 28 und eine Emitterelektrode 29 jeweils angebracht. Da die innere dielektrische Schicht 13 nach innen zur Mitte hin geneigt ist liefert diese Neigung eine sogenannte »positive Neigung« relativ zum Basis-Kollektorübergang, wodurch die Durchbruchsspannung erhöht wird.
Das zweite Halbleiterschaltungselement 17 ist eine Diode mit einem PN-Übergang, der horizontal im Abschnitt 15 ausgebilde* ist der von der inneren dielektrischen Schicht 13 des Inselbereiches 10 umgeben ist. Ein Anodenbereich 30 mit P-Leitfähigkeit ist an einer Seite des PN-Übergangs angeordnet, und ein Kathodenabschnitt mit N-Leitfähigkeit besteht aus dem Bereich auf der anderen Seite des PN-Überganges und dem äußeren Bereich 14. Auf dem Anodenbereich und dem Kathodenbereich sind eine Anodenelektrode 31 und eine Kathodenelektrode 32 jeweils angebracht.
Das dritte Halbleiterschaltungselement 18 weist, wie das zweite Halbleiterschaltungselement 17 einen Diodenaufbau auf, wobei sein Anodenbereich 30 als ein Widerstand verwandt wird. Auf dem Bereich 30 sind im Abstand voneinander zwei Elektroden 34 und 35 angebracht.
Das vierte Halbleiterschaltungselement 19 weist einen Bereich 36 auf, der durch selektive Diffusion in der Mitte des Innenbereiches IS des Inselbereiches ausgebildet ist und als Widerstand verwandt wird. Auf dem Bereich 36 sind im Abstand voneinander zwei Elektroden 37 und 38 angebracht.
Im folgenden wird anhand der F i g. 2 A bis 2 D ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit dem oben beschriebenen Aufbau erläutert.
Es wird eine Siliziumplatte 20 mit einer orientierten (lOO)-Fläche als Oberfläche verwandt, deren spezifischer Widerstand unter 0,015 Ω · cm liegt Die Platte 20 weist an der Oberfläche eine Schicht 20a mit N-Leitfähigkeit auf, deren spezifischer Widerstand 2-3 Ω ■ cm und deren Dicke 20 μηι beträgt und die unter Verwendung eines bekannten Dampfaufwachsverfahrens aufgewachsen ist. Auf der Oberfläche der
aufgewachsenen Schicht 20a ist ein Siliziumnitridfilm ausgebildet- Der Film ist mit Hilfe eines Photoätzverfahrens an bestimmten Abschnitten durchbrochen, um die entsprechenden Abschnitte der Oberfläche der Schicht 20a freizulegen und eine Schutzmaske 21 zu bilden, s Dann erfolgt unter Verwendung von Hydrazin eine selektive ätzung über einen Bereich, der sich von dem Bereich der aufgewachsenen Schicht 20a, der durch das , PhQtbätzyerfahren, freigelegt wurde, bis zu einer beistimmten Tiefe in der .Platte 20 hinab erstreckt. Da in diesem Fälle von Hydrazin als Atzmittel und von einer Platte, deren Oberfläche eine orientierte (100)-Fläche ist Gebrauch gemacht wird, wird die Platte nicht in Richtung einer (Ili)-Fläche, etwas in Richtung einer (HO)-Fläche und am stärksten in der Richtung der (tOO)-Fläche geätzt Folglich sind die eingeschlossenen, durch die Ätzung gelieferten Rillen 22 im Querschnitt V-förmig, wobei die (lll)-Fläche die geneigte Oberfläche der Rille bildet Das heißt, daß die Ätzung hauptsächlich in die Tiefe und nicht in die Breite vordringt, was einen bestimmten Neigungswinkel der V-förmigen Rille zur Folge hat. Wenn die Ätzung bis zum Scheitelpunkt der V-förmigen Rille herab vorgedrungen ist tritt keine weitere Ätzung auf. Da die Tiefe der Ätzung der Platte durch die Abmessung der Maskenöffnung bestimmt ist, ist es leicht einzusehen, daß eine Steuerung der Tiefe ohne Schwierigkeiten erreicht werden kann.
Danach wird das Substrat als Ganzes bei einer hohen Temperatur oxydiert um einen Siliziumdioxidfilm 13 als eine innere dielektrische Schicht auf der freiliegenden Oberfläche der Rille 22 zu bilden. Da der Siliziumnitridfilm, der die Oberfläche der aufgewachsenen Schicht 20a überdeckt für Sauerstoff undurchlässig ist, wird kein Siliziumdioxidfilm während des Hochtemperaturoxydationsprozesses auf dem Siliziumnitridfilm ausgebildet. Die Platte wird mit auf 1800C erhitztem Phosphoroxid behandelt um die Siliziumnitridmaske zu entfernen, wodurch die Oberfläche der aufgewachsenen Schicht 20a freigelegt wird. In diesem Fall erfolgt die selektive Ätzung der Maske 21 ohne eine Verwendung anderer besonderer Masken durch ein Ätzmittel, das Siliziumnitrid wegätzen kann, wobei nur das Siliziumdioxid ungeätzt bleibt Silizium wird durch ein Dampfaufwachsverfahren auf die freiliegende Oberfläche 23 und auf die Siliziumdioxydschicht 13 aufgebracht um eine aufgewachsene Schicht 14 zu bilden. Vorzugsweise wird während der Dauer dieses Dampfaufwachsens die gewachsene Schicht 14 in größerer Menge mit Störatomen, die eine N-Leitfähigkeit bewirken, dotiert um die Störatomkonzentration vorzugsweise auf einen Wert in der Größenordnung von IO20 Atome/cm1 zu erhöhen. Es ist leicht einzusehen, daS die aus Dampfphase eachsene Schicht 14 so ausgebildet wird, daß ein Sifiziumeinkristafl auf der oberen Oberfläche 23 der aufgewachsenen Schicht und polykristaUines Silizium auf der unteren Oberflache der SÜizJumdroxydschicht 13 aufwachst Andererseits kann die aufgewachsene Schicht 14 in geeigneter Weise nur aus porykristaTfinem Sifizhim bestehen. Auf der Oberfläehe der auf diese Weise aufgewachsenen Schicht 14 wird eine dielektrische Schicht 12 aus Siliziumdioxid oder Säizhumritrid ausgebildet Anhand von F i g. 2 B ist m ersehen, daß in der aufgewachsenen Schicht 14 und in der dielektrischen Schicht 12 eine solche Rille ausgebildet ist. die der V-förmigen Rille 22 in der Platte
Wie es in Fig.2C dargestellt ist wird spater eine
polykristalline Siliziumschicht 11 als Substrat auf der Siliziumdioxidschicht 12 untrr Verwendung eines Aufwachsverfahrens aus der dampfphase gebildet.
Wie es in Fig.2 D dargestellt, ist wird die Platte 20 dann unter Verwendung eines Ätzverfahrens von unten abgetragen. In diesem Fall wird ein Ätzmittel verwandt, das selektiv beispielsweise nur Silizium mit geringem Widerstand wegätzen kann, während das Siiiziumdioxid nahezu ungeätzt bleibt. Während dieser Ätzbehandlung bleiben eine Siliziumdioxidschicht 13, die an der Innenseite der V-förmigen Rille 22 ausgebildet ist, und die aufgewachsene Schicht 14, die die Schicht 13 überdeckt, stehen, und die vorstehenden Teile dieser Schichten können später durch Läppen oder Polieren entfernt werden. Während des Polierens wird ein Druck nur an die vorspringenden Teile der Schichten 13 und 14 angelegt, und die ebenen Teile der aufgewachsenen Schicht 20a wirken beim Poliervorgang als Anschlag. Damit können nur genau die vorspringenden Teile entfernt werden.
Auf diese Weise wird der grundlegende Aufbau einer dielektrisch geirennten, integrierten Halbleiterschaltung gebildet. Unter Verwendung einer herkömmlichen Halbleitertechnik, wie einem selektiven Diffusionsverfahren, wird ein Halbleiterelement, wie ein Transistor oder eine Diode, im Inselbereich 10 gebildet, der aus den aufgewachsenen Schichten 14 und 20a besteht, die von der Isolierschicht 12 umgeben werden, wodurch der in F i g. 2 dargestellte Aufbau erhalten wird.
Wenn bei einem derartigen Aufbau die Dicke der aufgewachsenen Schicht 20a, die von der inneren dielektrischen Schicht umgeben ist 20 μπι und die Dicke der aufgewachsenen Schicht 14 33 μπι beträgt, weist die Oberfläche des polykristallinen Bereiches eine Breite von 41 μηι auf. Eine derartige Abmessung ist zum Anbringen einer Elektrode gerade passend.
Das erste Halbleiterschaltungselement If der in F i g. 1 dargestellten Vorrichtung ist ein Transistor, dessen Basisbereich 25 eine Tiefe von 5 μηι aufweist Da der Basisbereich durch eine Diffusion von Störatomen über die gesamte Oberfläche der aufgewachsenen Schicht 20a gebildet wird, die von der dielektrischen Schicht umgeben wird, liegt der zwischen dem Basisbereich 25 und dem Kollektorbereich 24 ausgebildete Basis-Kollektorübergang parallel zur Oberfläche der aufgewachsenen Schicht 20a wobei seine Umfangskante durch die dielektrische Schicht 13 geschützt wird, ohne an der Oberfläche der Schicht 20a freizuliegen. Aus diesem Grunde beträgt die Stehspannung des Überganges 200 V, während im Falle eines herkömmlichen ebenen Aufbaus die Spannung vergleichsweise 100 V beträgt Da der Umfangsbereich des Basis-Koi· lektorübergariges, der gegenüber der Stehspannung leitend ist an der Schaltungselementoberfläche nicht freiliegt wird dieser Umfangsbereich selbst dann nicht beeinflußt wenn Störatome durch Poren in der Maske während der Bildung des Emitters m das Element eingebracht werden. Wenn die aufgewachsene Schicht 14 — wie bei der oben beschriebenen Ausführungsform — vorläufig mit Störatomen in hoher Konzentration dotiert wird, ist keine Maske notwendig, wenn die Störatomeindiffusion zur Bildung des Basisbereiches 25, des Anoden oder Kathodenbereiches 30 erfolgt Weiterhin sind weniger schwierige Photoätzschritte notwendig, als es bisher der FaO war.
Bei der andteren. in Fi g. 3 dargestellten Vorrichtung soll ein Hochleistungstransistor geschaffen werden. Innerhalb einer äußeren dielektrischen Schicht !2 in
einem polykristallinen Siliziumsubstrat 11 sind drei dielektrische Innenschichtsn 13 ohne Boden ausgebildet. Eine aus der Dampfphase aufgewachsene Schicht 14 mit einer hohen Störatomkonzentration ist zwischen den dielektrischen Schichten 12 und 13 ausgebildet In einem Siliziumeinkristall, der von der dielektrischen Schicht 13 umgeben ist sind ein Basisbereich 25 und ein Emitterbereich 26 unter Verwendung eines herkömmlichen Diffusionsverfahrens für Störatome ausgebildet. Eine Emitterelektrode 29 ist an jedem Emitterbereich 26 und eine Basiselektrode 28 an jedem Basisbereich 25 angebracht Am Kollektorbereich 14 ist eine Anzahl von
Kollektorelektroden 27 außerhalb der inneren dielektrischen Schicht 13 vorgesehen.
Die in Fig.4 dargestellte Vorrichtung weist einen Aufbau auf, der sehr zweckmäßig ist, um längs der unterbrochenen Linie A-A würfelförmig geschitten zu werden. Das heißt, daß zur Erleichterung des würfelförmigen Schneidens vorläufig ein Teil eines Siliziumdioxidfilms 41 entfernt ist, der der Oberfläche eines monokristallinen Siliziumbereiches 40 entspricht, der sich innerhalb der inneren dielektrischen Schicht 13 ohne Bodenfläche in der äußeren dielektrischen Schicht befindet.
Hierzu 2 Blatt Zeichnungen
109811/363

Claims (3)

Patentansprüche:
1. Integrierte HalbleiterschaJtu
Substrat, mit wenigstens einer eine
umschließenden äußeren dielektrischen Schicht mit «einer Bodenfläehe und mit zu einer Oberflächenseite des Substrats reichenden peripheren Seitenflächen, nut einer innerhalb der äußeren dielektrischen Schicht im Abstand von dieser angeordneten inneren dielektrischen Schicht mit bezüglich der einen ObfirfJächenseite des Substrats geneigten Seitenflächen und ohne Bodenfläche, und mit einem in der Haibleitsrinsel ausgebildeten Transistorelement, welches einen Kollektorbereich mit einem von der inneren dielektrischen Schient umgebenen einkristtlünen Abschnitt und einem zwischen der äußeren und der inneren dielektrischen Schicht liegenden Abschnitt, einen innerhalb der inneren dielektrischen Schicht liegenden Basisbereich mit einem parallel zu der einen Oberflächenseite des Substrats begrenzten Basis-Kollektorübergang, einen innerhalb des Basisbereichs ausgebildeten Emitterbereich sowie an der einen Obeiflächenseite des Substrats angeordnete, den zwischen der äußeren und der inneren dielektrischen Schicht liegenden Abschnitt des Kollekiorbereichs, den Basisbereich bzw. den Emitterbereich kontaktierende Elektroden aufweist, dadurch gekennzeichnet, daß die Seitenflächen der inneren dielektrischen Schicht (13) bezüglich der einen Oberflächenseite des Substrats (11) derart geneigt sind, daß der Querschnitt des von ihnen umgebenen Haibleiterbereichs zu der genannten Oberfläche hin zunimmt, daß der zwischen der äußeren (12) und der inneren (13) dielektrischen Schicht liegende Abschnitt (14) des Kollektorbereichs (24) des Transistorelements polykristallin ist und eine hohe Störatomkonzentration aufweist und daß der Basisbereich (25) des Transistorelements eine höhere Störatomkonzentration als der von der inneren dielektrischen Schicht (13) umgebene einkristalline Abschnitt (15) des Kollektorbereichs (24) aufweist
2. Integrierte Halbleiterschaltung nach Anspruch
1, dadurch gekennzeichnet, daß der zwischen der äußeren (12) und der inneren (13) dielektrischen Schicht liegende polykristalline Abschnitt (14) des Kollektorbereichs (24) eine gleichmäßige Verteilung der in hoher Konzentration vorhandenen Störatome aufweist. So
3. Integrierte Halbleiterschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Seitenflächen (\2a) der äußeren dielektrischen Sciiicht (12) in dieselbe Richtung wie die Seitenflächen der inneren dielektrirchen Schicht (13) geneigt sind und die Bodenfläehe (i2b) der äußeren dielektrischen Schicht (12) parallel zu der einen Obeiflächenseite des Suostrats (11) verläuft.
DE19732324384 1972-05-13 1973-05-14 Integrierte Halbleiterschaltung Expired DE2324384C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4738272 1972-05-13
JP47047382A JPS5120267B2 (de) 1972-05-13 1972-05-13

Publications (3)

Publication Number Publication Date
DE2324384A1 DE2324384A1 (de) 1973-11-22
DE2324384B2 true DE2324384B2 (de) 1977-03-17
DE2324384C3 DE2324384C3 (de) 1977-10-27

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4002673A1 (de) * 1989-01-31 1990-08-02 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4002673A1 (de) * 1989-01-31 1990-08-02 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung
DE4002673C2 (de) * 1989-01-31 1998-01-22 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleiteranordnung

Also Published As

Publication number Publication date
FR2184715A1 (de) 1973-12-28
AU5536273A (en) 1975-07-03
DE2324385B2 (de) 1976-12-23
JPS499985A (de) 1974-01-29
DE2324384A1 (de) 1973-11-22
GB1363223A (en) 1974-08-14
DE2324385A1 (de) 1973-11-22
FR2184716B1 (de) 1978-01-06
GB1430425A (en) 1976-03-31
US3858237A (en) 1974-12-31
US3826699A (en) 1974-07-30
JPS5120267B2 (de) 1976-06-23
FR2184716A1 (de) 1973-12-28
CA966585A (en) 1975-04-22
FR2184715B1 (de) 1978-02-10
IT985023B (it) 1974-11-30

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2916364C2 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2453279C3 (de) Halbleiteranordnung
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
EP0230508A2 (de) Strukturierter Halbleiterkörper
DE2364753A1 (de) Halbleitervorrichtung
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE2324384C3 (de) Integrierte Halbleiterschaltung
DE2324384B2 (de) Integrierte halbleiterschaltung
DE2133977C3 (de) Halbleiterbauelement
DE2657822C2 (de)
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2324385C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2104776A1 (de) Halbleitervorrichtung mit einem Halb leiterbauelement in einer isolierten Halb leiterzone
DE2051892C3 (de) Halbleiteranordnung
DE2822911C2 (de) Halbleiteranordnung mit mindestens einem pn-Übergang und Verfahren zu ihrer Herstellung
DE1808926B2 (de) Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN