DE2324384A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE2324384A1
DE2324384A1 DE2324384A DE2324384A DE2324384A1 DE 2324384 A1 DE2324384 A1 DE 2324384A1 DE 2324384 A DE2324384 A DE 2324384A DE 2324384 A DE2324384 A DE 2324384A DE 2324384 A1 DE2324384 A1 DE 2324384A1
Authority
DE
Germany
Prior art keywords
region
circuit according
semiconductor
dielectric layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2324384A
Other languages
English (en)
Other versions
DE2324384C3 (de
DE2324384B2 (de
Inventor
Eisaku Inaba
Kazuo Niwa
Kiyohide Sakai
Hajime Sawazaki
Yasusuke Sumitomo
Hiroshi Tsutsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2324384A1 publication Critical patent/DE2324384A1/de
Publication of DE2324384B2 publication Critical patent/DE2324384B2/de
Application granted granted Critical
Publication of DE2324384C3 publication Critical patent/DE2324384C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

PATENTANWÄLTE
TELEFON: SAMMEL-NR. 225341 TELEGRAMME: ZUMPAT POSTSCHECKKONTO: MÜNCHEN 91139
BANKKONTO: BANKHAUS H. AUFHÄUSER
3/Id.
47P654-3
Tokyo Shibaura Electric Go.,Ltd., Kawasaki-shi
Japan
Integrierte Halbleiterschaltung
Die Erfindung betrifft eine integrierte Halbleiterschaltung, deren Inselbereiche durch eine dielektrische Schicht elektrisch isoliert sind.
Es ist eine integrierte Halbleiterschaltung bekannt, bei der eine elektrische Isolation zwischen den Halbleiterelementen unter Verwendung einer dielektrischen Schicht ausgebildet ist. Die integrierte Schaltung besteht aus einer polykristallinen Halbleiterschicht, einer ,Anzahl von Halbleiterelementen, die an einer Seite der polykristallinen Schicht in einem bestimmten Abstand angeordnet sind, und aus einer dielektrischen Schicht oder einer isolierenden Trennschicht, die so ausgebildet ist, daß sie die Halbleiterelemente gegenüber der polykristallinen Schicht isoliert. Im Palle eines
309847/0954
Transistors besteht das Halbleiterelement aus einem Kollektorbereich, der von einer dielektrischen Schicht umgeben ist, einem Basisbereich, der im Eollektorbereich ausgebildet ist, und einem Emitterbereich, der im Basisbereich ausgebildet ist. Ein solcher Transistor v/eist einen ebenen Aufbau auf, bei dem die Enden der ΡΓΓ-Übergänge zwischen den jeweiligen Bereichen, d.h. ein Emitterbasisübergang und ein Basiskollektorübergang, in der gleichen Oberfläche liegen.
Der Nachteil bei einem solchen ebenen Transistor besteht darin, daß es - wie allgemein bekannt - unmöglich ist, eine hohe Stehspannung zu erhalten. Wenn das Halbleiterelement eine ebene Diode ist, ist es ebenso unmöglich, eine hohe Stehspannung zu erhalten.
Aus diesen Gründen ist eine herkömmliche, integrierte Halb— leiterschaltung mit einem solchen ebenen Transistor oder einer solchen ebenen Diode für eine hohe elektrische Leistung sehr ungeeignet.
Ziel der Erfindung ist eine integrierte Halbleiterschaltung, auf der ein Halbleiterelement, wie ein Transistor, eine Diode usw., mit einer hohen Stehspannung ausgebildet werden kann.
Die erfindungsgemäße integrierte Halbleiterschaltung weist ein Substrat, wenigstens eine eingeschlossene, äußere dielektrische Schicht mit einem Boden, deren eines Ende an einer Oberfläche des Substrates offen ist, eine innere, dielektrische Schicht ohne Boden, die innerhalb der äußeren, dielektrischen Schicht und dieser benachbart ausgebildet ist, einen Inselbereich mit einem äußeren Halbleiterbereich, der von der inneren und der äußeren dielektrischen Schicht begrenzt wird, und mit einem inneren Halbleiterbereich, der innerhalb der inneren, dielektrischen Schicht ausgebildet ist, und wenigstens ein Halbleiterelement auf, das im Inselbereich ausgebildet ist.
309847/0954 - .
Tm folgenden werden beispielsweise, bevorzugte Ausführungsformen der Erfindung anhand der zugehörigen Zeichnung näher erläutert :
Pig.1 zeigt eine Au sführungs form einer erfindungsgeciäßen integrierten Halbleiterschaltung in einer Querschnittsansicht.
Pig. 2A bis 2D zeigen zur Erläuterung eines Verfahrens zur Herstellung der in Mg. 1 dargestellten, integrierten Halbleiterschaltung die Yerfahrenssehritte in Querschnittsansichten.
Pig. 3 bis 5 zeigen andere Ausführungsformen der erfindungsgemäßen, integrierten Halbleiterschaltung in'Querschnittsansichten.
Im folgenden wird eine Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltung anhand von Pig. 1 erläutert.
In Pig. 1 ist mit 11 eine Schicht oder ein Substrat aus polykristallinem Silizium bezeichnet. Im oberen Bereich des Substrates ist in bestimmten Abständen eine Anzahl von Inselbereichen 10 vorgesehen. Jeder der Inselbereiche 10 ist von einer eingeschlossenen, äußeren, dielektrischen oder isolierenden Schicht 12 aus Siliziuradioxyd außer an der freiliegenden Oberfläche umgeben, was zur Polge hat, daß der Inselbereich gegenüber dem -Substrat 11 elektrisch isoliert ist.
Die Isolierschicht 12 besteht aus peripheren Seitenabschnitten 12a, die an den peripheren Seitenflächen des Inselbereiches anliegen, und aus einen Bodenabschnitt 12b, der mit der Bodenfläche des Inselbereiches in Berührung steht. Die peripheren Seitenflächen 12a sind derart geneigt, daß der viereckige Querschnitt des Inselbereiches 10 zur Innenseite des Substrates 11 hin abnimmt. Innerhalb des Inselbereiches 10,
309847/0954
der von der tellerförmigen dielektrischen Schicht 12 umgeben ist, ist eine innere, dielektrische Schicht 13 aus Siliziumdioxyd vorgesehen. Die dielektrische Schicht 13 v/eist die Gestalt eines Tellers ohne Boden auf und ist parallel zu den peripheren Seitenabschnitten 12a der ersten oder äußeren dielektrischen Schicht 12 und in einem bestimmten Abstand dazu angeordnet. Der Abschnitt 14 des Inselbereichs 10, der sich zwischen den dielektrischen Schichten 12 und 13 befindet, besteht aus polykristallinem Silizium. Der Abschnitt 15j der von der zweiten dielektrischen Schicht 13 umgeben ist, besteht aus einem Siliziumeinkristall. Innerhalb der Inselbereiche 10 sind Halbleiterelemente, 16,17,18 und 19 jeweils vorgesehen. Bei dieser Ausführungsform ist das erste Halbleiterelement ein Transistor. Der Transistor enthält einen Emitterbasisübergang, der - wie bei einem herkömmlichen ebenen Transistor - ein freiliegendes Ende an der Oberfläche, des Elementes aufweist,und einen ebenen Kollektorbasisübergang, der nahezu parallel zur Substratoberfläche verläuft und dessen äußeres Ende in den Inselbereich eingebettet ist und sich am unteren Ende der zweiten dielektrischen Schicht befindet. Durch diese Übergänge sind ein Kollektorbereich 24 mit IT-Leitfähigkeit, ein Basisbereich 25 mit'P-Leitfähigkeit und ein Emitterbereich 26 nit IT-Leitfähigkeit bestimmt. Der Abschnitt 14 des Kollektorbereiches 24 ist einheitlich in hoher Konzentration mit Störatomen dotiert- so daß der Abschnitt 14 einen geringeren Widerstand als der Abschnitt 15 des Kollektorbereiches 24 aufweist. Der Basisbereich 25 ist so ausgebildet, daß seine Störatomkonzentration größer als die des Abschnittes 15 des Kollektorbereiches ist. Auf dem Kollektorbereich 24» dem Basisbereich 25 und dem Emitterbereich 26 sind eine Kollektorelektrode 27, eine Basiselektrode 28 und eine Emitterelektrode 29 jeweils angebracht. Da die innere, dielektrische Schicht 13 nach innen zur Mitte hin geneigt ist, liefert diese Neigung eine sogenannte positive Schräge relativ zum Basiskollektorübergang, wodurch eine
309847/095 4
Gegenspannungscharakteristik: begünstigt wird.
Das zweite Halbleiterelement 17 ist eine Diode mit einem PlT-Übergang, der horizontal im Abschnitt 15 ausgebildet ist, der von der zweiten dielektrischen Schicht 13 des Inselbereiches 10 umgeben ist. Ein Anodenbereich 30 mit P-Leitfähigkeit ist an einer Seite des PH-Übergangs angeordnet,und ein Kathodenabschnitt mit H-leitfähigkeit besteht aus dem Bereich auf der anderen Seite des PH-Überganges und dem äußeren Bereich 14-. Auf dem Anodenbereich und dem Kathodenbereich sind eine Anodenelektrode 31 und eine Kathodenelektrode 32 jeweils angebracht.
Das dritte Halbleiterelement 18 weist, wie das zweite Halbleiterelement 17 einen Diodenaufbau auf, wobei sein Anodenbereich 30 als ein Widerstand verwandt wird. Auf dem Bereich 30 sind im Abstand voneinander zwei Elektroden 34 und 35 angebracht .
Das vierte Halbleiterelement 19 weist einen Bereich 36 auf, der durch selektive Diffusion in der Mitte des Innenbereiches 15 des Inselbereiches ausgebildet ist und als Widerstand verwandt wird. Auf dem Bereich 36 sind im Abstand voneinander zwei Elektroden 37 und 38 angebracht.
Im folgenden wird anhand der Fig. 2A bis 2D ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit dem oben beschriebenen Aufbau erläutert.
Es wird eine Siliziumplatte 20 mit einer orientierten (1OO)-Fläche als Oberfläche verwandt, deren spezifischer Widerstand unter 0,015il-cm liegt. Die Platte 20 weist an der Oberfläche eine Schicht 20a mit H-leitfähigkeit auf, deren spezifischer Widerstand 2-3 Xkcm und deren Dicke 20 μ beträgt und die unter Verwendung eines bekannten Dampfaufwaehsverfahrens aufgewachsen ist. Auf der Oberfläche der aufgewachsenen Schicht
309847/0954
20a ist ein Siliziumnit rid film ausgebildet. Der PiIm ist mit Hilfe eines Photoätzverfahrens an bestimmten Abschnitten durchbrochen, um die entsprechenden Abschnitte tier Oberfläche der Schicht 20a freizulegen und eine Sehutzmaske 21 zu bilden. Dann erfolgt unter Verwendung von Hydrazin eine selektive Ätzung über einen Bereich, der sich von dem Bereich der aufgewachsenen Schicht 20a, der durch das Photoätzverfahren freigelegt wurde, bis zu einer bestimmten Tiefe in der Platte 20 hinabjerstreckt. Da in diesem Palle von Hydrazin als Ätzmittel und von einer Platte, «deren Oberfläche eine orientierte (1 OO^-Fläche ist, Gebrauch gemacht wird, wird die Platte nicht in Richtung einer (1 H)-Ii1Iäche, etwas in Richtung einer (i 10}-Fläche und am stärksten in der Richtung der (i OOJ-Pläche geätzt. Eo!glich sind die eingeschlossenen, durch die Ätzung gelieferten Rillen 22 im Querschnitt V-förmig, wobei die (11 iJ-Fläche die geneigte Oberfläche der Rille bildet. D.h.', daß die Ätzung hauptsächlich in die Tiefe und nicht in die Breite vordringt, was einen bestimmten Neigungswinkel der V-förmigen Rille zur Folge hat. Wenn die Ätzung bis zum Scheitelpunkt der V-förmigen Rille herab vorgedrungen ist, tritt keine v/eitere Ätzung auf. Da die Tiefe der Ätzung der Platte durch die Abmessung der I-Iaskenöffnung bestimmt ist, ist es leicht einzusehen, daß eine Steuerung der Tiefe ohne Schwierigkeiten erreicht werden kann.
Danach wird das Substrat als Ganzes bei einer hohen Temperatur oxydiert, um einen Siliziumdioxydfilm 13 als eine innere dielektrische Schicht auf der freiliegenden Oberfläche der Rille 22 zu bilden. Da der Siliziumnitridfilm, der die Oberfläche' der aufgewachsenen Schicht 20a überdeckt, für Sauerstoff undurchlässig ist, wird kein Siliziuradioxydfilm während des Hochtemperaturoxydationsprozesses auf dem Siliziumnitridfilm ausgebildet. Die Platte wird mit auf 180°ö erhitztem Phosphoroxyd behandelt, um die Siliziumnitridmaske zu entfernen, wodurch die Oberfläche der aufgewachsenen Schicht 20a freige-
309847/0954
legt wird. In diesem Pail erfolgt diejselektive Ätzung der Maske 21 ohne eine Verwendung anderer besonderer Masken durch ein Ätzmittel, das Siliziumnitrid fortätzen kann, wobei nur das Siliziumdioxyd ungeätzt bleibt. Silizium wird durch ein Dampfaufwachsverfahren auf die freiliegende Oberfläche und auf die Siliziumdioxydschicht 13 aufgebracht, um eine aufgewachsene Schicht 14 zu bilden. Vorzugsweise wird während der Dauer dieses Dampfaufwachsens die gewachsene Schicht 14 in größerer Menge mit Störatomen der IT-Leitfähigkeit dotiert, um die Störatoinkonzentration vorzugsweise auf einen V/ert in der Größenordnung von 10 Atome/cm zu erhöhen. Es ist leicht einzusehen, daß die dampfaufgewaehsene Schicht 14 so ausgebildet wird, daß ein Siliziumeinkristall auf der oberen Oberfläche 23 der aufgewachsenen Schicht und polykristallines Silizium auf der unteren Oberfläche der Siliziumdioxydschicht 13 aufwächst. Andererseits kann die aufgewachsene Schicht in geeigneterweise nur aus polykristallinem Silizium bestehen. Auf der Oberfläche der auf diese lieise dampfgewachsenen Schicht 14 wird eine isolierende oder dielektrische Schicht 12 aus Siliziumdioxyd oder Siliziumnitrid, ausgebildet. Anhand von Pig. 2B ist zu ersehen, daß in der dampfgewachsenen Schicht 14 und in der dielektrischen Schicht 12 eine solche Rille ausgebildet ist, die der V-förmigen-Rille 22 in der Platte entspricht.
V(rie es in Pig. 2C dargestellt ist, wird später eine polykristalline Siliziunschicht 11 als Substrat auf der Siliziumdioxydsehieht 12 unter Verwendung eines Dampfaufwachsverf ahrens gebildet.
17ie es in Pig. 2D dargestellt ist: wird die Platte 20 dann unter Verv/endung eines Ätz ve rf ahrens von unten abgetragen. In diesem Pail wird ein Ätzmittel verwandt, das selektiv beispielsweise nur Silizium mit geringem Widerstand fortätzen . kann, während das Siliziumdioxyd nahezu ungeätzt bleibt. 7/ährend dieser Ätzbehandlung bleiben eine Siliziumdioxydschicht
309847/0954
13> die an der Innenseite der V-förmigen Rille 22 ausgebildet ist, und eine dampfgewachsene Schicht 14, die die Schicht 13 überdeckt, stehen, und die vorstehenden Teile dieser Schichten können später durch Läppen oder Polieren entfernt werden, !fahrend des Polierens wird ein Druck nur an die vorspringenden Teile der Schichten 13 und 14 angelegt, und die ebenen Teile der aufgewachsenen Schicht 20a wirken beim Poliervorgang als Anschlag. Damit können nur genau die vorspringenden Teile entfernt 'werden.
Auf diese Weise wird der grundlegende Aufbau einer dielektrisch getrennten, integrierten Halbleiterschaltung gebildet. Unter Verwendung einer herkömmlichen Halbleitertecixnik, wie einem selektiven Diffusionsverfahren, wird ein Halbleiterelement, wie ein Transistor oder eine Diode, im Inselbereich 10 gebildet, der aus den dampfgewachsenen Schichten 14 und 20a besteht, die von der Isolierschicht 12 umgeben v/erden, wodurch die in Mg. 2 dargestellte Vorrichtung erhalten wird.
l/enn bei einer so aufgebauten Vorrichtung die Dicke der aufgewachsenen Schicht 20a, die von der zweiten dielektrischen Schicht umgeben ist, 20 /u und die Dicke der dampfgewachsenen Schicht 14 33.711 beträgt, v/eist die Oberfläche des polykristallinen Bereiches eine Breite von 41 /u auf. Eine derartige Abmessung ist zum Anbringen einer Elektrode gerade passend.
Das erste Halbleiterelement 16 der in Pig. 1 dargestellten Vorrichtung ist ein Transistor, dessen Basisbereich 25 eine Tiefe von 5 μ aufweist. Da der Basisbereich durch eine Diffusion von Störatomen über die gesamte Oberfläche der aufgewachsenen Schicht 20a gebildet wird, die von der dielektrischen Schicht umgeben wird, liegt der Basiskollektorübergang, der zwischen dem Basisbereich 25 und dem Kollektorbereich 24 ausgebildet ist, parallel zur Oberfläche der aufgewachsenen. Schicht 20a und wird seine Umfangskante durch die dielektrische Schicht 13 geschützt, ohne an der Oberfläche der Schicht
309847/0954
20a freizuliegen. Aus diesem Grunde beträgt die Stehspannung des Überganges 200 V, während im Palle eines herkömmlichen ebenen Aufbaus die Spannung vergleichsweise '100V betragt. Da der Umfangsbereich des Basiskollektorüberganges, der gegenüber der Stehspannung leitend ist, an der Elementoberfläche nicht freiliegt, wird dieser Umfangsbereich selbst dann nicht beeinflußt, wenn Störatome durch Poren in der Maske während der Bildung des Emitters in das Element eingebracht werden. Wewn. die dampfgewachsene Schicht 14 - wie bei der oben beschriebenen Ausführungsform - vorläufig mit Störatomen in hoher Konzentration dotiert wird, ist keine Maske notwendig, wenn die Störatomeindiffusion zur Bildung des Basisbereiches 25, des Anodenoder Kathodenbereiches 30 erfolgt. Weiterhin sind weniger schwierige Photoätzschritte notwendig, als es bisher der Pail war.
Bei der anderen, in Pig. 3 dargestellten Vorrichtung soll ein Hochleistungstransistor erhalten werden. Innerhalb einer äußeren dielektrischen Schicht 12 in einem polykristallinen Siliziumsubstrat 11 sind drei dielektrische Innenschichten 13 ohne Boden ausgebildet. Eine dampfgewachsene Schicht 14 mit einer hohen Störatomkonzentration ist zwischen den dielektrischen Schichten 12 und 13 ausgebildet. In einem Siliziumeinkristall, der von der dielektrischen Schicht 13 umgeben ist, sind ein Basißbereich 25 und ein Emitterbereich 26 unter Verwendung eines herkömmlichen Diffusionsverfahren^ für Störatome ausgebildet. Eine Emitterelektrode 29 ist an jedem Emitterbereich 26 und eine Basiselektrode 28 an jedem Basisbereich 25 angebracht."Am Kollektorbereich 14 ist eine Anzahl von Kollektorelektroden 27 außerhalb der inneren dielektrischen Schicht 13 vorgesehen.
Die in Pig. 4 dargestellte Vorrichtung v/eist einen Aufbau auf, der sehr zweckmäßig ist. um längs der unterbrochenen Linie A-A würfelförmig geschnitten zu werden. D.h., daß zur Erleichterung des würfelförmigen Schneidens vorläufig ein Teil eines Silizium-
309847/0954
dioxydfilms 41 entfernt ist, der der Oberfläche eines monokristallinen Siliziumbereiches 40 entspricht, der sich innerhalb der inneren,dielektrischen Schicht 13 ohne Boden in der
äußeren, dielektrischen Schicht befindet.
Ein Halbleiterelement der in Pig. 5 dargestellten Yorrichtung enthält als Widerstünde eine äußere dielektrische Schicht 12, die in einem polykristallinen Siliziumsubstrat 11 ausgebildet ist und eine dampf gewachsene Schicht 14, die sich zwischen
der äußeren, dielektrischen Schicht 12 und einer inneren, dielektrischen Schicht 13 befindet. Auf der Oberfläche der
Schicht 14 ist ein Elektrodenpaar 42,43 an beiden Seiten der
inneren, dielektrischen Schicht 13 angebracht.
7/0954

Claims (1)

  1. Patentansprüche
    Integrierte Halbleiterschaltung, gekennzeichnet durch ein Substrat, wenigstens eine eingeschlossene äußere dielektrische Schicht mit einem Boden, deren eines Ende zu einer Oberfläche des Substrats hin offen ist, eine innere dielektrische Schicht ohne Boden, die innerhalb der äußeren dielektrischen Schicht und dieser benachbart ausgebildet ist, einen Inselbereich mit einem äußeren Halbleiterbereich, der von der inneren und äußeren dielektrischen Schicht begrenzt wird, und mit einem inneren Halbleiter, und durch wenigstens ein Halbleiterelement, das im Inselbereich ausgebildet ist.
    Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterelement einen HT-Übergang aufweist, dessen Umfangsende sich innerhalb des inneren Halbleiterbereiches befindet.
    Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der PIT-Übergang parallel zur Oberfläche des Substrates verläuft.
    Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die innere dielektrische Schicht zur lütte des Inselbereiches zu geneigt ist.
    Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die innere dielektrische Schicht die Form eines Tellers ohne Boden aufweist.
    309847 /095i
    6. Integrierte Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die peripheren Seitenflächen der äußeren und der inneren dielektrischen Schicht so geneigt sind, daß die viereckigen Querschnitte dieser Bereiche, die jeweils von deren Seitenflächen umgeben sind, jeweils auf da3 Innere des Substrates hin abnehmen.
    7. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Halbleiterelement ein Diodenelement ist, das einen ersten Bereich von einem Leitfähigkeitstyp und einen zweiten Bereich vom anderen Leitfähigkeits— typ aufweist, die durch einen PH-Übergang getrennt sind.
    8. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet, daß sich der erste Bereich an einer Seitenfläche des Substrates befindet und eine höhere Störatomkonzentration als der zweite Bereich aufweist.
    9. Integrierte Halbleiterschaltung nach Anspruch 4? dadurch gekennzeichnet, daß das Halbleiterelement ein Iransistorelement ist, das einen ersten Bereich von einem Leitfähigkeitstyp und einen zweiten Bereich vom anderen Leitfähigkeitstyp aufweist, die durch einen PN-Übergang getrennt sind, und das.aus einem Basisbereich, der den ersten Bereich bildet, einem Kollektorbereich, der den zweiten Bereich und den äußeren Halbleiterbereich bildet, und einem Emitterbereich besteht, der innerhalb des ersten Bereiches ausgebildet ist und eine Leitfähigkeit aufweist, die der des ersten Bereiches entgegengesetzt ist.
    10. Integrierte Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der erste Bereich eine höhere Störatomkons ent rat ion als der zweite Bereich aufweist.
    11. Integrierte Halbleiterschaltung nach Anspruch 10, dadurch
    gekennzeichnet, daß der innere Halbleiterbereich aus
    309847/0954
    15 - 232438A
    einem Einkristall besteht, und daß der Teil des äußeren Halbleiterbereiches, der sich unmittelbar unter dem inneren Halbleiterbereich befindet, aus einem Einkristall und der Rest des äußeren Halbleiterbereiches aus einem PoIykristall besteht.
    12. Integrierte Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß der äußere Halbleiterbereich aus polykristallinem Silizium besteht.
    15. Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der äußere Halbleiterbereich eine einheitliche Verteilung der in hoher Konzentration dotierten Störatome aufweist,
    14- Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die äußere dielektrische Schicht einen peripheren Seitenabschnitt, der in dieselbe Richtung wie der der inneren dielektrischen Schicht geneigt ist, und einem Bodenabschnitt aufweist, der parallel zur Oberfläche des Substrates verläuft.
    309847/0954
DE19732324384 1972-05-13 1973-05-14 Integrierte Halbleiterschaltung Expired DE2324384C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4738272 1972-05-13
JP47047382A JPS5120267B2 (de) 1972-05-13 1972-05-13

Publications (3)

Publication Number Publication Date
DE2324384A1 true DE2324384A1 (de) 1973-11-22
DE2324384B2 DE2324384B2 (de) 1977-03-17
DE2324384C3 DE2324384C3 (de) 1977-10-27

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212109A (en) * 1989-05-24 1993-05-18 Nissan Motor Co., Ltd. Method for forming PN junction isolation regions by forming buried regions of doped polycrystalline or amorphous semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212109A (en) * 1989-05-24 1993-05-18 Nissan Motor Co., Ltd. Method for forming PN junction isolation regions by forming buried regions of doped polycrystalline or amorphous semiconductor

Also Published As

Publication number Publication date
FR2184715A1 (de) 1973-12-28
AU5536273A (en) 1975-07-03
DE2324385B2 (de) 1976-12-23
JPS499985A (de) 1974-01-29
GB1363223A (en) 1974-08-14
DE2324385A1 (de) 1973-11-22
FR2184716B1 (de) 1978-01-06
GB1430425A (en) 1976-03-31
US3858237A (en) 1974-12-31
US3826699A (en) 1974-07-30
DE2324384B2 (de) 1977-03-17
JPS5120267B2 (de) 1976-06-23
FR2184716A1 (de) 1973-12-28
CA966585A (en) 1975-04-22
FR2184715B1 (de) 1978-02-10
IT985023B (it) 1974-11-30

Similar Documents

Publication Publication Date Title
DE1564411C3 (de) Feldeffekt-Transistor
DE2120388A1 (de) Verbindungshalbleitervorrichtung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE2737073B2 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1464390B2 (de) Feldeffekttransistor
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2453279C3 (de) Halbleiteranordnung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE1958542A1 (de) Halbleitervorrichtung
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE4003681A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN