DE2315761A1 - Verfahren zur herstellung einer integrierten schaltung mit oberflaechen-feldeffekttransistoren - Google Patents

Verfahren zur herstellung einer integrierten schaltung mit oberflaechen-feldeffekttransistoren

Info

Publication number
DE2315761A1
DE2315761A1 DE2315761A DE2315761A DE2315761A1 DE 2315761 A1 DE2315761 A1 DE 2315761A1 DE 2315761 A DE2315761 A DE 2315761A DE 2315761 A DE2315761 A DE 2315761A DE 2315761 A1 DE2315761 A1 DE 2315761A1
Authority
DE
Germany
Prior art keywords
dielectric layer
semiconductor wafer
conductor tracks
areas
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2315761A
Other languages
English (en)
Other versions
DE2315761B2 (de
Inventor
James Luther Rutledge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2315761A1 publication Critical patent/DE2315761A1/de
Publication of DE2315761B2 publication Critical patent/DE2315761B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

°ΛΓ£ΝΤΑΝ WALTE
DIPL.-iNG. LEO Kf.ElJCHAUS
DR.-ING. HANS LEYH 2315761
München 71, 30. MärZ 1973
MeFchiorstr. 42
Unser Zeichen: MO59P-958
Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois V.St.A.
Verfahren zur Herstellung einer integrierten Schaltung mit Oberflächen-Feldeffekttransistoren
Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren, wobei eine verhältnismässig dicke dielektrische Schicht auf der Oberfläche einer-Halbleiterscheibe angebracht und in dieser Schicht Öffnungen zum Freilegen von Teilen der Oberfläche der Halbleiterscheibe zunächst ausgebildet werden, um anschliessend eine verhältnismässig dünne dielektrische Schicht auf den freigelegten Teilen der Oberfläche anzubringen, und wobei Torelektroden auf der verhältnismässig dünnen dielektrischen Schicht und die Torelektroden verbindenden Leiterbahnen auf der verhältnismässig dicken dielektrischen Schicht ausgebildet werden.
Fs/ba Bei
309841/0 9 18
MO59P-958
Bei der Massenfertigung von integrierten Schaltungen mit Überflächen-Feldeffekttransistoren ist es üblich, die einzelnen Halbleiterelemente in einer Matrix aus Reihen und Spalten anzuordnen, sodass die in der Regel zwischen den Reihen und Spalten der Elemente verlaufenden elektrischen Leitungsverbindungen leicht anzubringen sind. Bei integrierten Sehaltkreisen aus herkömmlichen MOS-Feldeffekttransistoren wird das Tor nach der Diffusion der Quellen- und Senkenbereiche festgelegt* Die Quellen- und/oder Senkenbereiche können bequem gleichzeitig mit der Diffusion der aktiven Bereiche miteinander verbunden werden, indem die Öffnungen der Diffusionsmaske in geeigneter Weise vergrössert werden. Wenn jedoch integrierte Schaltungen mit MOS-Feldeffekttransistoren unter Verwendung einer Technik hergestellt werden, bei der sich die Torelektroden selbst ausrichten, ist es notwendig, zwei Metallisationsebenen vorzusehen, um das Leitermuster auszubilden, das zur Verbindung der· Senken-, Queilen- und Torbereiche notwendig ist. Dies ist der Fall, da die vor der Diffusion der Quellen- und Senkenbereiche definierten Torbereiche jeden Versuch durchkreuzen, das verbindende Leitungsmuster gleichzeitig mit der Diffusion der Quellen- und Senkenbereiche zu diffundieren.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Schaltkreisen aus Oberflächen-Feldeffekttransistoren mit selbsttätig sich ausrichtenden Torbereichen zu schaffen, bei welchem keine Notwendigkeit für eine zweite Metallisationsebene besteht. Dabei soll dieses Verfahren zuverlässig und wirtschaftlich die Herstellung solcher integrierter Schaltkreise ermöglichen.
Diese Aufgabe wird ausgehend von dem eingangs erwähnten Verfahren erfindungsgemäss dadurch gelöst, dass ein bestimmtes Muster von Leiterbahnen auf der Oberfläche der Halbleiterscheibe vor dem Anbringen der dielektrischen Schichten ein-
-Z- diffundiert
3 0 984170918
MO59P-958
diffundiert wird, dass beim Ausbilden der Öffnungen in den dielektrischen Schichten unmittelbar neben den Torelektroden bestimmte Teile der eindiffundierten Leiterbahnen freigelegt werden, und dass in die Öffnungen Bereiche eindiffundiert werden, die durch die Leiterbahnen des bestimmten Musters miteinander verbundene Quellen- und Senkenbereiche darstellen.
Weitere Merkmale und Ausgestaltungen der Erfindung ergeben sich aus den weiteren Ansprüchen.
Die Erfindung wird besonders vorteilhaft bei der Herstellung von integrierten Schaltkreisen mit Oberflächen-Feldeffekttransistoren verwendet und führt zu integrierten Schaltungsaufbauten mit nur einer Metallisationsebene. Dies wird dadurch erreicht, dass in einem einleitenden Diffusionsschritt ein bestimmtes Leitungsmuster auf der Oberfläche der Halbleiterscheibe vorgesehen und erst anschliessend das Muster für die Torelektrode ausgebildet wird. Nach der Herstellung des Musters für die Torelektrode werden die Quellen- und Senkenbereiche der Oberflächen-Feldeffekttransistoren in einer Weise ausgebildet, dass das bestimmte Leitungsmuster, das sich bereits auf der Oberfläche der Halbleiterscheibe befindet, die Quellen- und Senkenbereiche in der gewünschten Weise miteinander verbindet.
Die Merkmale und Vorteile der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den sowohl einzeln als auch in jeder beliebigen Kombination die Erfindung kennzeichnenden Ansprüchen und der Zeichnung. Es zeigen:
Fig. 1 eine Draufsicht auf einen Teil einer integrierten Schaltung nach einer bevorzugten Ausführungsform der Erfindung;
- 3 - Fig. 2
309841 /0918
MO59P-958
t, 23 1 B7R 1
Fig. 2 den Stromlauf des in Fig. 1 dargestellten Teils der integirerten Schaltung;
Fig. 3 einen Schnitt längs der Linie 3-3 der Fig. 1; Fig. 4 einen Schnitt längs der Linie 4-4 der Fig. 1.
In Fig. 1 ist ein Teil einer gemäss der Erfindung hergestellten, integrierten Schaltung mit einer Matrix aus Transistoren 11, 12, 13 und 14 dargestellt. Jeder dieser Transistoren 11 bis 14 umfasst einen diffundierten Quellenbereich 15 und einen diffundierten Senkenbereich 16, durch welche der dazwischen, liegende Kanalbereich 17 definiert wird. Über dem Kanalbereich 17 ist eine dünne Toroxydschicht 18 angeordnet, auf der die Torelektrode 19 gemäss Fig. 3 angebracht ist. Parallel verlaufende Leiterbahnen 21, 22, 23 und 24 verbinden die Quellen- und Senkenbereiche in der in Fig. 2 schematisch dargestellten Weise. Dementsprechend sind die Quellen- und Senkenbereiche der Transistoren Hund 14 sowie der Transistoren 12 und 13 einander parallel geschaltet. Die Tore der Transistoren 11 und 12 sowie der Transistoren 13 und 14 sind miteinander in Serie geschaltet. Es ist offensichtlich, dass die Transistoren auch in jeder beliebigen anderen Weise durch das Herstellungsverfahren gemäss der Erfindung miteinander durch entsprechende Gestaltung der Leiterbahnen 21, 22, 23 und 24 verbunden werden können.
Gemäss der Erfindung wird die integrierte Schaltung aus Oberflächen-Feldeffekttransistoren mit einem sich selbst ausrichtenden Toraufbau zunächst durch eine Diffusion eines bestimmten Musters für die Leiterbahnen in der Oberfläche der Halbleiterscheibe hergestellt. Dies wird durch ,Abdecken der gesamten Oberfläche der Halbleiterscheibe mit einer geeigneten Maskierschicht erzielt. Wenn die Halbleiterscheibe aus' Silicium besteht, wird hierfür z.B. Siliciumdioxyd verwendet.
- 4 - Nach
3 0 9 8 % T / Ο 9 ! 8
MO59P-958
s ?31 FI7R1
Nach einer Anwendung eines herkömmlichen fotografischen Verfahrens unter Verwendung eines Fotoresist wird das totster der gewünschten Leiterbahnen in die Maskierungsschicht eingeätzt und die Überfläche der Halbleiterscheibe im Bereich dieses Musters einer verhältnismässig starken Diffusion unterzogen. Auf diese Weise werden die Leiterbahnen 21,22, 23 und 24 in einem vorausgehenden Verfanrensschritt hergestellt.
i)ie Aiaskierungsschicht kann anscnliessend entfernt und eine verhältnismässig dicke dielektrische Schicht 31 gemäss Fig. 3 auf der Überfläche der Halbleiterscheibe angebracht werden, woran anschliessend in der Schicht Öffnungen 32 ausgebildet werden.. Zumindest ein Teil des Musters der Leiterbahnen wird in einer solchen öffnung freigelegt. Anschliessend wird eine verhältnismässig dünne dielektrische Schicht 33 in der Öffnung 32 auf der Oberfläche der Halbleiterscheibe angebracht, wobei vorzugsweise ein Oxyd thermisch aufgewachsen wird.
Eine polykristalline Siliciumschicht wird anschliessend über der gesamten Oberfläche der Halbleiterscheibe angebracht und bildet einerseits die Torelektroden und andererseits die Leiterbahnen. Es ist jedoch auch vorgesehen, auf der Halbleiterscheibe eine geeignete Maske anzubringen, um die polykristalline Siliciumschicht nur an bestimmten Bereichen, nach einem gewünschten Muster, für diesen Zweck auszubilden. Wenn eine zusammenhängende polykristalline Siliciumschicht auf der Halbleiterscheibe angebracht wird, wird diese Schicht anschliessend durch entsprechende Maskierung und Nachbehandlung wieder teilweise in denjenigen Bereichen entfernt, die nicht für die Torelektrode bzw. die Leiterbahnen benötigt werden.
- 5 - Anschliessend
309841/0 318
Anschliessend werden Öffnungen 34 in der Oxydschicht 33, neben den Torelektroden 19, ausgebildet und durch eine Diffusion die Quellenbereiche 15 und die Senkenbereiehe Io unmittelbar neben der zugeordneten Torelektrode ID eindiffundiert. Die polykristalline Torelektrode Ly wird während des Diffusionsscurittes dotiert, um ihre Leitfähigkeit zu vergrössern und dient gleichzeitig als .Taske für den kanalbereich 17 des E-'eldeEfekt trän sis tors . Anschliessend kann die gesamte Oberfläche der Halbleiterscheibe mit einer geeigneten dielektrische]! Schicht überzogen werden, die z.B. aus phosphordotiertem. Glas bestehen kann und als Passivierungsschicht für die integrierte Schaltung dient.
Obwoiil bei der dargestellten integrierten Schaltung die Leiterbahnen zur Verbindung der Quellen- und Senkenbereiehe der Feldeffekttransistoren parallel verlaufend ausgebildet sind, ist es of fensicntl ich, dass die diffundierten Ileiterbaiinen auch dazu benutzt werden können, um die Transistoren in Serie miteinander zu verbinden, indem benachbarte Transistoren in derselben und nicht in der entgegengesetzten Richtung versetzt werden. Bs ist auch nicht notwendig, dass die diffundierten Leiterbahnen senkrecht zur Richtung der Torelektrode verlaufen, vielmehr können diese auch parallel dazu angeordnet sein, um eine beliebige gewünschte Schaltkonfiguration zu erhalten. Bei einer vollständig entwickelten integrierten Schaltung kann das durch eine einleitende Diffusion erstellte Muster in der Tat sowohl parallel als auch senkrecht zueinander verlaufende Leiterbahnen aufweisen. In jedem Fall ergibt sich durch das Verfahren gemäss der Erfindung eine Möglichkeit, die aktiven Teile eines durch Selbstausrichtung erstellten Oberflächen-Feldeffekttransistors untereinander in einfacher Weise und vorteilhaft zu verbinden, ohne dass eine zweite Metallisationsschicht notwendig ist.
- 6 - - Patentansprüche
309841/0918

Claims (4)

;*iO59P-958 Patentansprüche
1./ Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren, wobei eine verhältnismässig dicke dielektrische Schicht auf der Oberfläche einer Halbleiterscheibe angebracht und in dieser Schicht Öffnungen zum Freilegen von Teilen der Oberfläche der Halbleiterscheibe zunächst ausgebildet werden, um anschliessend eine verhältnismässig dünne dielektrische Schicht auf den freigelegten Teilen der Oberfläche anzubringen t und wobei Torelektroden auf der verhältnismässig dünnen dielektrischen Schicht und die Torelektroden verbindenden Leiterbahnen auf der verhältnismässig dicken dielektrischen Schicht ausgebildet werden, dadurch gekennzeichnet, dass ein bestimmtes Muster von Leiterbahnen auf der Oberfläche der Halbleiterscheibe vor dem Anbringen der dielektrischen Schichten eindiffundiert wird, dass beim Ausbilden der Öffnungen in den dielektrischen Schichten unmittelbar neben den Torelektroden bestimmte Teile der eindiffundierten Leiterbahnen freigelegt werden, und dass in die Öffnungen Bereiche eindiffundiert werden, die durch die Leiterbahnen des bestimmten Musters miteinander verbundene Quellen- und Senkenbereiche darstellen.
3 0 9 R A 1 / η ο
MO59P-958
2. Verfahren nach Anspruch I5 dadurch g e k e η η ζ e i c h ne t, dass die verhältnismässig dünne · dielektrische Schicht durch Aufwachsen eines thermischen Qxyds auf den freigelegten Teilen der Oberfläche gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, dass die Torelektrode und das die Torelektrode verbindende Leitermuster aus polykristallinem Silicium ausgebildet werden, und dass durch die Diffusion der Bereiche die Leit fähigkeit der Torelektrode erhöht wird.
4. Verfahren nach einem oder mehreren der Ansprüche bis 3, dadurch gekennzeichnet, dass die Halbleiterscheibe aus Silicium und die dünne dielektrische Schicht aus Siliciumdioxyd besteht.
309841/0918
DE2315761A 1972-03-31 1973-03-29 Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren Withdrawn DE2315761B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US23993572A 1972-03-31 1972-03-31

Publications (2)

Publication Number Publication Date
DE2315761A1 true DE2315761A1 (de) 1973-10-11
DE2315761B2 DE2315761B2 (de) 1975-01-30

Family

ID=22904393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2315761A Withdrawn DE2315761B2 (de) 1972-03-31 1973-03-29 Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren

Country Status (5)

Country Link
US (1) US3747200A (de)
JP (1) JPS499984A (de)
DE (1) DE2315761B2 (de)
FR (1) FR2178930B1 (de)
GB (1) GB1382936A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2745857A1 (de) * 1976-10-25 1978-04-27 Philips Nv Verfahren zur herstellung einer halbleiteranordnung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1357515A (en) * 1972-03-10 1974-06-26 Matsushita Electronics Corp Method for manufacturing an mos integrated circuit
US4053336A (en) * 1972-05-30 1977-10-11 Ferranti Limited Method of manufacturing a semiconductor integrated circuit device having a conductive plane and a diffused network of conductive tracks
US3863331A (en) * 1972-09-11 1975-02-04 Rca Corp Matching of semiconductor device characteristics
US3825995A (en) * 1972-10-10 1974-07-30 Gen Electric Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit
US3825996A (en) * 1972-10-10 1974-07-30 Gen Electric Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit
JPS4960870A (de) * 1972-10-16 1974-06-13
US3889287A (en) * 1973-12-06 1975-06-10 Motorola Inc Mnos memory matrix
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4075509A (en) * 1976-10-12 1978-02-21 National Semiconductor Corporation Cmos comparator circuit and method of manufacture
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4280271A (en) * 1979-10-11 1981-07-28 Texas Instruments Incorporated Three level interconnect process for manufacture of integrated circuit devices
US4319396A (en) * 1979-12-28 1982-03-16 Bell Telephone Laboratories, Incorporated Method for fabricating IGFET integrated circuits
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer
JPH0614227Y2 (ja) * 1988-02-23 1994-04-13 富士写真フイルム株式会社 写真感光材料処理機のローラ支持構造
JPH0614226Y2 (ja) * 1988-02-23 1994-04-13 富士写真フイルム株式会社 写真感光材料処理機用のローラ支持構造
US4874713A (en) * 1989-05-01 1989-10-17 Ncr Corporation Method of making asymmetrically optimized CMOS field effect transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1086128A (en) * 1964-10-23 1967-10-04 Motorola Inc Fabrication of four-layer switch with controlled breakdown voltage
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2745857A1 (de) * 1976-10-25 1978-04-27 Philips Nv Verfahren zur herstellung einer halbleiteranordnung

Also Published As

Publication number Publication date
GB1382936A (en) 1975-02-05
JPS499984A (de) 1974-01-29
US3747200A (en) 1973-07-24
DE2315761B2 (de) 1975-01-30
FR2178930B1 (de) 1977-09-02
FR2178930A1 (de) 1973-11-16

Similar Documents

Publication Publication Date Title
DE2315761A1 (de) Verfahren zur herstellung einer integrierten schaltung mit oberflaechen-feldeffekttransistoren
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2933694C2 (de) Integrierter Schaltkreis
DE3106202C2 (de)
DE3011982C2 (de)
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE3037744A1 (de) Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
DE3851204T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltungsanordnung.
DE3103143A1 (de) Halbleiterspeicher
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE2453279C3 (de) Halbleiteranordnung
DE3540422A1 (de) Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen
DE10246682A1 (de) Halbleiter-Vorrichtung
DE69009196T2 (de) EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben.
DE3888457T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal

Legal Events

Date Code Title Description
BHJ Nonpayment of the annual fee