DE3540422A1

DE3540422A1 - Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen

Info

Publication number: DE3540422A1
Application number: DE19853540422
Authority: DE
Inventors: Daniele Monza Cantarelli; Giuseppe Trezzo Sull'Adda Mailand/Milano Crisenza; Pierangelo Muggio' Mailand/Milano Pansana
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1984-11-26
Filing date: 1985-11-14
Publication date: 1986-05-28
Anticipated expiration: 2005-11-15
Also published as: NL193394C; GB8526959D0; NL193394B; GB2167602A; IT1213249B; IT8423737A0; JP2525144B2; DE3540422C2; NL8503197A; FR2573920A1; GB2167602B; US4719184A; FR2573920B1; JPS61131488A

Description

* s # -φ f> b #

Beschreibung

Die Erfindung betrifft ein Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen.

Es gibt nicht-flüchtige Speicherzellen, sowohl EPROM als E²-PR0M, die eine erste und eine zweite Polysiliciumschicht aufweisen, die auf einem einkristallinen SiIiciumsubstrat mit geeignet dotierten aktiven Zonen übereinanderliegen. Die erste Siliciumschicht, die dem Substrat näher liegt, bildet das Floating-Gate der Speicherzelle, während die weiter von dem Substrat entfernte zweite Schicht das Steuergate der Zelle darstellt. Zwischen den beiden genannten Schichten befindet sich Siliciumoxid mit dielektrischen Funktionen, während zwischen der ersten Polysiliciumschicht und dem einkristallinen Siliciumsubstrat Gateoxid liegt. Die zwei Polysiliciumschichten können nach Wunsch miteinander ausgerichtet sein, d.h. selbst-ausgerichtet sein.

Ferner ist das Herstellungsverfahren bekannt, das die Bildung integrierter Strukturen mit mehreren, Seite an Seite angeordneten Speicherzellen mit selbst-ausgerichteten Schichten und dazugehörigen Transistoren erfordert.

Bei den derzeit verwendeten Verfahren erfolgt die Selbst-Ausrichtung der beiden Polysiliciumschichten durch aufeinanderfolgende Verwendung zweier unterschiedlicher Masken, die erste Maske zum Ätzen der zweiten Schicht, und die zweite Maske zum nachfolgenden Ätzen der ersten Schicht. Die Verwendung zweier Masken führt zu Kostenproblemen, aber darüberhinaus ist es während des Ätzens

der ersten Schicht wichtig, ein unerwünschtes Eingraben in die dotierten Zonen und die damit einhergehende Schädigung dieser Zonen zu vermeiden.

Mit den derzeitigen Herstellungsverfahren wird in der Polysiliciumschicht getrennt von dem monokristallinen Siliciumsubstrat durch das gleiche Oxid, welches die dielektrische Funktion zwischen den beiden übereinanderliegenden Schichten von Speicherzellen übernimmt, ein Transistor gebildet. Dies bringt die Verwendung von Zwischenschicht-Oxid mit sich, dessen Kennwerte besser als notwendig sind, das aber für den Transistor, der ein Oxid hoher Qualität benötigt, unerlässlich ist.

Der Erfindung liegt die Aufgabe zugrunde, ein die obigen Nachteile vermeidendes oder milderndes Herstellungsverfahren für nicht-flüchtige Speicherzellen mit selbstausgerichteten Siliciumschichten und dazugehörigen Transistoren zu schaffen, bei dem eine Maske eingespart wird, während gleichzeitig Transistoren mit einem Oxid hergestellt werden können, welches sich von dem zwischen den beiden Schichten des Polysiliciums der Speicherzellen liegenden Oxid unterscheidet.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Verfahrensschritte gelöst.

In anderen Worten: das erfindungsgemäße Verfahren bedingt die Verwendung einer einzigen Maske für das anschließende Ätzen der zweiten und der ersten polykristallinen SiIiciumschicht. Das heißt, das Verfahren spart im Vergleich zum herkömmlichen Verfahren eine Maske ein. Dies deshalb, weil das Ätzen der zweiten Polysiliciumschicht das Gateoxid zum Schutz der aktiven Zonen stehenläßt.

Außerdem wird der Transistorbereich aus einer Polysiliciumschicht gebildet, die einem Gateoxid überlagert ist, und nicht einem Oxid, das z.B. zwischen den beiden PoIysiliciumschichten liegt. Hierdurch ist es möglich, als Transistor-Oxid ein anderes und besser geeignetes Oxid auszuwählen als das zwischen den beiden genannten Schichten.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Die Fig. 1 bis 9 zeigen eine Teil-Querschnittansicht einer nach dem erfindungsgemäßen Verfahren hergestellten Struktur, wobei die einzelnen Figuren die einzelnen Verfahrensschritte veranschaulichen.

Das in der Zeichnung dargestellte Verfahren sieht zunächst vor, auf einem einkristallinen Siliciumsubstrat 1 mit Hilfe des üblichen Pianoxverfahrens Isolierzonen 2 mit positiver Dotierung zu schaffen, die von Feldoxid 3 geschützt werden (Fig. 1).

Auf der gesamten Struktur wird durch Wachstum Gateoxid 4 gebildet (Fig. 2), dessen Dicke zwischen 5 und 10 nm bei E²PROM-Zellen oder zwischen 15 und 40 nm für EPROM-Zellen liegen kann. Diejenigen Bereiche, die die Transistoren und Speicherzellen bilden sollen, werden durch "+"-Typ-Implantation und entsprechende Maskierungen dotiert.

Anschließend wird eine erste polykristalline Siliciumschicht (Polysiliciumschicht) 5 (siehe Fig. 3) aufgebracht, die die Floating-Gates der Speicherzelle bilden soll. Die Dicke der Schicht kann zwischen 150 nm und 300 nm liegen. Die Schicht wird durch Implantation von P- oder As-Ionen oder mit POCl, dotiert. Die Dotierung ist in Fig. 3 durch einen von "-"-Zeichen begleitetem Pfeil F

a #

—■ D *"

angedeutet.

Durch geeignete Maskierung wird die Polysiliciumschicht 5 an den Seiten des zukünftigen Speicherzellenbereichs 6 und des Transistorbereichs 7 entfernt, wie in Fig. 4 gezeigt ist. Das Entfernen des Materials erstreckt sich außerdem auf die tiefen Kontaktzonen 8.

Auf der gesamten Struktur wird dann durch Wachstum eine Oxidschicht 9 gebildet, die als Dielektrikum zwischen den beiden Gates der Speicherzelle fungiert (Fig. 5). Die Dicke kann zwischen 20 und 60 nm liegen. Anstelle der durch Wachstum gebildeten Schicht oder zusätzlich dazu kann eine weitere dielektrische Schicht niedergeschlagen werden.

Durch geeignete Maskierung wird das dielektrische Oxid 9 aus den Transistorbereichen entfernt, und das Gateoxid 4 wird außerdem aus den tiefen Kontaktzonen 8 entfernt (Fig. 6). Nach diesem Vorgang, der mit der gleichen Maske durchgeführt wird, mit der auch die tiefen Kontaktzonen bei dem herkömmlichen Verfahren gebildet werden, ist das dielektrische Oxid 9 nur noch in den Zellenbereichen 6 über den Floating-Gates vorhanden.

Dann wird auf der gesamten Fläche eine zweite Polysiliciumschicht 11 niedergeschlagen (Fig. 7), die als das Steuergate der Speicherzellen 6 und der dazugehörigen Transistoren 7 fungiert. Diese Siliciumschicht, deren Dicke zwischen 30 und 500 nm liegen kann, wird negativ dotiert, und dadurch erhält man einen direkten Kontakt mit dem einkristallinen Silicium in den Bereichen 10 der tiefen Kontakte 8 sowie mit der ersten Siliciumschicht 5 des Transistors 7, während eine Schicht des dielektrischen Oxids 9 zwischen den beiden Siliciumschichten 11

*
β*

und 5 in den Speicherzellen 6 verbleibt.

Schließlich wird eine Schutzmaske 12 für die Zellen-, die Transistor- und die tiefen Kontaktzonen aufgebracht, und die zweite Siliciumschicht 11 wird geätzt, bis das zwischen den beiden Siliciumschichten 11 und 5 liegende dielektrische Oxid 9 freiliegt. Das Ätzen wird auf dem dielektrischen Oxid solange durchgeführt, bis die erste Siliciumschicht 5 erreicht ist. Die Struktur hat nun den in Fig. 8 dargestellten Aufbau.

Durch weiteres Ätzen entfernt man dann die erste Siliciumschicht 5 an den Seiten der maskierten Zonen der Zellen und Transistorbereiche, und das Gateoxid 4 an den Seiten der genannten Zone wird derart entfernt, daß die Bereiche 13 und 14 freiliegen, die nach negativer Dotierung die Source- und Drain-Zonen der Speicherzelle 6 und des Transistors 7 werden. Die endgültige Struktur mit drei Speicherzellen 6 mit selbst-ausgerichteten Schichten 11 und 5, einem Transistor 7 und einem tiefen Kontakt 8 ist beispielhaft in Fig. 9 dargestellt.

Claims

KLlINKER-SCHMITT-NIIH)N irfmSC:H: : * *R\TENT\N\»iAITE J

SGS MICROELETTRONICA S.p.A.
Italien

u.Z.: K 30 170SM/6eb 14. November 1985

Priorität: 26. November 1984 - Nr. 23737 A/84 - Italien

Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen

Patentansprüche

Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen, mit folgenden Schritten:

a) auf einem einkristallinen Siliciumsubstrat werden mit Hilfe des Pianoxverfahrens aktive Zonen gebildet,

b) auf der gesamten Substratstruktur wird durch Wachstum eine Gateoxidschicht gebildet, und

c) es wird eine erste polykristalline Siliciumschicht aufgebracht und dotiert,

gekennzeichnet durch folgende Schritte:

d) Maskieren der ersten polykristallinen Siliciumschicht und deren Entfernung an den Seiten der Zonen, die die Speicherzelle und die Transistorbereiche bilden,

e) Erzeugen einer dielektrischen Oxidschicht durch Wachstum,

f) Entfernen des dielektrischen Oxids von den Transistorbereichen,

g) Aufbringen einer zweiten polykristallinen Siliciumschicht,

h) Maskieren und Ätzen der zweiten polykristallinen Siliciumschicht und des untenliegenden dielektrischen Oxids an den Seiten der Zelle und der Transistorbereiche, und

i) unter Verwendung der identischen Maske nachfolgendes Ätzen der ersten polykristallinen Siliciumschicht und des untenliegenden Gateoxids an den Seiten der Zellen- und Transistorbereiche, bis die Drain- und die Source-Zonen freigelegt sind.
2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß tiefe Kontaktzonen gebildet werden, indem aus den für die Kontaktzonen vorgesehenen Bereichen während des Entfernens des dielektrischen Oxids aus den Transistorbereichen das dielektrische Oxid entfernt wird, die zweite polykristalline Siliciumschicht aufgebracht und die Kontaktzonen durch Maskieren der zweiten polykristallinen Siliciumschicht definiert werden.