DE2911132A1 - Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium - Google Patents

Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium

Info

Publication number
DE2911132A1
DE2911132A1 DE19792911132 DE2911132A DE2911132A1 DE 2911132 A1 DE2911132 A1 DE 2911132A1 DE 19792911132 DE19792911132 DE 19792911132 DE 2911132 A DE2911132 A DE 2911132A DE 2911132 A1 DE2911132 A1 DE 2911132A1
Authority
DE
Germany
Prior art keywords
layer
polysilicon
silicon nitride
oxide
contact zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792911132
Other languages
English (en)
Inventor
Sheau-Ming Samuel Liu
William H Owen
Richard D Pashley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2911132A1 publication Critical patent/DE2911132A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Kontaktzone zwischen Schichten aus Polysilizium insbesondere bei der Herstellung von integrierten MOS-Schaltungen.
Es gibt zahlreiche Verfahren und Strukturen zur Schaffung elektrischer Kontakte in integrierten Schaltungen zwischen Schichten oder zwischen einer Schicht und einem Substrat. So werden seit langem Metallkontakte zur Verbindung der Leitungen und Anschlüsse einer oberen Metallschicht mit im Substrat eingebauten Zonen, z.B. Source-und Drain-Zonen verwendet. "Vergrabene" Kontakte dienen häufig zur Verbindung einer ersten Metall- oder polykristallinen Siliziumschicht (Polysilizium) mit einer Substratzone. Beispiele derartiger Kontakte sind in den US-PS1η 3 586 922 und 4 033 angegeben. Verfahren zum Verbinden von Metall-Zwischenschichten sind ebenfalls bekannt, so z.B. aus der US-PS 3 700 508· Kontakte zwischen Schichten über Durchgangsleitungen sind in dem Artikel "Evolution and Current Status of Aluminum Metallization" von Arthur J. Learn in Journal of the Electrochemical Society, Band 123, Nr. 6, Juni 1976 beschrieben. In jüngster Zeit werden in-annehmendem Maße Doppelschichten aus Polysilizium verwendet, da sich gezeigt hat, daß die Verwendung solcher Schichten die Schaltungsdichte erhöhen kann. So werden beispielsweise Doppelschichten aus Polysilizium zum Aufbau von Speicherzellen verwendet, wobei die erste Schicht die auf schwimmendem Potential befindlichen Gate-Elektroden und die obere Schicht die Steuergates· definiert (vgl. US-PS 3 996 657). In einigen Fällen ist es erwünscht, Verbindungen zwischen aus diesen Schichten gebildeten Teilen oder Bauelementen herzustellen. Das erfindungsgemäße Verfahren ist auf die Bildung von Kontaktzonen zwischen Schichten aus Polysilizium gerichtet, welche voneinander isoliert angeordnet sind. Die Kontaktzonen werden durch tatsächlichen Kontakt zwischen den ersten und zweiten Polysiliziumschichten gebildet. Bei dieser Bildung
909841/Ό58Ο
3/-
der Kontaktzonen sind daher keine getrennten Kontaktelemente, z.B. Metallelemente, erforderlich. Außerdem können mit Hilfe des erfindungsgemäßen Verfahrens Kontakte über vergrabenen Kontakten oder .direkt über aktiven Kanalzonen gebildet werden. Die erfindungsgemäß hergestellten Kontaktaonen sind selbstausrichtend, so daß keine kritischen Ausrichtungsmaßnahmen erforderlich sind.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Bildung einer Kontaktzone zwischen Schichten aus Polysilizium zur Verfugung zu stellen, mit dessen Hilfe die Kontaktzonen direkt über aktiven Kanalzonen oder über vergrabenen Kontakten gebildet und ohne kritische und komplizierte Ausrichtungsmaßnahmen unter Verwendung von Maskiermethoden hergestellt werden können.
Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß auf einer ersten Schicht aus Polysilizium an der für die Kontaktzone vorgesehen Stelle mit einem Siliziumnitridelement eine Zone definiert, danach eine Oxydschicht auf dem Substrat aufgewachsen wird, wobei das Siliziumnitridelement in Stellung gehalten wird, um das Oxydwachstum unter diesem / Element zu verhindern, daß danach das Siliziumnitridelement entfernt und eine zweite Schicht aus Polysilizium über der ersten Polysiliziumschicht aufgebaut wird. Auf diese Weise wird eine Kontaktzone zwischen 4e*" ersten und der zweiten Polysiliziumschicht an der Stelle ausgebildet, an der während des Herstellungsverfahrens das Siliziumnitridelement angeordnet war. Der erfindungsgemäße Aufbau der Kontaktzonen ermöglicht eine wesentliche Verringerung der Zellenfläche in einer statischen Speicherzelle im Vergleich zu herkömmlich .hergestellten Zellen gleicher Gattung. ·.
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert. In der Zeichnung zeigen:
909841/058Ö
Fig. 1 eine Schnittansicht durch ein. Siliziumsubstrat mit mehreren, auf dessen Oberfläche ausgebildeten Schichten;
Fig. 2 das Substrat gemäß Fig. 1 nach einem Maskierungsschritt und verschiedenen Ätzschritten zur Ausbildung von Elementen aus einer ersten Schicht aus Polysilizium;
Fig. 3 das Substrat gemäß Fig. 2 nach aufeinanderfolgenden Maskierungs-, Ätz- und Dotierungs— schritten;
Fig. 4a eine Draufsicht auf einen Abschnitt des Substrats gemäß Fig. 2;
Fig. 4b einen Abschnitt des Substrats gemäß Fig. 4a nach einem Maskier- und Ätzschritt;
Fig. 5 das Substrat gemäß Fig. 3 nach dem Aufwachsen einer Oxydschicht auf dem Substrat;
Fig. 6 das Substrat gemäß Fig. 5 nach zwei Ätz— schritten, von denen einer zum Entfernen des Oxyds in der Kontaktzone dient;
Fig. 7 das Substrat gemäß Fig. 6 nach der Ausbildung einer zweiten Schicht aus Polysilizium auf dem Substrat;
Fig. 8 das Substrat gemäß Fig. 7 mit einem auf der zweiten Polysiliziumschicht gebildeten Maskier— element zur Definition eines Polysiliziumwiderstands;
Fig. 9 das Substrat gemäß Fig.^8 nach einem nachfolgenden Maskier— und Ätzschritt zur Definition dieser zweiten Polysiliziumschicht;
Fig. 10a ein elektrisches Schaltbild einer bekannten statischen Speicherzelle;
Fig. 10b ein elektrisches Schaltbild der Zelle gemäß Fig. 10a in anderer Darstellung;
Fig. 11 eine Draufsicht auf die Zelle gemäß Fig. 10b in einer integrierten Schaltung unter Verwendung der erfindungsgemäßen Kontaktzonen; und
Fig. 12 eine Draufsicht auf eine zweite Schicht aus Polysilizium bei der Speicherzelle gemäß Fig. 11.
909941/0B8Ö
Im folgenden wird das Verfahren zur Bildung einer Kontaktzone zwischen Schichten aus Polysilizium oder zwischen aus den Schichten gebildeten Elementen beschrieben. Ferner wird eine bistabile Speicherzelle beschrieben, welche diese Kontaktzonen aufweist. In der folgenden Beschreibung werden verschiedene Einzelheiten, z.B. besondere Leitungstypen und Abmessungen angegeben, um ein vollständiges Verständnis der Erfindung zu ermöglichen. Es ist jedoch klar, daß der Erfindungsgegenstand von diesen besonderen Einzelheiten nicht abhängig ist. Andererseits werden bekannte Verfahrensschritte nicht genauer beschrieben, um die wesentlichen Verfahrensschritte nicht unnötig zu belasten.
Im folgenden wird zunächst auf Fig. 1 Bezug genommen. In dieser Figur ist ein schwach dotiertes, p-leitendes Siliziumsubstrat 13 nach einer Anzahl von "frontseitigen" Bearbeitungsschritten gezeigt. Das Substrat 13 weist Feldoxydzonen 22 einer Stärke von angenähert 12,000 8 auf. Kanalba_rrieren 24 sind unter diesen Feldoxydzonen in bekannter Weise ausgebildet. Die Oberfläche des Substrats 13 weist eine p-leitende Zone 28, eine vergrabene n+-leitende vergrabene Zone 26 und eine η-leitende Zone 30 auf. Diese Zonen 28 und 30 sind Bereiche zur Einstellung der Schwellenspannung für Feldeffekttransistoren. Ein Transistor des Anreicherungstyps wird generell in der Zone 28 und ein Transistor des Verarmungstyps generell in der Zone 30 aufgebaut. Das bei dem beschriebenen Ausführungsbeispiel bevorzugt verwendete Verfahren zur Bildung der Zonen 28 und 30 ist in-der US-PS 4 052 229 beschrieben.
Eine Gate-Oxyd-Schicht 14 wird auf dem Substrat 13 aufgewachsen; bei dem beschriebenen Verfahren hat die Siliziumdioxydschicht angenähert eine Stärke von 700 8. Ein Abschnitt dieser Schicht wird im Bereich 26 entfernt, damit ein vergrabener Kontakt an dieser Stelle gebildet werden kann. Eine
8098417.0680
-r-
erste Polysiliziumschicht 16 wird auf der Siliziumdioxydschicht 14 gebildet und in der Zone 26 mit dem Substrat 13 in Kontakt gebracht. Diese Polysiliziumschicht hat bei dem beschriebenen Ausführungsbeispiel eine Stärke von angenähert 6000 K, Eine zweite Oxydschicht 18 wird auf der ersten Polysiliziumschicht 16 bi's zu einer Stärke von angenähert 600 8 aufgewachsen. Diese Schicht dient in erster Linie zum Schutz der Polysiliziumschicht 16 bei dem Plasmaätzen der darüberliegenden Siliziumnitrid-Maskierschicht 20." Die Siliziumnitridschicht 20 hat bei dem beschriebenen Verfahren eine Stärke von angenähert 1000 X. (Die relativen Dicken der Schichten auf dem Substrat 13 sind in der Zeichnung nicht maßstabsgerecht dargestellt. Die relativen Dicken gemäß den Zeichnungen wurden so gewählt, daß sie das erfindungsgemäße Verfahren am besten darstellen.)
Eine Photolackmaske wird auf der Siliziumnitridschicht 20 gebildet, um die Siliziumnitridelemente 20a und 20b gemäß Fig. 2 zu definieren. Diese Elemente werden an den gewünschten Stellen der Gate-Elektroden, Leitungen oder anderen Elementen gebildet, welche von der ersten Polysiliziumschicht gebildet werden. Bei dem beschriebenen Verfahren dient Plasmaätzung zur Definition dieser Elemente. Danach werden drei zusätzliche Ätzschritte verwendet, um die Oxydschicht 18, die Polysiliziuraschicht 16 und schließlich Gate-Oxydschicht 14 entsprechend Fig. 2 zu ätzen. Eine Arsenimplantation, gefolgt von einer Eindiffusion dient zur Ausbildung der Source-und Drain-Zonen 32, die ebenfalls in Fig. 2 gezeigt sind. Eine dünne Oxydschicht 34 wird auf dem Substrat aufgewachsen, um die freigelegten Polysiliziumränder bzw. -kanten und die Source- und Drain-Zonen abzudichten.
Das Teil 16a ist ein Gate für einen Transistor des Anreicherungstyps, der die aktive Kanalzone 28 und die Source-
809841/0580
und Drain-Zonen 32 aufweist. Das Teil 16b ist die Gate-Elektrode eines Transistors des Verarmungstyps, der die aktive Kanalzone 30 aufweist. Das Teil 16b definiert außer- · dem einen Kontakt zur Zone 26.
Im folgenden wird die Bildung einer zweiten Schicht aus Polysilizium auf dem Substrat 13 und einer Kontaktzone zwischen der ersten Schicht und der zweiten Schicht direkt über der Kanalzone 28 beschrieben. Zwischen dieser zweiten Polysiliziumschicht und dem Teil 16b wird kein Kontakt gebildet.
Da eine Kontaktzone über dem Teil 16a gebildet ist, wird eine Photolackmaske an der für die Kontaktzone gewünschten Stelle auf dem Siliziumnitridteil 20a definiert. Unter Bezugnahme auf Fig. 4a sei angenommen, daß das Polysiliziumteil 16a eine langgestreckte Leitung aus Polysilizium ist. Das Siliziumnitridteil 20a liegt gemäß der Darstellung über diesem langgestreckten Streifen. In Fig. 4b ist das Maskierelement gezeigt, das zur Entfernung des Siliziumnitrids von dem Substrat, mit Ausnähme im Bereich der Kontaktzone, dient; Wesentlich ist, daß für die Ausrichtung dieser Maske keine kritischen Maßnahmen erforderlich sind. Es besteht keine Notwendigkeit dafür, daß das Element 20a mit irgendeiner darunterliegenden Zone ausgerichtet wird. Nach der Bildung der die Kontaktzone definierenden Photolackmaske wird das Siliziumnitrid entsprechend der Darstellung in Fig. 3 unter Verwendung eines Plasmaätzschrittes geätzt. Dies führt zu der Entfernung des Siliziumnitrids oberhalb des Teils bzw. Elements 16b, da kein Kontakt über diesem Element gebildet wird.
Als nächstes wird entsprechend Fig. 5 eine relativ dicke Oxydschicht 36 auf das Substrat bis zu einer Dicke von angenähert 3000 8 aufgewachsen. Zu beachten ist, daß das Oxyd-
809841/05Ö0
wachstum unter dem Siliziumnitridteil 20a stark verzögert wird, so daß sich nur wenig Oxyd auf den Bereichen 16a bildet.
Nach dem Aufwachsen der Oxydschicht 36 wird das Siliziumnitridelement 28 (durch Ätzen) entfernt, und ein relativ leichter Fluorwasserstoff-Tauchvprgang dient zur Entfernung des Oxyds von der Oberfläche des Teils 16a. Bei diesem Tauchvorgang wird die Schicht 36 nicht entfernt, da diese Schicht wesentlich dicker als das Oxyd auf-dem Element 16a ist. Wie in Fig. 6 zu sehen ist, ist die Oberfläche 35 der Zone 16a jetzt freigelegt, während der Rest des Substrats von einer Oxydschicht überzogen ist. An diesem Punkt wird entsprechend der Darstellung in Hg. 7 eine zweite Schicht 38 aus Polysilizium mit einer Stärke von angenähert 5500 A* auf dem Substrat gebildet. Diese
sich
Schicht befindet/im Kontakt mit den Elementen 16a \ an der Oberfläche 35, so daß eine Kontaktzone an der Grenzfläche dieser beiden Polysiliziumschichten gebildet wird.
Geiträß vorstehender Beschreibung wurde eine Kontaktzone am Element 16a gebildet, da das Siliziumnitridelement beim Aufwachsen der Oxydschicht 36 beibehalten wurde* Sollte eine Kontaktzone am Element 16b (oder anderswo) gebildet werden, so wäre das Siliziumnitridelement auf der Zone 16b (oder einer anderen Zone oder einem Leitungsstreifen) beizubehalten, während die Schicht 36 aufgewachsen wird. Daher kann die Kontaktzone mit Hilfe des beschriebenen Verfahrens auch oberhalb eines vergrabenen Kontakts oder eines anderen Elements, einschließlich Leitungen, gebildet werden.
Nach der Bildung der zweiten Schicht aus Polysilizium wird diese Schicht bei dem beschriebenen Verfahren einer Arsenimplantation unterworfen (gezeigt durch die Pfeile 40 in Fig. 7)
9098 4" 1/0580
Diese'Implantierung dient zur Einstellung des spezifischen Widerstandes des Polysiliziums in dieser Schicht auf ein vorgegebenes Niveau· Bei dem beschriebenen Ausführungsbeispiel ist der spezifische Widerstand relativ hoch, da Abschnitte dieser Schicht als Lastwiderstände in einer Speicherzelle dienen.
Als nächstes wird ein Maskierelement 42 auf der zweiten Schicht 38 aus Polysilizium an der für einen Polysiliziumwiderstand vorgesehenen Stelle gebildet. Die zweite Schicht aus Polysilizium wird dann einem zweiten Arsen-Implantationsvorgang unterworfen, um den Widerstand dort (mit Ausnahme unterhalb des Elements 42) zu verringern und Verbindung niedrigen Widerstandes herstellen zu können. Diese zweite Implantation ist in Fig. 8 durch die Pfeile 44 angedeutet.
Danach kann die zweite Schicht aus Polysilizium maskiert und zu? Bildung von Verbindungsleitungen, Gate-Elektroden, Widerständen oder anderen Bauelementen geätzt werden. In Fig. 9 ist die Schicht 38 durch Ätzen zu einer Leitung 38 geformt, welche das Gate-Element 16a an dessen Oberfläche 35 kontaktiert und einen integralen Polysiliziumwiderstand 46 enthält. Danach können bekannte Verarbeitungsschritte zur Fertigstellung der Bauelmente gemäß Fig. 9 verwendet werden.
Bei dem beschriebenen Verfahren wurde eine Kontaktone an der Oberfläche 35 zwischen einer ersten und einer zweiten Schicht aus Polysilizium gebildet. Selbstverständlich kann dieses Verfahren auch dazu verwendet werden, eine Kontaktzone zwischen einer zweiten und einer dritten Schicht oder zwischen anderen Schichten auszubilden.
Die oben beschriebene Kontaktzone kann bei der Ausbildung statischer Speicherzellen ho^her Dichte verwendet werden,
9 0 9 8 4 1 / 0 5 Ö 0
welche Polysiliziumlasten, z.B. den Widerstand 46 gemäß Fig. 9 enthalten. In Fig. 10a ist eine bekannte bistabile Schaltung mit Lastwiderständen 54 und 55 gezeigt, die mit Transistoren 52 bzw. 53 in Reihe geschaltet sind. Ein Verbindungspunkt 56 ist mit der Gate-Elektrode des Transistors 53 und ein Verbindungspunkt 57 mit der Gate-Elektrode des Transistors 52 gekoppelt. Transistoren 50 und 51 ermöglichen die Ansteuerung der Zelle gemäß Fig. 10a der-
von »
art, daß ihr Zustand/den Anschlüssen 58 und 59 abgetastet
oder geändert werden kann.
Die Speicherzelle gemäß Fig. 10a ist in Fig. 10b umgezeichnet. Eine Prüfung der Schaltungen gemäß den Figuren 10a .und 10b zeigt, daß sie abgesehen von ihrer Anordnung identisch sind. Die Komponenten der Zelle sind etwa so in Fig. lOb angeordnet, wie sie in der "Abwicklung" gemäß Draufsicht in Fig. 11 zu sehen sind. Dies dient dem Verständnis der integrierten Schaltung gemäß Fig. 11. Die statische Speicherzelle gemäß Fig. 11 verwendet die nach dem beschriebenen Verfahren hergestellten Kontaktzonen an den Verbxndungspunkten 56, 57 und 61. Ferner werden in der Zelle die Polysilizium-Widerstandslasten gemäß den Figuren 8 und 9 als Widerstände 54 und 55 benutzt. Die Speicherzelle gemäß Fig. 11 erfordert bei Herstellung mit η-Kanal Feldeffekttransistoren mit Silizium-Gate-Elektroden eine Fläche von g'enähert 1,5 mils , d.h. 1,5 (2,54 χ 10~3cm)2.
Die Verbindungspunkte bzw. Knotenpunkte 56 und 57 sind durch in der oben beschriebenen Weise hergestellte Kontaktzonen gebildet, welche in Verbindung mit vergrabenen Kontakten ausgebildet sind. Am Verbindungspunkt 61 wird eine Kontaktzone zum Verbinden der Leitung 64 verwendet, welche aus der zweiten Schicht aus Polysilizium mit der Gate-Elektrode des Transistors 52 gebildet ist; die Gate-Elektrode wird aus der
909841/05S0
ersten Schicht aus polysilizium gebildet. Diese Kontaktzone wird nicht über dem aktiven Kanal des Transistors 52» sondern versetzt zur Seite des Kanals entsprechend der Darstellung in Fig. 11 gebildet. Auch die Kontaktzonen an den Verbindungspunkten 56 und 57 sind nicht über dem aktiven Kanal bei der Zelle gemäß Fig. 11 gebildet. Wie jedoch oben beschrieben wurde, können die Kontaktzonen auch direkt über den aktiven Zonen ausgebildet werden.
In Fig. 11 sind die Kontakte 58 und 59 im unteren Teil der Zeichnung gezeigt. Diese Kontakte bilden den Zugang zu den Transistoren 50 bzw. 51. Diese Transistoren weisen die aktiven Kanalzonen 66 bzw. 67 auf. Die Gate-Elektroden der Transistoren 50 und 51 werden aus einer gemeinsamen, langgestreckten Polysiliziumleitung 68 gebildet, welche aus der ersten Polysiliziumschicht herausgeätzt wird.
In Fig. 11 sind die Kontaktzonen zwischen den Schichten aus Polysilizium durch die gepunkteten Flächen mit· den darunterliegenden vergrabenen Kontakten gezeigt, welch letztere als schraffierte Flächen dargestellt sind. Die den Verbindungspunkt 56 mit der Gate-Elektrode des Transistors 53 verbindende Leitung 63 ist als gestrichelte Leitung dargestellt. Diese Leitung wird aus dem ersten Niveau aus Polysilizium ausgebildet und definiert die Gate-Elektrode des Transistors 53. Die Leitung 64, welche den Verbindungspunkt 57 mit der Kontaktzone am Verbindungspunkt 61 verbindet, wird aus dem zweiten Niveau des Polysiliziums gemäß Darstellung in Fig. 12 gebildet. Die Leitung 64 wird von dieser Kontaktzone elektrisch mit einer Leitung verbunden, welche aus dem ersten Niveau des Polysiliziums gebildet ist, das die Gate-Elektrode des Transistors 52 in der in Fig. 11 dargestellten Weise definiert.
909841/0580
Im folgenden wird auf Fig. 12 Bezug genommen. Die aus dem zweiten Niveau des Polysiliziums gebildeten Leitungen sind in dieser Figur dargestellt, um die Darstellung gemäß Fig. ll_besser verständlich zu machen. Die horizontale Leitung
70 nimmt das V -Potential auf und ist mit den Lasten 54
cc
und 55 gekoppelt. Diese Abschnitte hohen Widerstandes der Polysiliziumlextungen werden in der für den Widerstand 46 (Fig. 6 bis 9) beschriebenen Weise gebildet. Der Widerstand 54 ist am Knotenpunkt 56 mit dem ersten Niveau des
Polysiliziums gekoppelt und außerdem mit dem Substrat. In ähnlicher Weise ist der Widerstand 55 mit dem ersten Niveau des Polysiliziums am Knotenpunkt 57 und ferner mit dem darunterliegenden Substrat gekoppelt. Der Knotenpunkt 61 ist, wie erwähnt,mit der Leitung 64 gekoppelt.
Zu beachten ist, daß bei Verwendung der beschriebenen Kontaktzone und der Anordnung der Speicherzelle gemäß Fig. 11 eine beträchtliche Flächenreduktion im Vergleich zu herkömmlichen statischen Zellen möglich ist.
Mit Hilfe des oben beschriebenen Verfahrens zur Bildung
einer elektrischen Kontaktzone zwischen Schichten aus
Polysilizium kann die Kontaktzone direkt über aktiven
Kanalzonen oder über vergrabenen Kontakten gebildet
werden; diese Kontaktzonen können ohne kritische Maskiermaßnahmen ausgebildet werden.
909841/0580

Claims (9)

  1. Pa tenta nsprüche
    (!./Verfahren zur Bildung einer Kontaktzone zwischen Schichten aus Polysilizium, dadurch gekennzeichnet , daß auf einer ersten Schicht aus Polysilizium eine Zone mit einem Siliziumnitridelement definiert, danach eine erste Oxydschicht auf der freigelegten Oberfläche der Schicht aus Pdysilizium aufgewachsen wird, wobei das Siliziumnitridelement beibehalten wird, daß danach das Siliziumnitridelement entfernt und eine zweite Schicht aus Polysiliziiün-über der ersten Polysiliziumschicht ausgebildet wird, wodurch eine Kontaktzone zwischen der ersten und der zweiten Polysiliziumschicht in dem Bereich gebildet wird, wo das Siliziumnitridelement angeordnet war.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Definition der Kontaktzonen mit Hilfe des Siliziumnitridelements eine zwei±e Oxydschicht auf der ersten Polysiliziumschicht aufgewachsen wird.
  3. 3. Verfahren nach Anspruch 2, datiurch gekennzeichnet,
    daß die zweite Oxydschicht dünner als die erste Oxydschicht ausgebildet wird.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß vor der Ausbildung der zweiten Schicht aus Polysilizium die zweite Oxydschicht durch Ätzen entfernt wird.
    i/k.1'»·
    909841/0B80
    _^ Λ —
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zum Herstellen einer integrierten MOS-Schaltung auf einem Siliziumsubstrat eine Siliziumnitridschicht auf der ersten Polysiliziumschicht gebildet wird, daß mehrere Muster in der Siliziumnitridschicht definiert werden, daß in der ersten Polysiliziumschicht mehrere Elemente entsprechend den Mustern geätzt werden, daß die Muster selektiv entfernt werden, wobei wenigstens ein Teil von einem der Muster beibehalten wird, daß danach eine Oxydschicht auf dem Substrat aufgewachsen wird, die restlichen Muster der Siliziumnitrid.schicht entfernt werden und die zweite Polysiliziumschicht gebildet wird, wobei eine Kontaktzone zwischen einem aus dem ersten PoIysiliziumelement ausgewählten Teil und der zweiten -Polysiliziumschicht gebildet wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Polysiliziumschicht zur Gewinnung eines vorgegebenen spezifischen Widerstandes dotiert wird, daß eine Maske über einem Teil der zweiten Polysiliziumschicht gebildet wird, daß die zweite Polysiliziumschicht erneut derart dotiert wird, daß die Dotierstoffkonzentration unter der Maske im wesentlichen"ungeändert bleibt, daß wenigstens eine Leitung aus der zweiten Potysiliziumschicht gebildet wird, welche den Teil der zweiten Polysiliziumschicht enthält und über der Kontaktzone liegt, so daß ein Polysiliziumwiderstand aus der zweiten Polysiliziumschicht das aus der ersten Polysiliziumschicht gebildete ausgewählte Element kontaktiert.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Dotierung durch Ionenimplantation erfolgt.
  8. 8. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß vor der Bildung der Siliziumnitridschicht eine Oxyd-
    9 η a 8 41 / η R 8 ο
    schutzschicht auf der ersten Polysiliziumschicht gebildet wird·
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß nach der Entfernung des aus der Siliziumnitridschicht gebildeten verbleibenden Musters die Oxydschutzschicht durch Ätzen entfernt wird.
    10·. Verfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß vor der Bildung der ersten Polysiliziumschicht eine Gate-Oxyd-Schicht auf dem Substrat gebildet wird.
    909841/0580
    ORIGINAL INSPECTED
DE19792911132 1978-03-27 1979-03-21 Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium Ceased DE2911132A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/890,139 US4178674A (en) 1978-03-27 1978-03-27 Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor

Publications (1)

Publication Number Publication Date
DE2911132A1 true DE2911132A1 (de) 1979-10-11

Family

ID=25396309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792911132 Ceased DE2911132A1 (de) 1978-03-27 1979-03-21 Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium

Country Status (6)

Country Link
US (1) US4178674A (de)
JP (1) JPS54128689A (de)
DE (1) DE2911132A1 (de)
GB (1) GB2017402B (de)
HK (1) HK14185A (de)
SG (1) SG78884G (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133548A1 (de) * 1980-08-25 1982-04-15 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung von halbleitervorrichtungen

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4416049A (en) * 1970-05-30 1983-11-22 Texas Instruments Incorporated Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor
US4268951A (en) * 1978-11-13 1981-05-26 Rockwell International Corporation Submicron semiconductor devices
US4333225A (en) * 1978-12-18 1982-06-08 Xerox Corporation Method of making a circular high voltage field effect transistor
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
US4285117A (en) * 1979-09-06 1981-08-25 Teletype Corporation Method of manufacturing a device in a silicon wafer
US4267632A (en) * 1979-10-19 1981-05-19 Intel Corporation Process for fabricating a high density electrically programmable memory array
JPS5662353A (en) * 1979-10-29 1981-05-28 Toshiba Corp Semiconductor device and its manufacturing method
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS56116670A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
JPS6046545B2 (ja) * 1980-05-16 1985-10-16 日本電気株式会社 相補型ｍｏｓ記憶回路装置
US4691219A (en) * 1980-07-08 1987-09-01 International Business Machines Corporation Self-aligned polysilicon base contact structure
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
US4419808A (en) * 1980-12-15 1983-12-13 Rockwell International Corporation Method of producing redundant ROM cells
JPS57115858A (en) * 1981-01-08 1982-07-19 Nec Corp Semiconductor device
DE3204054A1 (de) * 1981-02-23 1982-09-09 Intel Corp., Santa Clara, Calif. Widerstand in integrierter schaltungstechnik und verfahren zu dessen herstellung
US4353159A (en) * 1981-05-11 1982-10-12 Rca Corporation Method of forming self-aligned contact in semiconductor devices
US4608668A (en) * 1981-09-03 1986-08-26 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
US4397076A (en) * 1981-09-14 1983-08-09 Ncr Corporation Method for making low leakage polycrystalline silicon-to-substrate contacts
JPS5893347A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
JPS58130554A (ja) * 1982-01-28 1983-08-04 Toshiba Corp 半導体装置の製造方法
JPS5974677A (ja) * 1982-10-22 1984-04-27 Ricoh Co Ltd 半導体装置及びその製造方法
US4505026A (en) * 1983-07-14 1985-03-19 Intel Corporation CMOS Process for fabricating integrated circuits, particularly dynamic memory cells
IT1196997B (it) * 1986-07-25 1988-11-25 Sgs Microelettronica Spa Processo per realizzare strutture includenti celle di memoria non volatili e2prom con strati di silicio autoallineate transistori associati
JPS63136668A (ja) * 1986-11-28 1988-06-08 Fuji Electric Co Ltd 半導体装置の製造方法
US5164338A (en) * 1988-04-28 1992-11-17 U.S. Philips Corporation Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer
EP0369336A3 (de) * 1988-11-14 1990-08-22 National Semiconductor Corporation Prozess zur Herstellung von Bipolar- und CMOS-Transistoren auf einem gemeinsamen Substrat
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
US5196233A (en) * 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide
US5151387A (en) 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
US5208168A (en) * 1990-11-26 1993-05-04 Motorola, Inc. Semiconductor device having punch-through protected buried contacts and method for making the same
US5187114A (en) * 1991-06-03 1993-02-16 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline P-channel load devices
US5204279A (en) * 1991-06-03 1993-04-20 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline p-channel load devices
US5241206A (en) * 1991-07-03 1993-08-31 Micron Technology, Inc. Self-aligned vertical intrinsic resistance
JP2750992B2 (ja) * 1992-08-12 1998-05-18 三菱電機株式会社 半導体装置およびその製造方法
US5384278A (en) * 1992-11-16 1995-01-24 United Technologies Corporation Tight control of resistor valves in a SRAM process
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
US5506172A (en) * 1994-08-29 1996-04-09 Micron Technology, Inc. Semiconductor processing method of forming an electrical interconnection between an outer layer and an inner layer
US6740573B2 (en) 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP5567247B2 (ja) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586922A (en) * 1969-10-31 1971-06-22 Fairchild Camera Instr Co Multiple-layer metal structure and processing
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
US4052229A (en) * 1976-06-25 1977-10-04 Intel Corporation Process for preparing a substrate for mos devices of different thresholds
DE2709933A1 (de) * 1976-04-29 1977-11-17 Ibm Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
JPS5081481A (de) * 1973-11-20 1975-07-02
JPS5312385Y2 (de) * 1974-09-02 1978-04-04
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
JPS52117580A (en) * 1976-03-30 1977-10-03 Fujitsu Ltd Manufacture for mis type integrating circuit
JPS5314580A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Production of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586922A (en) * 1969-10-31 1971-06-22 Fairchild Camera Instr Co Multiple-layer metal structure and processing
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
DE2709933A1 (de) * 1976-04-29 1977-11-17 Ibm Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
US4052229A (en) * 1976-06-25 1977-10-04 Intel Corporation Process for preparing a substrate for mos devices of different thresholds
US4052229B1 (de) * 1976-06-25 1985-01-15

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Solid State Science and Technology", Juni 1976, S. 894 - 906 *
US-Z: "IBM Techn. Discl. Bull.", Vol. 14, No. 10, März 1972, S. 3208 *
US-Z:_ "Journ. of the Electrochemical Society *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133548A1 (de) * 1980-08-25 1982-04-15 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung von halbleitervorrichtungen

Also Published As

Publication number Publication date
SG78884G (en) 1985-04-26
US4178674A (en) 1979-12-18
GB2017402B (en) 1982-05-26
JPS54128689A (en) 1979-10-05
GB2017402A (en) 1979-10-03
HK14185A (en) 1985-03-08

Similar Documents

Publication Publication Date Title
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE3037431C2 (de)
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
CH657229A5 (de) Verfahren zum herstellen einer halbleitervorrichtung.
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE4303441A1 (de)
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE2922016A1 (de) Vlsi-schaltungen
DE2902368A1 (de) Komplementaer-mos-inverter
DE3139846C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3134233C2 (de)
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE68911418T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor.
DE69009196T2 (de) EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben.
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE69007961T2 (de) Verfahren zum herstellen eines nur-lese-halbleiterspeichers.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection