DE2260391A1

DE2260391A1 - Schaltung und netzwerk zur bestimmung der frequenz und der phasendifferenz von elektrischen signalen

Info

Publication number: DE2260391A1
Application number: DE2260391A
Authority: DE
Inventors: Gianni Dr Ing Grazia
Original assignee: Telettra Laboratori di Telefonia Elettronica e Radio SpA
Current assignee: Telettra Laboratori di Telefonia Elettronica e Radio SpA
Priority date: 1971-12-10
Filing date: 1972-12-09
Publication date: 1973-06-14
Also published as: FR2162602A1; BE792458A; NL7216779A; US3857103A; FR2162602B1; IT953172B; ES409445A1; GB1386380A

Description

Anmelder; TELETTRA - Laboratori di Teiefonia Elettronica e Radio S.p.A., Mailand, Corso Buenos Aires, 77/A," Italien

Schaltung und Netzwerk zur Bestimmung der Frequenz und der Phasendifferenz von elektrischen Signalen

Die Erfindung betrifft eine Schaltung und ein Netzwerk zur Bestimmung der Frequenz und zur Messung der Phasendifferenz zwischen elektrischen Signalen (Phasen-Frequenz-Detektor). Insbesondere bezieht sich die Erfindung auf eine Komparator-Schaltung und auf ein Netzwerk, das die Ausgangsspannung mit der Phasendifferenz zwischen zwei Eingangssignalen entsprechend einer monoton nichtfallenden Übertragungsfunktion in Beziehung setzt (s. Fig. 1).

Es sind viele verschiedene Schaltungen und Netzwerke von Phasen-Frequenz-Komparatoren bekannt. Häufig werden solche benutzt, die nach Vergleich zweier Signale der Frequenz f, und f« (^?~ fI + Χ) ein Sägezahn-Ausgangssignal angeben, das bei der Frequenz χ s f« - fι auf einen Minimum-Wert fällt.

Derartige Komparatoren können nicht in Netzwerken mit wechsel- ■ seitig synchronisierten Oszillatoren verwendet werden (s. zu diesem Problerakreis US-Patente Nr. 2 986 723 und 3 050 580, sowie den Artikel von Irwing Sandberg in der Zeitschrift BSTJ Nr. 9, 1969, Seiten 2978 ff.).

309824/0946

Im Gegensatz zu den bekannten Komparatoren hat die Erfindung die Aufgabe, eine Schaltung zu ergeben, die insbesondere für die genannten Anwendungsgebiete geeignet ist.

Die Schaltung gemäß der Erfindung hat gleichzeitig die Funktion eines Frequenzmessgerätes una eines Phasen-Komparators, da sie ein konstantes Ausgangssignal abgibt, wenn die beiden Eingangssignale eine unterschiedliche Frequenz haben. Auf der anderen Seite wird ein Ausgangssignal proportional zur Phasendifferenz erhalten, solange der absolute Wert der Differenz nicht den festgelegten Maximumswert Δφ Überschreitet.

j max

Das heißt: treten am Eingang des Netzwerkes Signale mit unterschiedlichen Frequenzen (fi, f^) auf, so ändert sich die Intensität des Ausgangssignales linear bis zu einem Maximumoder Minimum-Wert, der vom Vorzeichen der Gleichung Δ f s fif2 abhängt.

Weiterhin ist Aufgabe der Erfindung, ein Netzwerk eines Phasen- und Frequenz-Komparators zu schaffen, das die angegebene Schaltung in besonders wirkungsvoller Weise verwirklicht.

Die Schaltung gemäß der Erfindung ist dadurch gekennzeichnet, daß die Phasendifferenz zwischen den zu vergleichenden Signalen in ein Endausgangssignal verwandelt wird, das einer mo-

309824/0946

noton nichtfallen^en Übertragungsfunktion entspricht. Insbesondere wird von der Schaltung eine linear veränderbare Spannung in Abhängigkeit der Veränderung der Phasendifferenz erzeugt, solange diese sich in einem Intervall zwischen vorgegebenen Maximum- und Minimum-^Werten bewegt, wobei jedoch bei Differenzwerten außerhalb dieses Intervalls die Spannung konstant bleibt, auch wenn die Differenz unbegrenzt zunimmt.

Die Erfindung umfaßt weiterhin einen Phasen- und Frequenz-Komparator, der die vorstehende Schaltung in vorteilhafter Weise realisiert. Dieser ist durch folgende Komponenten gekennzeichnet! ein Kanal je Signal, wobei jeder Kanal mit einem RechtecksignalrGeber ausgestattet ist, ein vielstufiger Zähler und ein Decodierer; und durch folgende, fUr alle Kanäle gemeinsame Komponenten: ein Komparator-Kreis, ein Set-Reset-Register, bestehend aus Flip-Flops, ein ImpulsunterdrUcker-Kreis und ein Netzwerk, das ein analoges Signal entsprechend der Anzahl von ^HEINS"-Zuständen abgibt, die in dem Flip-Flop-Register enthalten sind. Die verschiedenen Möglichkeiten und Vorteile der Erfindung und seine verschiedenen Ausführungsformen werden anhand der folgenden Beschreibung, die sich an der Zeichnung orientiert, erläutert.
Die Figuren der Zeichnung zeigen:

Fig. 1 ein Diagramm, das die monoton nichtfallende Übertragungsfunktion zeigt, mit dem die Phasendifferenz mit

309824/0946

dem Endausgangssignal gekoppelt ist;

Fig. 2 ein Blockdiagramm, das die Basis-Elemente darstellt, die die Schaltung des Systems bilden;

Fig. 3 ein detaillierteres Blockdiagramm einer vorzugsweisen Ausfuhrungsform des Komparators gemäß der Erfindung;

Fig. 4 die verschiedenen Signale, die von dem Netzwerk der Fig. 3 erzeugt werden;

Fig. 5 a, b und c die Schritte, in der die die monoton nichtfallende übertragungsfunktion in Abhängigkeit vom Endausgangssignal gebildet wird.

In Fig. 1 ist die GrundUbertragungsfunktion der Schaltung und des Netzwerkes gemäß der Erfindung dargestellt. Auf der Abszisse (x-Achse) ist die Phasendifferenz zwischen den zu vergleichenden Signalen A und B dargestellt; auf der Ordinate (y-Achse) ist die Ausgangsspannung des Komparators aufgetra-

gen. Aus der Darstellung ist zu ersehen, daß dann, wenn die Phase Cp_R um wenigstens einen Wert ^[D max größer ist als die Phase <P., die Ausgangsspannung Vy ihren Maxiwalwert Vymax erreicht und konstant bleibt, selbst wenn Cp _R unendlich groß wird in bezug auf (p.. Das Analoge gilt, wenn Cp _R um wenigstens /\ψ niedriger ist als Cp.. In letzterem Falle nimmt die Ausgangsspannung den Wert V..min an und bleibt auf diesem Wert stehen, selbst wenn Φ g kontinuierlich in bezug auf<p» abnimmt.

309824/0946

Andererseits ändert sich die Ausgangsspannung V.. nicht linear im Intervall Vyinin ... Vyinax bei veränderlichem Αφ, vorausgesetzt, daß Atf sich zwischen + Δ Φ max und -A^Pmax bewegt.

Die Ausgangsspannung des Phasen- und Frequenzkomparators gemäß der Erfindung ist demnach mit der Phasendifferenz zweier Eingangssignale entsprechend einer monoton nichtfallenden Übertragungsfunktion verbunden.

Fig. 2 zeigt ein Blockdiagramm als Ausfuhrungsbeispiel des Schaltsystems der Erfindung.

Die Signale, deren Frequenzen verglichen werden sollen, werden A und B genannt. Es wird angenommen, daß es sich um periodische Signale handelt, von denen Impulsfolgen f. und f_R durch die Rechteckgeber SQ. und S(L· erhalten werden.

Jede Impulsfolge f. und f_R gelangt zu einem Gatter A*. und Bi., dessen Ausgangssignale Über die Leitungen 41, 42 die zugehörigen Zählkreise NAi/ MAn bzw. NBj, HBm anregen, die die Taktzeit (time-framing) angeben, mit der jeder ha^be Teilkreis arbeitet. Entsprechend der vorliegenden AusfUhrungsform sind die Zählkreise NAi, MAn bzw. NBj, MBm in zwei Stufen N und M aufgebaut. Die erste Stufe N zählt die Phasen, in die sich jede Stufe M aufteilt. Die Kreise NAi bzw. NB] sind mit den Kreisen MAn bzw. MBn Über die Leitungen 43 - 47 und dem

309824/09A6

Gatter ANi bzw. Über die Leitungen 44 - 48 und dem Gatter BN·· verbunden.

Die Stufen MA und MB bilden die Eingänge zu einem Komparator COMP über die Leitungen 49, 49,,... 49yu/ vom Zählkreis MAn und Über die Leitungen 50, 50,, ..., 50k vom Kreis NBm. Die gleichen Signale vom Ausgang der Zählkreise werden in die Decodierer DECOD A bzw. DECOD B Über die Leitungen 51 j, 5I₂, ... , 51k, eingegeben. Der Komparator COMP gibt ein Ausgangssignal ab, das Über die Leitung 90 auf einen Zyklus-Unterdrückerkreis CSC gegeben wird, auf den auch die Impulsfolgen f. durch die Leitung 61 und f~ durch die Leitung 62 können. Der UnterdrUckerkreis CSC empfängt auch die Signale, die die zweite Stufe des Zählkreises betätigen. Das sind die Signale von ANj Über die Leitung 47* und von BN, Über die Leitung 48*. In den Kreis CSC werden auch die Signale eingegeben, die der Endphase ("terminal count") des Zählwerkes N entsprechen (Leitung 200 von NAi und Leitung 201 von NBj), um den Vergleich in der letzten Phase eines jeden Durchlaufes N zu erhalten.

Der UnterdrUckerkreis CSC liefert Unterdrückersignale, die als Rückkopplung auf die Eingänge der Zähler A_n, B_n durch die Leitungen 70 bzw. 73 eingegeben werden. Außerdem geben die Decoder DECOD A und DECOD B Ausgangssignale "EINS + L^N Über die Leitungen 73, 74 ab, die unabhängig voneinander den

309824/0946

2260381

Set- oder Reset-Zustand aus einem der L Flip-Flops heraussuchen, die in jedem Netzwerk RCF enthalten sind, auf das die Impulse gegeben werden, die von den Gattern AND bzw. BND

ΰ
Über die Leitungen 77 oder 78 gesendet werden.

Die Ausgangssignale von RCF laufen Über die Leitung 80 zum Konverter-Generator CGCM der monotonen übertragungsfunktion, die eine Ausgangsspannung Vy ergibt, die die Form wie in der Fig. 1 hat. Es gibt eine Anzahl von Schaltkreisen, die sich wie beschrieben verhalten. Eine mögliche Ausführungsform ist in Fig. 3 dargestellt und wird im folgenden beschrieben.

Die beiden zu vergleichenden Signale f. und f_ß (s. auch Fig. 4) werden gemäß der Erfindung Über die Leitungen 1 und 2 als Impulsfolgen an den Eingang des Komparators gegeben. Über die Gatter A». und Bw werden sie mit Uberexstimmenden Signalen koinzidieren»

Das Ausgangssignal von A_n, Cl., wird Über die Leitung 13 auf die erste Stufe des Zählkreises NAi gegeben und Über die Leitung 5 mit dem Signal MA^ im Gatter PA*, gekoppelt, das im Eingang des Registers liegt, das aus L + 1 Flip-Flops besteht (F(Lq, FL-j, ... , FL_L). Dies entspricht dem Netzwerk RCF der Fig. 2. '

In gleicher Weise wird das Signal CLg, das von B*, kommt, Über

309S24/Q946

die Leitung 4 zur ersten Stufe des Zählkreises NBj gegeben und durch die Leitung 6 mit dem Signal NB^ des Gatters PEL· gekoppelt, das im Eingang des Flip-Flop-Register· FLq, FLp ... , FL liegt.

Das Ausgangssignal NA^ läuft Über die Leitung 7 zu dem NAND-Gatter ANw in das auch das Impulssignal f. durch die Leitungen 11 und 11* gelangt. In analoger Weise läuft das Ausgangssignal NB- durch die Leitung 3 nach BNt, auf das die Impulsfolge f_R durch die Leitungen 12 und 12* gelangt. Das Ausgangssignal NA₁/ läuft außerdem Über die Leitung 9nach PA_n und trifft dort mit CL. zusagen, während das Ausgangssignal NB_K über die Leitung 10 nach PB_n läuft und dort auf CL,

Die Ausgangssignale von ANi bzw. BNi laufen Über die Leitungen 15 bzw. 1ό zu den Zählkreisen MAn bzw. MBm und Über die Lei-* tungen 17 bzw. 13 zu den Steuerungsnetzwerken FFiA bzw. FFlB. Die Zählkreise MAn und MBn werden durch M Abschnitte a,, a«, ..., ou bzw. b,, bn, ... , b/. gebildet. Die Beziehung zwischen η und m entspricht der Beziehung zwischen i und j, d.h. η bzw. m = 0,1,2 ... L, wobei Ls2* - 1 ist; /*- ist die Anzahl der Flip-Flops, die in den oben genannten Zählwerken vorhanden ist. Die Steuerungsnetzwerke FFiA und FFiB gehören zum Block CSC der Fig. 2. Beide werden von einem Signal CFR"

309824/0946

durch die Leitungen 20 und 20^f beschickt, die mit dem Ausgang eines NAND AC verbunden sind, das die folgenden drei Eingangssignale erhält:

a) das erwähnte Signal NAjx (letzter Zustand des NAi-Zählwerkes) über die Leitung 9;

b) das erwähnte Signal NB^ (letzter Zustand des Zählwerkes NBj) über die Leitung 10;

c) das Ausgangssignal eines Komparators COMP, der den Zustand der Zählkreise MAn,MBn vergleicht.

An dieser Stelle soll herausgestellt werden, daß das Signal, das vom Komparator COMP kommt, ein Impuls ist, der während der Zeit eingeschaltet ist, in der die Zählkreise MAn, MBn auf der gleichen Zahl sind, so daß die beiden Decodierer den gleichen Abschnitt ansteuern.

Außer durch das Signal CFR wird das Netzwerk FFIA durch das Ausgangssignal AN₁ über die Leitung 17 beschickt. In ähnlicher Weise hält FFIB sowohl das Signal CFR als auch das BNi-Ausgangssignal über die Leitung 18. Das Ausgangssignal CFR. aus FFlA wird über die Leitung 21 zum NAND BB geschickt, das außerdem durch die Leitung 21' das Signal NBo empfängt, das den Zustand "NULL" des Zählwerkes NBj signalisiert. In ähnlicher

309824/0946

Weise wird das Ausgangssignal CTTL des Flip-Flop FFlB zum NAND AA Über die Leitung 22 geschickt. AA erhält durch die Leitung 22* das Signal NAo, das den Zustand "NULL" des Zählwerkes NAi signalisiert.

Das Ausgangssignal CAo von AA wird Über die Leitung 23 auf einen Eingang des Flip-Flops FF2A gegeben, das außerdem Über die Leitung 23* auf den Taktgebereingang die ursprungliche Impulsfolge f. erhält. Analog wird das Ausgangssignal CBo aus dem NAND BB Über die Leitung 24 auf einen Eingang des Flip-Flops FF2B gegeben, das außerdem Über die Leitung 24* und Über den Taktgebereingang die ursprungliche Impulsfolge f_ß erhält.

Die vier Flip-Flops FFIA, FF2A, FFIB, FF2B mit den drei NAND AA, BB und AC ergeben im vorliegenden Falle die vorzugsweise AusfUhrungsform des Zyklus-LtnterdrUckerkreises CSC der Fig. 2. Das Ausgangssignal von FF2A bzw. FF2B wird als Zyklus-UnterdrUckersignal CA bzw. CB durch die Leitung 33 bzw. 34 auf die Eingänge der NAND AN bzw. BN gegeben.

Wie aus der unteren Hälfte der Fig. 3 zu ersehen ist, werden die verschiedenen Ausgänge MAq, MA,, ... , MA, des Decodierers DECOD A gemäß der Konfiguration a,, a^, ... , a ^ ausgewählt, die vom Zählwerk MAn durch die Leitungen 60, 60,, ..., 60ju ankommen. Ahn Lieh werden die verschiedenen Ausgangssignale

309824/0946

MB_Q, MB-j, ... , MB. gemäß der Konfiguration b,, b2, ... , b^ des Zählwerke s MBm über die Leitungen 70, 70,, ... , 701^ gewählt.

Das Netzwerk der Abschnitte RCS, das den Kanälen A und B gemeinsam ist, besteht aus einer Serie von Flip-Flops FL , FL,, ... , FL^, deren "JA"--und "NEIN"-Ausgänge durch folgende Formel wiedergegeben werden:

^L0 " *-Ö '* h - ¹T ' 4_ " ^L

Der Reset-Impuls der jeweiligen Abschnitte wird geschaltet - zu jedem Zeitpunkt nur ein Abschnitt - durch den Decodierer DECOD A. Er wird über die Leitung 90 gegeben, die mit dem Ausgang des Gatters PA*. verbunden ist. Dieses erzeugt die., Koinzidenz-Funktion CL. .NA,,. In ähnlicher Weise wird der Set-Impuls auf die Abschnitte gegeben, die durch den Decodierer DECOD B ausgewählt sind. Dies geschieht über die Leitung 100, die mit dem Ausgang des Gatters PB,. verbunden ist, wo die Koinzidenz-Funktion CXT . NB„ gebildet wird.

Es sei angemerkt, daß der Vergleich zwischen den Zählwerken MAn und MBn vorteilhafterweise deshalb geschieht, um die gleichzeitige Aktivierung desselben Abschnittes durch die Decodierer DECOD A und DECOD B zu vermeiden. Dies wird erreicht, indem der Eingangsimpuls des Zählers unterdrückt wird, der bei höherer Geschwindigkeit in dem Augenblick arbeitet, wenn er den anderen überholt.

3 0 9 8 2 4/0946

Das Ausgangssignal eines jeden Flip-Flops geht auf die gemeinsame Leitung 110 durch den "open-Collector"-Zeichenurakehrer, die dann die Ausgangssignale Fq, F-,, ... , F, ergeben, die über die Widerstünde Rq, R,, ... , R. auf der Leitung 110 einen Strom modulieren, der proportional der Anzahl von "Nullen" ist, die im Register FLq, FLi , ... , FLq enthalten sind.

Der Unterdrückerstrom Über die Leitung 110 kommt vom Emitter des Transistors TR und erzeugt einen etwa gleichen Collector* strom, der demnach einen Spannungsabfall Über R hervorruft, der proportional der Anzahl von "Nullen" ist, die im Register RFL enthalten sind. Der Kondensator C hat die Aufgabe, die Collector-Spannung zu filtern, bevor sie in den Konverter-Generator CGCM der monoton nichtfallenden übertragung·funktion CL eingeht. ·

Vorzugsweise ist CGCM ein einfache*- Verstärker mit exakter Vorspannung und Sttttigungsspannung, so daß die V--Wellen entsprechend der Bedingung abgeschnitten werden, daß eines der Eingangssignale ständig schneller ist als das 4·· andere. Am Ausgang von CGCM wird die Ausgangsspannung V.. erhalten.

Fig. 4 zeigt die Signalformen, die in den verschiedenen Abschnitten des Netzwerkes der Fig. 3 beobachtet werden.

309824/0946

Auf der Zeile I ist eine Impulsfolge dargestellt, die das Signal f. wiedergibt, während auf der Zeile IV die Impulsfolge f_R dargestellt ist. Von der Folge f. werden die Impulse abgeleitet, die jedes Mal den Reset-Zustand des Abschnittes ergeben, der zu dieser Zeit durch den Decodierer DECOD A ausgewählt ist, während von der Impulsfolge f„ die Set-Impulse erhalten werden, die den Set-Zustand der Abschnitte erzeugen, die von DECOD B ausgewählt sind.

Auf der Zeile II sind die Zustände der Zählkreise NAi dargestellt und auf der Zeile III die Zustände der Kreise NBj. i und j können die folgenden Werte annehmen:

i = o,1, 2, ... K

η ι ο ν wobei Ks2 - 1 ist. j s U, ι, /L, ... K

\> gibt die Zahl der zählenden Zählabschnitte an, die den Zählkreis MAi, MAj im praktischen Falle bilden. Wenn nur zWei Abschnitte verwendet werden, ist K = 3, wobei Zählkreise NAi und NB) vier Zustände durchlaufen, nämlich 0 bis 3. Auf der Zeile III der Fig. 4 können die Zustände der Zählkreise NBq, NBp NB2/ NBg ersehen werden. Jedes Mal, wenn der Zustand NA erscheint, empfängt das Zählwerk MAn einen Schrittmacher-Iepuls (nicht dargestellt) und zählt weiter. Die Zahl der Zustände MAn sind 2/ (analog zu NAi).

309824/09^6

Auf den Zeilen II und III sind in zeitlicher Reihenfolge die Zustände dargestellt, die von den Zählwerken MAn bzw. MBn durchlaufen werden, deren letzter Teil mit dem Zeichen S klargestellt ist.

Der Komparator COMP vergleicht die Zustände der Zählkreise MAn und MBn. Wenn, wie in Fig. 4, zwischen den beiden Zählkreisen Koinzidenz zwischen den Phasen NA» und MB» besteht, so ist das Ausgangssignal des Gatters NAND AC Null. Auch das Signal CFR (Zeile V der Fig. 4) geht auf Null, was bedeutet, daß beide Zweistufenzähler den gleichen Inhalt haben. Bei dem in der Figur dargestellten Fall wird von FSiA nur das Signal CU? wiederholt, so daß der Übergang hergestellt wird, der auf Zeile VI dargestellt ist. Tatsächlich wird der Zeitgebereingang von FFiA durch d±s abfallenden Flanke· der Impulsfolg· f* (s. Zeile 1) hervorgerufen, der durch NAg gewählt ist. Hiernach erzeugt der erste Zustand NBo, der auf der Zeile III vorliegt, einen "Null"-Zuetand auf dem Signal CB», das auf der Zeile VIII dargestellt ist. Innerhalb der Dauer von NBo wird der Zustand CBq durch ein f_ß Zeitsignal nach FF2B als Signal CB Übertragen, das auf Null geht (dargestellt auf der Zeil« VIII), während das CBp-Signal auf "EINS" geht.

Das Signal CB "Null" wird auf den Eingang durch die Leitung 34 der Fig. 2 rückgekoppelt und unterdruckt einen Impuls auf CL_n, wie aus der Zeile IX der Fig. 4 ersehen werden kann. Die

309824/0946

Unterdrückung eines Impulses verhindert das Vorwärtsgehen des Zählkreises NB., dex den NB-j-Zustand auf der Zeile III* wiederholt, d.h. es erscheint der Zustand NBi·.

Hierdurch wird der Zählkreis MB, der durch f_ß angeregt ist, als der schnellere erkannt. Es wird verhindert, daß dieser Kreis den MA-Zählkreis Überholt, indem ein Impuls an seinem Eingang unterdrückt wird. Während der ganzen Zeit, während das Signal f„ schneller ist als f ;> werden einige fg-Impulse periodisch unterdrückt, so daß verhindert wird, daß MB MA Überholt. Die Vi*-Spannung, die auf der Zeile X der Fig. 4 dargestellt ist, zeigt das Verhalten der Spannung auf dem TR-Collektor ohne Kapazität C. Sobald die Frequenz der Leitung B in bezug auf A zunimmt, wächst zur gleichen Zeit die Zahl der Flip-Flops FL, die auf "EINS" gehen,und die Spannung Vi* oszilliert zwischen immer größer werdenden Niveaus hin und her, bis ein Zustand erreicht ist, der einer durchgehenden "EINS" entspricht.

In Fig. 4 ist dargestellt, wie V-* zwischen den Niveaus 3 und 4 oszilliert; das bedeutet, daß ein Zählkreis den anderen zu überholen versucht.

Wird ein derartiger Zustand durch das beschriebene Netzwerk gefunden, so wird ein Impuls auf der schnelleren Leitung unterdrückt. Hierdurch oszilliert V-* weiter zwischen den zwei

309824/0948

höheren Niveaus, bis der schnellere Eingang sich verlangsamt und wenigstens einen Zyklus gegenüber dem anderen zurückbleibt. In der Vorrichtung gem. Fig. 3 diehnt die Kapazität C zur Filterung von V* . V- verhält sich wie in Fig. 5 α dargestellt, woraus ersehen werden kann, daß dann, wenn f. nahe

an f_R ist, eine Sägezahn-Spannung im Extremalbereich außerhalb des Linearbereiches des Verstärkerkreises CGCM entsteht.

Die Frequenz der Sägezahn-Spannung hängt von der Differenz der beiden Frequenzen ab.

Begrenzung der Möglichkeiten

Die maximale Differenz zwischen den beiden Frequenzen f. und fp muß so groß sein, daß die Schwebung kleiner ist als ein Zyklus auf zwei Zyklen. Ist das nicht der Fall, dann besteht die Gefahr, daß der "überholzustand" nicht entdeckt wird, wenn ein Kanal einen ganzen Zyklus zwischen zwei Zustünden N_K zulegt.

Die Bedingung fUr ein einwandfreies Arbeiten ist: *) Die Erfindung wurde anhand eines Ausfuhrungsbeispieles beschrieben. Das bedeutet jedoch nicht, daß die Möglichkeiten der Erfindung auf das AusfUhrungsbeispiel beschränkt sind. Vielmehr sind fUr den Fachmann zahlreiche Abweichungen möglich, ohne daß der Rahmen der Erfindung verlassen wird. Auch

2?

309824/0946

ist durch das geschilderte Ausfuhrungsbeispiel der Anwendungsbereich der Erfindung nicht beschränkt.

309824/0946

Claims

Patentansprüche:

1. Schaltung zur Bestimmung der Frequenz und zur Messung der Phasendifferenz zweier verschiedener elektrischer Signale, dadurch gekennzeichnet, daß die Phasendifferenz in ein Ausgangssignal umgewandelt wird, das einer monoton nichtfallenden Übertragungsfunktion folgt und entspricht.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine linear veränderliche Spannung in Abhängigkeit von der Veränderung der Phasendifferenz erzeugt wird, wenn sich diese Differenz innerhalb eines Intervalles von festgelegten Maximum- und Minimumwerten ändert, jedoch ständig konstant bleibt, wenn die Differenz außerhalb des Intervalles liegt, auch wenn die Differenz der Signalfrequenzen sich weiterhin vergrößert (solange der in der Beschreibung definierte Rahmen nicht verlassen wird).

3. Komparator zur Bestimmung der Frequenz und Messung der Phasendifferenz zweier elektrischer Signale, gekennzeichnet durch folgende Komponenten!

•in Kanal je Signal (A und B), wobei jedes Signal mit «inen geeigneten Netzwerk (SQ) ausgestattet ist, um das Signal in Impulsfolgen (f. bzw. f_ß) umzuwandeln - •in Vergleichsn«tzw«rk (AN), Zählkreise (NA, MA) und einen

Decodierer (DECOO);

und folgend· fUr alle Kanal· gemeinsame Komponenten; •in Komparatorkreis (COMP), ein Register (RCF), ein Zyklus-

309824/0946

-if.

Unterdrückerkreis (CSC), ein Netawerk ( CGCM),, daß dos Ausgangssignal des Registers in eine monoton nichtfallende Funktion umwandelt,

4. Komparator nach Anspruch 3/ dadurch gekennzeichnet, UaB der Eingang des Vergleichsnetzv/erkes (HN) jedes Kanals die Impulsfolge entsprechend der zu vergleichenden Signale und das Ausgangssignal des Unterdrückerkreises empfängt, und ein Äusgangssignal an den Kanalzählkreis (NA) und an das Register (RCF) gibt.

5. Netzwerk nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß jeder Kanal-Zähikreis aus verschiedenen Stufen (NA, MA) besteht, die am Eingang die Ausgangssignale des Vergleichsnetzwerkes AN und die Impulsfolge der Signale aus den Vergleichskanälen empfängt, während die Ausgangssignale der verschiedenen Stufen an die entspreehendö Stufe des gemeinsamen Koraparator-Kreises (COMP) und an den Kemal-Decodierer (DECOD) gegeben werden.

6. Komparator nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß das Ausgangssignal dec gemeinsamen Komparator- Kreises (COMP) an den Zyklus-Unterdrückerkreis (CSC) gegeben wird.

7. Netzwerk nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß der UnterdrUckerkrei» (CSC) ausser des Ausgangssignal des geneinsanen Vergleichsweise» auch die Im pulsfolgen (f., fn) der zu vergleichenden Signale und die

09824/0946

Eingangssignale des Kanal-Zählwerks (NA) empfängt.

8. Komparator nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß jeder Abschnitt des Registers (RCF) sowohl eine Kombination aus Ausgangs- und Eingangssignalen der Zählkreise empfängt, αΐε auch die Ausgangssignale der entsprechenden Stufen des Kanal-Decodierers (DECOD A bzw. DECOD B).

9. Komparator nach den vorherigen Ansprüchen, dadurch gekennzeichnet, daß das Ausgangssignal des Registers (RCF) an den Konvertor-Generator (CGCM) mit monotoner Übertragungsfunktion gegeben wird.

3 0 9 8 2 W 0 9 4 6

Leerseite