DE2021943B2 - Elektrisches bauelement - Google Patents
Elektrisches bauelementInfo
- Publication number
- DE2021943B2 DE2021943B2 DE19702021943 DE2021943A DE2021943B2 DE 2021943 B2 DE2021943 B2 DE 2021943B2 DE 19702021943 DE19702021943 DE 19702021943 DE 2021943 A DE2021943 A DE 2021943A DE 2021943 B2 DE2021943 B2 DE 2021943B2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- base
- pair
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/008—Terminals
- H01G9/012—Terminals specially adapted for solid capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Logic Circuits (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
Die Erfindung bezieht sich auf eine Vorrichtung zum Dekodieren eines Vierpegelsignals und kann in
Empfangsvorrichtungen Anwendung finden, wie sie in Übertragungssystemen verwendet werden, bei denen
die Sendevorrichtung, um die Informationsgeschwindigkeit irr. vorgeschriebenen Frequenzband um einen
Faktor 2 oder 3 zu steigern, zur Übertragung von durch Umwandlung zweiwertiger Impulsreihen erhaltenen
mehrwertigen Impulsreihen, innerhalb deren die Impulse z. B. vier oder ach: Amplitudenpegel annehmen,
eingerichtet ist.
Da durch die Umwandlung in mehrwertige Impulsreihen die Impulstrennbarkeit herabgesetzt und die
Störanfälligkeit vergrößert wird, soll der in der Empfangsvorrichtung verwendeten Dekodiervorrichtung
besondere Aufmerksamkeit gewidmet werden-, diese Dekodiervorrichtung soll die' vier Amplitudenpegel
mit großer Genauigkeit unterscheiden können, damit die ursprüngliche zweiwertige Impulsreihe
wiedergewonnen werden kann.
Die Erfindung hat den Zweck, eine Dekodiervorrichtung der eingang« erwähnten Art zu schaffen, die mit
großer Genauigkeit wirkt und die außerdem derart einfach aufgebaut ist, daß sie in einem Halbleiterkörper
integriert werden kann.
Nach der Erfindung ist eine solche Vorrichtung zum Dekodieren eines Vierpegelsignals aus zwei Digitalkreisen
aufgebaut, die mit je einer Stromquelle und mit einem zugehörigen Schaltglied versehen sind, mittels
welcher Schaltglieder die betreffende Stromquelle mit einer zu dem betreffenden Digitalkreis gehörigen
Ausgangsimpedanz verbunden wird, während ein gemeinsamer Eingangskreis, über den das zu dekodierende
Vierpegelsignal den beiden Digitalkreisen zugeführt wird, und ein Verbindungskreis, der die beiden
Digitalkreise miteinander verbindet, vorgesehen sind, wobei das zu einem Digitalkreis gehörige Schaltglied
auf einen vorher bestimmten Amplitudenwert des Eingangssignals anspricht, während das zu dem anderen
Digitalkreis gehörige Schaltglied, je nach der Lage des Schaltgliedes des ersten Digitalkreises, auf einen
bestimmten ersten oder zweiten Amplitudenwert des Eingangssignals anspricht.
Die Erfindung und ihre Vorteile werden nachstehend an Hand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 das Prinzipschaltbild einer Dekodiervorrichtung nach der Erfindung,
F i g. 2 eine Anzahl von Diagrammen zur Erläuterung der Wirkungsweise der Vorrichtung nach der Erfindung
und
Fig.3 eine praktische Ausführungsform einer solchen Vorrichtung.
Ein zweiwertiges Datensignal besteht aus aufeinanderfolgenden Bit-Perioden, innerhalb deren das Signal
in Abhängigkeit von dem Pegel den Wert »1« oder »0« annehmen kann. Wenn aufeinanderfolgende Gruppen
von zwei Bit-Perioden betrachtet werden, sind dabei die nachstehenden Kombinationen möglich: 0,0; 0,1. 1,0 und
1,1. Wenn nun ein zweiwertiges Datensignal als ein vierwertiges Signal übertragen wird, bedeutet dies, daß
jeder der vier Pegel des vierwertigen Signals für eine bestimmte der vier möglichen Konbinationen kennzeichnend
ist. Zur Verdeutlichung ist in Fig.2b ein vierwertiges Signal in idealisierter Form dargestellt.
Dieses vierwertige Signal entspricht dem auf der Empfangsseite mit Hilfe einer Dekodiervorrichtung
wiederzugewinnenden ursprünglichen zweiwertigen Datensignal nach F i g. 2a.
Nach der Erfindung enthält eine für diesen Zweck besonders geeignete und vorteilhafte Dekodiervorrichtung
nach F i g. 1 zwei Digitalkreise 1,2, die mit je einer Stromquelle 3 bzw. 4 und mit einem zugehörigen
Schaltglied 5 bzw. 6 versehen sind, mittels welcher Schaltglieder die betreffende Stromquelle mit einer zu
dem betreffenden Digitalkreis gehörigen Ausgangsimpedanz 7 bzw. 8 verbunden werden kann, während ein
gemeinsamer Eingangskreis 9 vorgesehen ist, über den
das zu dekodierende Vierpegelsignal den beiden Digitalkreisen I, 2 zugeführt wird, welche beiden
Digitalkreise mittels eines Verbindungskreises 10 miteinander verbunden werden, wobei das zu einem
Digitalkreis 1 gehörige Schaltglied 5 auf einen vorher bestimmten ersten Amplituden wert des Eingangssignals
anspricht, während das zu dem anderen Digi'.alkreis 2 gehörige Schaltglied 6, je nach der Lage des
Schaltgliedes 5 des ersten Digitalkreises J, auf einen bestimmten zweiten oder dritten Amplitudenwert des
Eingangssignal anspricht. Wie in der Figur dargestellt
iüt, werden die Schaltglieder 5 und 6 dabei je durch ein Transistorenpaar Ti, T2 bzw. T3, T4 gebildet.
Die Trsnsistoren Ti und T4 sind über die als
Kollektorwiderstände wirkenden Ausgangsimpedanzen ι s 7 bzw. 8 mit Erde verbunden, während die Transistoren
Ti und T3 über die Kollektorwiderstände 11 bzw. 12
gleichfalls mit Erde verbunden sind. Die Stromquellen 3, 4 sind je in einem der gemeinsamen Emitterkreise der
Transistorenpaare Ti, T2 bzw. T3, T4 angeordnet.
Die Basis des Transistors T2 liegt an einem festen
Etezugspegel, der in Fig. 1 und in Fig.2b mit VWn
angedeutet ist. Die Basis des Transistors T3 ist über den
erwähnten Verbindungskreis 10 an den Kollektor des Transistors T2 angeschlossen, wobei die Spannung über
dem Koliektorwiderstand 11 als Bezugspegel an der Etasis des Transistors T3 auftritt. Der letztere Bezugspegel
nimmt dabei einen der beiden möglichen in F i g. 1 und Fig.2b mit VWi bzw. VWw angedeuteten Werte
an, je nachdem, ob der Transistor T2 stromführend oder nichtstromführend ist. Über den gemeinsamen Eingangskreis
9 wird das vierwertige Eingangssignal (Fig.2b) den basen der Transistoren Ti und T4
zugeführt. Die Wirkungsweise der Dekodiervorrichtung ist dabei wie folgt:
Wenn der Pegel des Eingangssignals den in Fig.2b
mit »3« bezeichneten augenblicklichen negativen Wert aufweist, sind die Transistoren Ti und T4 gesperrt und
fließt ein Strom lediglich über die Transistoren T2 und
T3, weil einerseits der Pegel an der Basis von Ti
negativer als der der Basis von T2 zugeführte Bezugspegel VWn und andererseits der Pegel an der
Basis von T4 negativer als der der Basis von T3
2:ugeführte Bezugspegel VWi ist, wie durch die negative
Spannung bestimmt wird, die über dem Kollektorwiderstand 11 auftritt, wenn T2stromführend ist.
Die an den Ausgängen c und d auftretenden Spannungen sind in diesem Falle praktisch gleich Null.
Wenn der Pegel des Eingangssignals den in Fig. 2b mit »2« bezeichneten augenblicklichen negativen Wert
aufweist, d. h„ wenn der Pegel des Eingangssignals zwischen den Bezugspegeln Vr1-M und VWn liegt, sind
die Transistoren Tt und T3 gesperrt und fließt ein Strom
lediglich über die Transistoren T2 und T4, weil einerseits
der Pegel an der Basis von Ti negativer als der der Basis
von T2 zugeführte Bezugspegel VWn und andererseits
der Pegel an der Basis von T4 weniger negativ als der an
der Basis von T3 auftretende Bezugspegel VWi ist, was
der Spannung entspricht, die über dem Kollektorwiderstand 11 auftritt, wenn T2 stromführend ist. Die
<>o Spannung am Ausgang c bleibt in diesem Fall gleich
Null, während die Spannung am Ausgang d einen negativen Wert annimmt. Wenn der Pegel des
Eingangssignals den in Fig. 2b mit »1« angedeuteten augenblicklichen Wert annimmt, bedeutet dies, daß der ^?
Pegel des Eingangssignals weniger negativ als der Bezugspegel VWn ist; Ti wird dann stromführend,
während T2 gesperrt wird. Die Sperrung von T2 hat zur
Folge, daß der der Basis von T1 zugeführte Bezugspegel sich von VWi zu VWiii ändert, weil die Spannung 3m
Kollektorwiderstand 11 erheblich weniger negativ wird.
Da das der Basis von T4 zugeführte Eingangssignal negativer als der an der Basis von Tj auftretende
Bezugspegel VW111 ist. wird Tj stromführend und wird
T4 gesperrt.
Die Spannung am Ausgang c ist in diesem Faiie negativ, während die Spannung am Ausgang d gleich
Null ist.
Wenn der Pegel des Eingangssignals den in Fig. 2b
mit »0« angedeuteten Wert annimmt, bedeutet dies, daß der Pegel des Eingangssignals weniger negativ als die
beiden Bezugspegel VWn und VWiii ist; dann ergibt
sich die Situation, in der Γι und T4 stromführend und T2
und Tj gesperrt sind. Die Spannungen an den Ausgängen cund c/sind in diesem Falle negativ.
Wenn nun für eine negative Ausgangsspannung eine »0« und für eine Ausgangsspannung mit einem Wert
gleich Null eine »1« geschrieben wird, können die für die unterschiedlichen Pegel des Eingangssignals an den
Ausgängen c und d auftretenden Spannungen in der nachstehenden Tabelle zusammengefaßt werden:
0
0
0
1
1
1
Aus dieser Tabelle geht deutlich hervor, daß die Ausgangsspannungen an c und d den vier möglichen
Kombinationen entsprechen, wie sie in je zwei Bit-Perioden des ursprünglichen zweiwertigen Signals
vorkommen können.
Dadurch, daß einer der Digitalkreise in der oben beschriebenen Vorrichtung mit zwei verschiedenen
Bezugspegeln arbeitet, sind zwei statt drei Digitalkreise genügend, was besonders vorteilhaft ist, insbesondere
we.in die Vorrichtung in einem Halbleiterkörper integriert wird.
In der in Fig. 3 gezeigten praktischen Ausführungsform sind die denen der F i g. 1 entsprechenden Teile mit
den gleichen Bezugsziffern bezeichnet. Die letztere Ausführungsform unterscheidet sich von dem Prinzipschaltbild
nach F i g. 1 nur darin, daß die Ausgangsimpedanz 7 einen Teil eines zwischen den Speiseklemmen
liegenden Spannungsteilerkreises mit Widerständen 13 und 14 bildet, wobei der Verbindungspunkt dieser
Widerstände an die Basis von T2 angeschlossen ist, während weiter in dem Verbindungskreis 10, der den
Kollektor von T2 mit der Basis von T3 verbindet, ein
Widerstand 15 angeordnet ist, der zugleich einen Teil des den Transistoren T4 und T2 gemeinsamen Kollektorkreises
bildet.
Dadurch, daß auf diese Weise der Kollektor von Ti über den erwähnten Widerstand 13 mit der Basis von T2
und der Kollektor von T4 über den erwähnten Widerstand 15 mit der Basis von T3 verbunden ist, haben
die Schaltglieder 5 und 6 die Eigenschaft einer »Schmitt«-Kippschaltung und werden die Empfindlichkeit
und die genaue Wirkung gesichert, weil das Umschalten dabei sehr schnell erfolgt und der
Bezugspegel für den Dig'talkreis 2 praktisch sofort vorhanden ist.
In bezug auf F i g. 3 sei weiter noch bemerkt, daß die
Ausgangsimpedanz 8 statt in den Kollektorkreis von T4
in den Kollektorkreis von 7j aufgenommen ist. Dies ist
jedoch kein wesentlicher Unterschied, weil es nur bedeutet, daß das am Ausgang d auftretende Signal
invertiert ist. >
Zur weiteren Illustrierung der günstigen Eigenschaften
der erfindungsgemäßen Dekodiervorrichtung sind in der Figur außerdem die Mittel gezeigt, mit deren
Hilfe aus den an den Ausgängen c und d auftretenden Signalen das ursprüngliche zweiwertige Datensignal ι ο
regeneriert werden kann.
Die an den Ausgängen cund d auftretenden Signale
werden zu diesem Zweck dem Eingang D eines ersten bzw. eines zweiten Schieberegisterelements 16 bzw. 17
mit Eingängen Dund Tund je einem Ausgang (?und Q is
zugeführt. Diese Schieberegisterelemente werden von den in F i g. 2c dargestellten Taktimpulsen gesteuert, die
mit Hilfe eines auf übliche Weise synchronisierten Taktimpulsgenerators 18 erzeugt werden. Diese Taktimpulse
werden einerseits als Einschreibimpulse den Schieberegisterelementen 16, 17 und andererseits dem
Gatterimpulsgenerator 19 zugeführt, welcher Generator die in Fig. 2f und 2g dargestellten Gatterimpulsreihen
liefert.
In jedes der Schieberegisterelemente wird nun jeweils zu den Einschreibzeitpunkten eine »1« oder eine
»0« eingeschrieben, je nachdem, ob das dem Ausgang D zugeführtc Signal gleich Null oder negativ ist. Zur
Verdeutlichung sind die dabei am Ausgang ζ) des Schieberegisterclements 16 und am Ausgang Q des
Schieberegisterelements 17 auftretenden Signale in Fig. 2c und 2d dargestellt. Diese Signale werden dann
zwei »Und«-Gattern 20, 21 zugeführt, die von den in F i g. 2f bzw. 2g dargestellten Gatterimpulsen abwechselnd
geöffnet werden, wobei am Ausgang des an die beiden Gatter 20 und 21 angeschlossenen »Oder«-Gatters
22 das in Fig.2h dargestellte Signal auftritt, das dem ursprünglichen zweiwertigen Signal nach Fig. 2a
entspricht.
Da im allgemeinen gilt, daß die für die Regeneration benötigte Anzahl von Schieberegisterelementen und
Gattern direkt mit der Anzahl von der Dekodiervorrichtung gelieferter Ausgangssignale zusammenhängt,
weist die Dekodiervorrichtung nach der Erfindung neben der bereits erwähnten besonders einfachen
Bauart und der großen Genauigkeit außerdem noch den Vorteil auf, daß die für die Regeneration des
ursprünglichen Signals benötigten Mittel, wie dargestellt ist, besonders einfach sein können, weil diese
Dekodiervorrichtung, im Gegensatz zu den bekannten Dekodiervorrichtungen, nur zwei Ausgangssignale
liefert.
Hierzu 1 Blatt Zciclinuimcn
Claims (5)
1. Vorrichtung zum Dekodieren eines Vierpegelsignals, dadurch gekennzeichnet, daß sie s
zwei Digitalkreise enthält, die mit je einer Stromquelle und einem zugehörigen Schaltglied
versehen sind, mittels welcher Schaltglieder die betreffende Stromquelle mit einer zu dem betreffenden
Digitalkreis gehörigen Ausgangsimpedanz ver- |0
bundcn wird, während ein gemeinsamer Eingangskreis, über den das zu dekodierende Vierpegelsignal
den beiden Digitalkreisen zugeführt wird, und ein Verbindungskreis, der die beiden Digitalkreise
miteinander verbindet, vorgesehen sind, wobei das zu einem Digitalkreis gehörige Schaitglied auf einen
vorher bestimmten Amplitudenwert des Eingangssignals anspricht, während das zu dem anderen
Digitalkreis gehörige Schaltglied, je nach der Lage des Schaltgliedes des ersten Digualkreises, auf einen
bestimmten ersten oder zweiten Amplitudenwert des Eingangssignals anspricht.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zu jedem der Digitalkreise
gehörige Schaltglied durch ein in gemeinsamer Emitterkonfiguration geschaltetes Transistorenpaar
gebildet wird, wobei die zu dem betreffenden Digitalkreis gehörige Ausgangsimpedanz mit dem
Kollektor eines der Transistoren in Reihe geschaltet ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erwähnte gemeinsame
Eingangskreis sowohl an die Basis eines Transistors des ersten Paares als auch an die Basis eines
Transistors des zweiten Paares angeschlossen ist, während die Basis des anderen Transistors des
erwähnten ersten Paares an einem festen Bezugspegel liegt und die Basis des anderen Transistors des
erwähnten zweites Paares an einem Elezugspegel liegt, der sich mit dem stromführenden oder
gesperrten Zustand der Transistoren des erwähnten ersten Paares ändert.
4. Vorrichtung nach Ansprüchen 1 urd 2 oder 3, dadurch gekennzeichnet, daß der erwähnte Verbindungskreis,
um den erwähnten veränderlichen Bezugspegel zu erhalten, den Kollektor des Transistors,
dessen Basis an einem festen Bezugspegel liegt, mit der Basis des erwähnten anderen
Transistors des erwähnten zweiten Paares verbindet.
5. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jedes
Transistorenpaar mit einem Kreis versehen ist, der den Kollektor eines Transistors mit der Basis des
anderen Transistors verbindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82258469A | 1969-05-07 | 1969-05-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2021943A1 DE2021943A1 (de) | 1970-11-12 |
DE2021943B2 true DE2021943B2 (de) | 1977-09-08 |
Family
ID=25236429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702021943 Ceased DE2021943B2 (de) | 1969-05-07 | 1970-05-05 | Elektrisches bauelement |
Country Status (6)
Country | Link |
---|---|
US (1) | US3588628A (de) |
DE (1) | DE2021943B2 (de) |
FR (1) | FR2047379A5 (de) |
GB (1) | GB1309411A (de) |
HK (1) | HK26677A (de) |
MY (1) | MY7500268A (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3864728A (en) * | 1970-11-20 | 1975-02-04 | Siemens Ag | Semiconductor components having bimetallic lead connected thereto |
JPS4888941U (de) * | 1972-01-31 | 1973-10-26 | ||
US3789274A (en) * | 1972-07-24 | 1974-01-29 | Sprague Electric Co | Solid electrolytic capacitors having hard solder cathode coating |
US3997821A (en) * | 1974-01-02 | 1976-12-14 | Telefonaktiebolaget L M Ericsson | Solid electrolytic capacitor with planar cathode lead |
JPS5136047U (de) * | 1974-09-11 | 1976-03-17 | ||
JPS5821171Y2 (ja) * | 1975-10-03 | 1983-05-04 | 日本電気株式会社 | チツプコタイデンカイコンデンサ |
US4068291A (en) * | 1976-04-12 | 1978-01-10 | Sprague Electric Company | Solid electrolyte capacitor with improved cathode lead |
US4288842A (en) * | 1979-06-11 | 1981-09-08 | Emhart Industries, Inc. | Solid chip capacitor and method of manufacture |
US4409642A (en) * | 1980-11-24 | 1983-10-11 | Sprague Electric Company | Offset lead configuration for solid electrolyte capacitor |
GB2141583A (en) * | 1983-06-17 | 1984-12-19 | Standard Telephones Cables Ltd | Leadless capacitors |
US4675790A (en) * | 1986-01-21 | 1987-06-23 | Union Carbide Corporation | Three terminal electrolytic capacitor for surface mounting |
FR2646279B1 (fr) * | 1989-04-21 | 1994-03-04 | Europ Composants Electron | Bande de connexion pour anodes de condensateurs electrolytiques et procede de fabrication de condensateurs electrolytiques utilisant une telle bande |
US5250847A (en) * | 1991-06-27 | 1993-10-05 | Motorola, Inc. | Stress isolating signal path for integrated circuits |
JP3536722B2 (ja) | 1998-06-18 | 2004-06-14 | 松下電器産業株式会社 | チップ形固体電解コンデンサおよびその製造方法 |
US6328574B1 (en) * | 2001-07-27 | 2001-12-11 | Hon Hai Precision Ind. Co., Ltd. | High current capacity socket with side contacts |
US6870727B2 (en) * | 2002-10-07 | 2005-03-22 | Avx Corporation | Electrolytic capacitor with improved volumetric efficiency |
JP4166112B2 (ja) * | 2003-04-09 | 2008-10-15 | 三洋電機株式会社 | 固体電解コンデンサ及び固体電解コンデンサの取り付け方法 |
US8199462B2 (en) * | 2008-09-08 | 2012-06-12 | Avx Corporation | Solid electrolytic capacitor for embedding into a circuit board |
US8075640B2 (en) | 2009-01-22 | 2011-12-13 | Avx Corporation | Diced electrolytic capacitor assembly and method of production yielding improved volumetric efficiency |
US8441777B2 (en) * | 2009-05-29 | 2013-05-14 | Avx Corporation | Solid electrolytic capacitor with facedown terminations |
US8279583B2 (en) * | 2009-05-29 | 2012-10-02 | Avx Corporation | Anode for an electrolytic capacitor that contains individual components connected by a refractory metal paste |
US8139344B2 (en) * | 2009-09-10 | 2012-03-20 | Avx Corporation | Electrolytic capacitor assembly and method with recessed leadframe channel |
JP6232587B2 (ja) * | 2012-09-10 | 2017-11-22 | パナソニックIpマネジメント株式会社 | 固体電解コンデンサ |
US9941056B2 (en) | 2013-01-25 | 2018-04-10 | Kemet Electronics Corporation | Solid electrolytic capacitor and method |
US9545008B1 (en) | 2016-03-24 | 2017-01-10 | Avx Corporation | Solid electrolytic capacitor for embedding into a circuit board |
-
1969
- 1969-05-07 US US822584A patent/US3588628A/en not_active Expired - Lifetime
-
1970
- 1970-05-05 DE DE19702021943 patent/DE2021943B2/de not_active Ceased
- 1970-05-06 FR FR7016543A patent/FR2047379A5/fr not_active Expired
- 1970-05-07 GB GB2205870A patent/GB1309411A/en not_active Expired
-
1975
- 1975-12-30 MY MY268/75A patent/MY7500268A/xx unknown
-
1977
- 1977-06-02 HK HK266/77A patent/HK26677A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
US3588628A (en) | 1971-06-28 |
MY7500268A (en) | 1975-12-31 |
FR2047379A5 (de) | 1971-03-12 |
DE2021943A1 (de) | 1970-11-12 |
GB1309411A (en) | 1973-03-14 |
HK26677A (en) | 1977-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021943B2 (de) | Elektrisches bauelement | |
DE2203456C3 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ | |
DE2114733C3 (de) | Vorrichtung zum Dekodieren eines Vierpegelsignals | |
DE2012819C3 (de) | Anordnung zum Umsetzen digitaler Daten von Parallel- in Seriendarstellung | |
DE1056396B (de) | Ferritmatrixspeicher | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1265786B (de) | Sicherheits-UND-Gatter, welches im Falle einer Stoerung der Gatterschaltung ein im Sinne der groessten Sicherheit wirkendes vorgegebenes Ausgangssignal liefert | |
DE1462585A1 (de) | Diskriminieranordnung | |
DE1963677B2 (de) | Dekodierer | |
DE1039768B (de) | Logisches magnetisches Element | |
DE3020387A1 (de) | Optisch-elektronischer uebertrager | |
DE2555260B2 (de) | Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse | |
DE1474495B2 (de) | Anordnung zur Umformung der Ausgangssignale doppelter Polarität eines Lese-Magnetkopfes | |
DE1806905A1 (de) | Impulsformerschaltung | |
DE1268676B (de) | Magnetkernspeicher | |
DE1449427B2 (de) | Schaltungsanordnung zur auswertung von phasenmoduliert aufgezeichneten daten | |
DE2253328C2 (de) | Einrichtung zur Erkennung von Daten | |
DE1170175B (de) | Verfahren und Einrichtung zur Erkennung von Wellenzuegen | |
DE1499743C (de) | Leseschaltung für magnetisch in Richtungs-Taktschrift gespeicherte binär verschlüsselte Daten zur Umwandlung in eine Einfach-JmpuJsschrift | |
DE1449345C (de) | Einrichtung zur Aufzeichnung von Impulsen auf magnetische Träger | |
DE2141714C3 (de) | Einrichtung zur Erkennung von Daten | |
DE1549035C (de) | Digitaler Leseverstärker | |
DE1141673B (de) | Dekodierer mit einer mit Magnetkernen aufgebauten Matrixschaltung, bei der die Kernewenigstens eine Eingangs-windung und eine Anzahl von Ausgangswindungen aufweisen, zur UEbertragung einer Binaerzahl von N Bits | |
DE1449426C (de) | Leseschaltung fur eine magnetische Speichereinrichtung | |
DE2309532C3 (de) | Digital/Analog-Wandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BI | Miscellaneous see part 2 | ||
8235 | Patent refused |