DE2251639A1 - Verfahren und vorrichtung zum ableiten eines zeitsignals von einem empfangenen datensignal - Google Patents

Description

ßaae C

2251633

D.IPL.-1NG. KLAUS E¹EFN-DIPt,. PHYS. ROBERT MÜNZHUBER

PATENTANWÄLTE β MÖNCHEN 22 WID ENM AYEHSTBASSE Ip ^_n «, , , - _,_

T_EL.«.e,i,_aaaB3o._aee,« ²⁰* Oktober 19V

A 25272 Mü/Fr

Firma MARTIN MARIETTA CORPORATION, l800 K Street* N. W., ' Washington, P.C. 20006 / USA

Verfahren und, ,Vorrichtung zum Ableiten eines Zeitsignal^; von einem empfangenen Datensignal

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Datenübermittlung und «steuerung und befaßt sich insbe~ sondere mit einem Verfahren und einer Vorrichtung für Ableitung von Zeitsignalen aus einem digitalen Datenstrom, >jo~ bei das Zeitsignal dazu verwendet werden kann, den empfangenen Patenstrom zu entschlüsseln, Das Verfahren und die Vorrichtung nach der Erfindung sind sowohl fUr die Datenübermittlung als auch für die DatenKontrolle anwendbar, wobei ein besonderes Anwendungsgebiet die Teilnehmer-Rufsysteme sind, anhand derer die Erfindung auch nachstehend beschrieben und erläutert wird»

309820/0632

B.nkhau» Μ.«*, Flnck * Ce.. MüPCh.n. Nr- 3946* 1 B#Pkh»W* H- AufhäMS.r. München. Mr. 3ei3PQ Pp#*<*«zW..Munch,,·. aq904

Bekannte Teilnehmer-Rufsysterne arbeiten im allgemeinen mit der selektiven Übertragung von Teilnehmer-Kennsignalen Über elektromagnetische Wellen, die bei Sichtlinien-Frequenzen von einer Vielzahl von Übertragern ausgesendet werden, welche über das Rufgebiet verteilt sind. Jeder der Teilnehmer ist Üblicherweise mit einem tragbaren Empfänger versehen, der bei Empfang und Entschlüsselung des ihm zugeordneten Teilnehmer-Kennsignals ein hörbares Signal abgibt·

In einer gleichzeitig eingereichten Patentanmeldung P ......... des Anmelders wird ein insbesondere für Rufsysteme geeigneter Datenempfänger beschrieben. Bei diesem Datenempfänger wird das empfangene Datensignal auf der Grund· lage der Stellwerte der binären Signalpegel-Bits in einer .;.-Datenfolge bzw. einem Impulsstrom ausgewertet* Zur Durchführung dieser Auswertung wird ein Zeltsignal erzeugt und dazu verwendet, als Zeitgabesignal den Pegel jedes Daten-Bits an· bestimmten Stellen im Datenstrom festzustellen· Sowohl die Frequenz als die Phase des Zeitsignals müssen der Frequenz und der Phase des ankommenden Daten- bzw. Bit-Stroms zum Zweck einer richtigen Entschlüsselung eng angepaßt sein. Die Frequenz- und Phasentoleranzen für eine optimale Auewertung des Datenstroms müssen derart gering sein, daß es notwendig 1st, einen äußerst genauen Oszillator zur Erzeugung

- 3 309820/0632

des Zeitsignals -zu verwenden, insbesondere wenn das Datensignal eine hohe Bit-Wiederholungsfolge aufweist. Die Verwendung beispielsweise eines kristallgesteuerten oder eines spannungsgesteuerten Oszillators mit der erforderlichen hohen Genauigkeit erbringt jedoch zahlreiche Schwierigkeiten. So erfordert die Verwendung eines kristallgesteuerten Oszillators zur. Erzielung der gewünschten Phasen- und Frequenzbeziehung zwischen dem ankommenden Datensignal und einem örtlich erzeugten Zeitsignal eine große Anzahl aufwendiger Zeitkreise, welche im Betrieb einen hohen Stromverbrauch haben. Außerdem . ist die zum Synchronisieren eines kristallgesteuerten Oszillators mit dem ankommenden Datensignal erforderliche Zeitspanne nach dem AnschaL ten des Oszillators vergleichsweise groß bzw.. zu groß« Zusätzlich zu der Zeit, die erforderlich ist, um den Oszillator nach dem Einschalten zu stabilisieren ist ein beträchtlicher Teil des ankommenden Datenstroms dazu nötig, die Synchronisation durchzuführen, womit die Daten-Ubertragungsmenge verkleinert wird. ^: .

Diese Probleme werden insbesondere dann auftreten, wenn ein kristallgesteuerter Oszillator in einem System verwendet werden soll, das nur einen geringen Energieverbrauch aufweisen darf und das eine schnelle Synchronisation erfordert, also beispielsweise in dem in der erwähnten Parallelanmeldung beschrie-

309820/0632

benen Rufsystem. So wird der Empfänger nach dieser Anmeldung beispielsweise während seines normalen Betriebs intermittierend ein- und abgeschaltet. Dabei muß dieser Empfänger extrem klein sein, darf nur ein geringes Gewicht aufweisen und soll durch die in ihm untergebrachte Batterie lange Zeit betriebsbereit gehalten werden können.

übliche Schaltkreise mit kristallgesteuerten Oszillatoren, welche die gewünschte Bit-Synchronisation durchführen könnten, sirti im allgemeinen Breitband-Einrichtungen, welche Insbesondere für eine schnelle Synchronisation ausgelegt sind. Diese schnelle Erreichung der Synchronisation steht Jedoch in einem Gegensatz zur Forderung nach hoher Genauigkeit und Stabilität nach Erreichung der Synchronisation. Deshalb sind diese handelsüblichen Einrichtungen bezüglich fehlerhafter Synchronißierungen mit Hinblick Geräuschsignale sehr anfällig, ebenfalls bezüglich eines Verlustes der Synchronisation infolge des Fehlens von einzelnen Bits oder von Rausch-Bits im ankommenden Datenstrom. Viele der erhältlichen Vorrichtungen sind somit für ein System unbrauchbar, bei welchem Fehler im ankommenden Datensignal bei der Auswertung der durch das Signal repräsentierten Daten toleriert werden müssen.

309820/0632

·■ ■ - 5 -

Außerdem sind kristallgesteuerte Oszillatoren für hohe Genauigkeit bezüglich Frequenz und Phasenbeziehung sehr teuer , Aufgrund der erwähnten und anderer Schwierigkeiten kann es deshalb vorteilhaft sein, einen spannungsgesteuerten Oszillator (VCO) zur Erzeugung eines örtlichen Zeitsignals heranzuziehen_; und nachfolgend wird des-halb die Verwendung eines derartigen Geräts beschrieben.

Ein anderes Problem bei der Erzeugung von Zeitsignalen, die in Phase und in Frequenz auf das ankommende Datensignal bezogen sein sollen, besteht, bei der Erfordernis eines schnellen Betriebs darin, daß das Zeitsignal bezüglich des ankommenden Signales um genau l80 phasenverschoben sein kann. Wenn dies der Fall ist, dann ist die Auswertung des ankommenden Datensignals völlig falsch, da dann das augewertete Datensignal das Komplement des tatsächlich auszuwertenden Signals ist.

Das empfangene Signal kann selbstverständlich dazu dienen, entweder das Datensignal oder dessen Komplement auszuwerten, in welchem Fall die Auswertung zwangsläufig noch komplizierter wird. Der Betrag an Daten, die mit einen vorgegebenen Anzahl von Daten-Bits übertragen werden kann, wird dabei beträchtlich vermindert.

BAD ORIGINAL

309820/0632

1 ^r

Aufgabe der Erfindung ist deshalb die Schaffung eines Verfahrens und einer Vorrichtung zum Erzeugen eines synchronisierten Zeitsignals, wobei die beschriebenen Nachteile der bekannten Zeitsignalgeneratoren vermieden sind.

Weiterhin sollen mit der Erfindung ein Verfahren und eine Vorrichtung geschaffen werden zum Synchronisieren eines Zeitsignals mit einem ankommenden Datensignal.

Ferner schafft die Erfindung ein Verfahren und eine Vorrichtung zur schnellen Synchronisierung eines Zeitsignals mit einem ankommenden Datensignal, wobei die einmal erreichte Synchronisation mit hoher Stabilität beibehalten bleibt.

Ein weiteres Ziel der Erfindung ist die Schaffung eines neuen Verfahrens und einer neuen Vorrichtung zum Synchronisieren eines Zeitsignals mit einem ankommenden Datensignal, wobei auch eine Phasenverschiebung um l80 vermieden ist.

Ferner soll mit der Erfindung ein Verfahren und eine Vorrichtung geschaffen werden zum Synchronisieren eines Zeitsignals mit einem ankommenden Datensignal, wobei eine vorbestimmte Zahl von Bit-Fehlern im ankommenden Datensignal ohne Verlust der . Synchronisation toleriert werden kann.

BAD ORIGINAL

309820/0632

2251839

Die Erfindung hat außerdem ein neues Verefahren und eine neue Vorrichtung zum Erzeugen eines örtlichen Zeltsignals in Abhängigkeit vom ankommenden digitalen Datenstrom zum Ziel, wobei das Zeitsignal schnell in Phase und Frequenz mit der · Phase und der Frequenz der Bits im Datenstrom synchronisiert wird, und wobei'das Zeitsignal dazu verwendet werden kann, den Datenstrom unter geringen Verlusten bezüglich der Übertragenen Datenmenge auszuwerten*

Weiterhin ist Ziel der Erfindung die Schaffung eines Verfahrens und einer Vorrichtung zur Erzielung der Synchronisation mit einem empfangenen Datensignal'bei doppelter Bits-Modulationsgeschwindigkeit.

Ferner ist Ziel der Erfindung ein Verfahren und eine Vorrichtung zur Erkennung eines digitalen Synchronisationswortes in einem Datensignal, unabhängig von einer Phasendifferenz von l80° zwischen diesem Datensignal und dem Bezugs-Zeitsignal.

Weiterhin sollen mit der Erfindung ein Verfahren und eine Vorrichtung für einen Zweifach-Betrieb eines spannungsgesteuerten Oszillators geschaffen werden sowie eine Phasensperrschleife,

309820/0632

2251839

wodurch sowohl die Stabilität bei der schnellen Erreichung der Synchronisation als auch die Stabilität bei der nachfolgenden Erhaltung der Synchronisation erhöht werden.

Weitere Merkmale, Einzelheiten und Vorteile der Erfindung ergeben sich aus der folgenden BeschreLbung eines bevorzugten AusfUhrungsbeispiels. Auf der Zeichnung zeigen:

Fig. 1 ein allgemeines Punktions-Blockschaltbild der Grundausführung eines Rufsystems, in welchem der Gegenstand der vorliegenden Erfindung angewendet werden kann,

Fig. 2 ein Zeitdiagramm zur Erläuterung des Datenformats,

Fig. 5 ein Funktions-Blockschaltbild des tragbaren Empfängers von Fig. 1,

Fig. 4 ein Funktions-Blockschaltbild des Zeit-Wiedergewinnungs-Kreises der Fig. "*>, insbesondere anwendbar im Rufsystem nach Fig. 1,

Fig. 5 ein Funktions-Blockschaltbild eines Zeit-Synchronisationskreises nach der Erfindung für ein allgemeineres Daten-übertragungssystem,

Fig. 6 ein Funktions-Blockschaltbild eines Synchronisations musterdetektors nach Fig. 5*

Fig. 7 ein Funktions-Blockschaltbild einer Abwandlungsform, welche in Verbindung mit dem Zeit-Wiedergewinnungskreis von Fig. 3 g^ur Vermeidung einer Phasenverschiebung um 180 anwendbar ist, und

Fig. 8 ein Funktions-Blockschaltbild eines Auf/Ab-Zk"hlers, der in Verbindung mit der vorliegenden Erfindung zum Zweck der Zulässigkeit einer vorbestimmten Bit-Fehlermenge ohne Verlust der Synchronisation anwendbar ist.

309820/0632

22S1639

Crundsystem

In Figur 1 ist ein grundsätzliches Ruf sy stein nach der Er*- findung dargestellt. Die Zentralstation 50 kann, wenn die Kapazität des Systems es fordert, einen nicht dargestellten Digitalrechner für allgemeine Zwecke enthalten. Die Zentralstation pO kann über irgendein geeignetes Schaltsystem erreichbar sein, 'etwa das dargestellte allgemeine Telefonnetz 52, un: über die vorhandenen Telefonleitungen und Vermittlungen des Telefonsysteras 52 Teilnehmer-iCennsignale zu empfangen. In Beantwortung des empfangenen Tei.lnehmer-Kennsignals erzeugt die Zentralstation 50 Rufsignale zur Ubei tragung auf einen oder mehrere einer Vielzahl von Übertragern 5h, die über das Rufgebiet verteilt sind.

Die von zumindest einem der übertrager 5^ ausgesendetem Rufsignale werden von tragbaren Empfängern 56 aufgenommen, die von den einzelnen Teilnehmern rcitgeführt werden. Der Empfang des einen bestimmten Teilnehmer zugeordneten Adressensignals durch dessen tragbaren Empfänger 56 gibt dem Teilnehmer eine Anzeige, daß ein Anruf empfangen worden ist. Der Teilnehmer

- ¹⁰ * BAD ORIGINAL

309820/0632

1251639

kann dann den Zweck des Anrufs durch Aufsuchen eines Telefons und Wählen einer bestimmten Nummer zum Empfang einer Nachricht oder direktes Anwählen der Person« welche den Ruf verursacht hat (wenn dem Teilnehmer*diese Information bekannt ist) feststellen. Eine ausführliche Erläuterung des Systems von Fig. und dessen Betriebsweise ist in der bereits erwähnten Parallelanmeldung P angegeben.

Datenformat

Das bei der bevorzugten Ausführungsform des Rufsystems I verwendete Datenfornat ist in Figur 2 dargestellt. Wie vorher anhand von Figur 1 beschrieben worden ist, verursacht, die wählende Person ein Teilnehmer-Kennsignal für die Übertragung auf die Zentralstation 50 über das Telefonsystem 52. Diese Teilnehmer-Kennsignale werden in Binärform umgesetzt und in. der Zentralstation 50 in Wartereihe gespeichert, und zwar für eine nachfolgende Dekodierung und Kombination mit Synchronisationssignalen zum Zweck der Bildung eines Rufsignals, das beispielsweise ein . ^O-Tellnehmeradressen-Nachrichtenwort enthält zur wiederholten übertragung in einer vorbestimmten Zahl von Zeitabschnitten während eines Haupt-Datenrahmens. Die Wiederholung den gleichen Nachrichtenwortes ist selbstverständlich im Falle eines einzelnen Ubertragungssystenea nicht erforderlich, aber kann bei Wunsch erfolgen.

Hei dem Dcioplel von Fic.ur 2 j-nthült Jeder Haupt rahmen 58, wie ersichtlich, 8 Zeitabschnitte 60 von Jeweils einer SefcunkC; die mit T₁ · T* bezeichnet aimi. Das identische

309820/0632 bad

ιι*ηα«9η/η*13 bad

^ .·:■■:■ '·'· · · ·^!ί251639

Nachrichtenwort 62 kann während jedes der 8 Zeitabschnitte eines bestimmten Hauptrahmens von einem anderen übertrager übertragen werden oder von einer Gruppe von Übertragern, ^{

^t*--- . " _ - . Somit kann

die Zahl an Übertragern 5^ der Figur 1 zumindest gleich der Zahl von Zeitabschnitten sein, die im Kauptrahmen untergebracht sind und ein bestimmter der Übertrager 5'l kann ein NachrichtDnwort 62 während eines oder während mehrerer Zeitabschnitte 60 im Kauptrahmen 58 übertragen. Die Zahl von Zeitabschnitten 60 kann selbstverständlich die Zahl an Übertragern km System überschreiten, wo eine VergrBBerung d»s Rufgebietes geplant ist.

Gemäß Figur 2 stellt jedes ,Nachrichtenwort 62 eine Serien-Impulsfolge dar, vorzugsweise beginnend mit einer Gruppe von 12 binären Bits, beispielsweise 12 binären ZERO-Bits, die bei 64 angedeutet sind, gefolgt von Synchronisntion^-Aufnahmesienalen 66 und diese wiederum gefolgt von 20 verschiedenen Adressen oder AdreBsenv.'örtern A1 bis Λ3>0, die voneinander durch identische Synchronisations-Haltesignale 50 aus. jeweils ¹I binären Bjts getrennt sind. Das Synchronisations-Haltesignal 66 enthält vorzugsweise 4 identische 4-Bits-Muster, die durch ein binäres 3>2-l3it-Si&nal voneinander getrennt sind, beispielsweise- dem binären 32-ZEROS-Signal j η der Darstellung von Figur 5. Die vier identischen 4-Bit-Synchronisatlonsimist.er

- 12 - . JfAD ORIGINAL 309820/0632 _; ,-.- ■

(bezeichnet mit SA) sind entsprechend einer vorgegebenen Binärkode kodiert, beispielsweise 1101, wie auf der Zeichnung dargestellt. Somit kann das SynchronisationE-Haltesi^nal dargestellt werden als SA, Ote, SA, O's, SA, O's, SA, wobei SA den gewählten 4-Blt-Kode bestimmt und O's die 32 binären ZERO -Signale.

Jedes der Adressenwortc A1 - AJO enthält vorzugsweise eine 31 Bit Bose-Chaudhuri- kodierte Adressenbestimmung und einen Paritätsbit. Benachbarte Adressenwörter der 30 Adressenwörter A1 - A30 sind voneinander durch das Synchronlsations-Haltesignal 68 (bezeichnet mit SB) getrennt, das vorzugsweise ein serienkodiertes ^-Bit-Signal ist, das eich vom Synchronieationskode SA unterscheidet. Jedes der während eines der Zeitabschnitte T-j - Tg übertragenen Nachriohtenwtirter 62 enthält 1 200 binäre Bits.

Die ursprünglich 12 binären ZERO-Bits, welche mit 64 in Figur 3 bezeichnet sind, sind grundsätzlich nicht erforderlich aber können dazu dienen, bei der Bit-Synchronisation der Empfänger mitzuhelfen, wie später im Einzelnen beschrieben wird. Diese 12 binären ΖΕΠΟ-Bits erbringen eine gewisse Zeitspanne zwischen dem Einschalten eines Übertragers und der übertragung des SynchronisatioiiG-Haltesignals GG, wobei diese Zeitspanne

- 13 -

BAD ORIGINAL

309820/0632

- 15-

nützlich sein kann. Die ursprünglichen 12 Binärbits müssen selbstverständlich nicht alle binäre ZERO-Bits sein, sondern können irgendeinen vorbestimmten Kode darstellen. Eine Vereinfachung der Logik ist jedoch möglich durch Verwendung von ZERO-Bits bei dem beschriebenen Ausführungsbeispiel,und die Verwendung dieser ZERO-Bits kann dann wünschenswert sein, wenn beispielsweise die Nachrichtenverbindung zwischen der . Zentralstation 50 und den Übertragern 54 von Figur 1 eine sämtliche Richtungen umfassende Übertragung von elektromagnetischer Energie bei Radiofrequenzen ist. .

Die Synchronisations-Haltesignale von Figur 3 können bei der übertragung durch die übertrager 5^ von Figur 1 von den einzelnen Rufempfängern 56 dazu verwendet werden, die Bit-Fehlerrate des Rufsignal*.· vor der Entschlüsselung der nachfolgenden Adressenwörter festzustellen, wie nachfolgend im Einzelnen beschrieben werden wird. Das ^-Bit-Synchronisatlons-Haltesignal SB kann allein dem Rufsystem zugeordnet werden, das in einem bestimmten Rufbereich arbeitet und kann dazu verwendet werden, sowohl zur Unterstützung in der Bestimmung der Bit-Fehlerrate als auch der Sicherung einer geeigneten Begrenzung jedes Adrcssensignals, Wenn Signale von einem tragbaren Empfänger, der einem bestimmten Rufgebiet zugeordnet ist, von einem Rufsystem in einem benachbarten Rufgebiet empfangen werden, dann

BAD ORIGINAL

309820/0632

wird daa dem System des benachbarten Bereiches zugeordnete Synchronisations-Haltesignal SB vom Empfänger nicht angenommen. Eine Verwechslung falscher Synchronisationen und mögliche Falechrufe des Empfängers durch Signale eines falschen Systems werden somit beträchtlich vermindert.

Wie bereits vorher erwähnt, enthält jedes der Adrescenwörter A1 bis A 30 52-Eit-Positlonen. Die ersten 31-Bit-Fositionen können den anzurufenden Teilnehmer identifizieren,und der letzte Bit kann als Paritätsbit eingesetzt werden. Alle 52 Bits können jedoch als die Teilnehrneradresse Verwendung finden. Der bevorzugte Kode ist ein hochredundanter Bose-Chaudhuri 31-16-3 Kode, beispielsweise werden 31 Totglbits zum !Kodieren einer 16-Bit-IIachricht verwendet mit einer Y-Bit (2x>f1)-Differenz zwischen jeder Nachricht. Die Verwendung dieses Kodes mit einem geradzahligen Paritätsbit erhöht die Bit-Differenz zwischen den Koden auf ein Minimum von 8 Bits zwischen benachbarten einzelenen Adressen, während dem System ermöglicht wird, über 65 500 Teilnehmer zu bedienen.

Zusätzlich zu der extrem hohen Teilnehmer-Adressen-Kapazität, welche der Bose-Chaudhuri-31-i6-3-Kode ermöglicht, erhöht dieser Kode die Möglichkeit des Empfangs der richtigen Adresse beträchtlich, während gleichzeitig die Gefahr des Empfangs einar Adresse, die für einen anderen Teilnehmer be-

- 15 - BAD ORIGINAL

3098 20/06 32

- .15 -

stimmt ist, wesentlich erniedrigt wird, selbst bei einem sehr hohen Umgebungs-Geräuschpegel. Wenn beispielsweise bein Dekodieren einer Adresse für einen beistimmten Teilnehmer zv/ei Bits als Fehler toleriert werden, so ist die Wahrscheinlichkeit, dd3 ein Empfänger diese Adresse empfängt grÖ ßer als 99,99,C Da bei diesem Beispiel nur zv/ei fehlerhafte Bits toleriert werden,"besteht beim Dekodieren der Adresse hfe zumindest ein 6-Bit-Unterschied zwischen der Adresse des Teilnehmers und irgendeiner anderen übertragenen Adresse.

Wenn die extrem hohe Teilhehnierkapazltät des oben erwähnten Kodes nicht nötig ist, dann kann ein Bose-Chaudhuri-51-11 -5-Kode verwendet werden. Die Verwendung dieses Kodes begrenzt die Zahl an zulässigen Anschlüssen auf 2 047, erhöht jedoch die Zahl der Differenzen zwischen zwei kodierten Adressen auf zumindest 12 Bits, womit die Gefahr falscher Anrufe weiter . vermindert wird. Wenn andererseits eine noch höhere Kapazität erforderlich sein sollte, dann kann ein Bose-Chaudhuri-31-21 -2-Kode verwendet werden. Dieser Kode gewährleistet eine Teil-» nehmerkapazität von über 2 Mill. Teilnehmern mit einer Differenz zwischen zwei beliebigen Adressen von einem Minimum von nur 6 Bits. Diese verringerte Minimum-Öit-Differenz von 6 Bits erhöht die Gefahr von falschen Anrufen, wobei Jedoch dife Krhöhung sehr gering ist im Vergleich mit der beträchtlichen

- 16 -

BAD ORIGINAL

309820/0632

Steigerung der Kapazität des Systems. ,

Unabhängig davon, welcher der erwähnten Kode Verwendung findet, kann das in Figur 3 gezeigte Datenformat beibehalten bleiben, Darüberhinaus ist es nicht erforderlich, daß die Zentralstation eine Bit-Kapazität von jJ1 hat zum Speichern der ankommenden Adressen und von Adressengruppen, weil die hochredundanten Bose-Chaudhuri-kodierten Adressen auf einfache Weise aus Adressensignalen erzeugt werden können, die weniger als 51 Bits aufweisen, beispielsweise aus einem 16-Bit-Adressensignal, wenn der bevorzugte Bose-Chaudhuri-31-i6-3^Kode Anwendung findet.

- 17 -

309820/0632

* '" Empfänger

Eine AusfUhrungsform eines tragbaren Empfängers 5^ von Figur 1 ist im Einzelnen in Figur > dargestellt. Gemäß Figur 3 v.^reist der tragbare Empfänger ^rj^}i der Erfindung eine Antenne 500 auf, einen FM-Radioempfähger 502, einen Zeit-V.'iedergevjinnungs-Kreis 504 und einen logischen Synchronisations- und Entschlüsselungskreis 506.

Die Antenne 500 kann eine übliche Antenne sein, die vorzugsweise im Gehäuse des Empfängers ;*enig Platz beanspruchen soll. Beispielsweise kann die Antenne 500 eine übliche Ferrit-Antenne sein, welche auf die gewünschte Wellenlänge abgestimmt ist.

Der FM-Radioempfänger 502 kann ebenfalls ein üblicher Empfänger sein, vorzugsweise ein sehr kleiner, frequi%zmodulierter Radioempfänger für die Aufnahme von Radiofrequenz-Rufsignalen, welche von der Antenne 500 aufgenommen werden, und der das Radiofrequenz-Trägersignal moduliert.

Das Radio-Rufsignal, welches von der Antenne 500 aufbenommen wird, wird auf ein übliche*, Kristall-ratidpassfilter

BAD ORIGINAL • 18 "

309820/0632

510 gegeben; welches auf die Mittelfrequenz abgestimmt ist, mit der das Hadio-Rufsignal Übermittelt wird. Das Ausgtngssignal des Krjstallfilers 510 wird durch einen üblichen Radiofrequenzverstärker 512 verstärkt und auf eine übliche Mischiitufe 51'+ gegeben. Auf diese Mischstufe 51^ wird außerdem das Ausgan^ssignal eines üblichen Oszillators 516 gegeben und der Zwischenfrequenzausg&ng (IF) der Mischstufß pi4 wird durch einen üblichen IF-Verstärkor 518 verstärkt und auf einen üblichen FM-Detektor bzw. Diskriminator .520 gegeben.

Ein Datenausgangssignal des Detektors 520 wird dann auf den Zeitgabe-und Datenwiedergewinnungskreis 504 über eine Eingangsklemme 50^ gegeben und das Ausgangssignal des Zeitgabe- und Datenwiedergewinnungskreises 50^ über eine gemeinsame Ausgangsklemme 50^5 auf den logischen Synchronisationsund Entschlüsselungskreis 506. Eine Vielzahl von Signalen des logischen .Synchronisations- und Entschlüsselungskrelses 506 wird auf den Zeitgabe- und Datenwiedergewinnungskreis 50ή über eine gemeinsame Klemme 507 gegeben. .

Der FM-Ri'dJoenipfän^er 502 arbeitet in üblicher Weiü d.h. r.teilt Änderungen j η dor Frequenz dor nui'

- 19 -

BAD ORIGINAL

309820/0632

Radiosignale innerhalb des gewünschten Frequenzbandes fest, und zwar bezüglich einer vorgegebenen Mittelfrequenz. Da bei der bevorzugten Ausführungsform der Erfindung die Rufsignale als durch Prequenzverschiebung verschlüsselte Signale · Übermittelt werden, enthält das Ausgangssignal des Detektors 520 des FM-Radioempfängers 502 eine Vielzahl von Impulsen, die jedesmal dann eine Änderung im Signalpegel erfahren, wenn eine Verschiebung in der Frequenz des Eingangssignals auftritt, welches auf den Detektor 520 gegeben wird, Diese Atisganss.*· \ impulse haben vorzugsweise die Form üblicher Spaltphasensigaa· Ie und enthalten das auf die Ausgangsklemme 5OJ5 gegebene SPDATA· Signal, _m , ,

Der Zeitgabe- und Datenv/iedergewinnungskreis 50^ setzt die SPDATA-Signale des Detektors 502 lh ein Digitalformat ohne Rückkehr zum Wert Null (NRZ) um und erbringt eine V'iedej*- gewinnung der Zeitsignale aus diesen Signalen. Dieses. IVAZHhTIi-Signal und die erzeugten Zeitsignale werden dr.nn auf den Synchronisations-, und Entschlüeselungskreis 506 gegeben, der eine Auswertung vornimmt. * . ". . ......

Zoi t.qabe-V.'l öd er «rev; inn·, mcf? - ür e 5. ε

Der Zeitgabti-Yiieder^ewinnvmgs-Kreis 504 der Figur 17 ist 309820/0632

«- -20 -

BAD ORIGINAL

im Einzelnen in dem Funktions-Blockschaltbild der Figur 13 dargestellt. Gemäß Figur 18 wird das Opaltphasen-Datension SPDATA der Ausgangsklernme 502 des Detektors 520 tier Figur auf einen üblichen Pulsumsetzgenerator 522 im Zeitgabe- und Datenwledergewinnungökreis 504 gegeben. Das Ausgangesignal des Pulsumsetzgenerators 522 wird auf die eine der beiden Eingangskieramen des UND-Gatters 524 gegeben und das Ausrrangs-' signal des UND-Gatters 524 auf die RUckstell-Eingangskle: ::.ie H eines üblichen bi-stabilen Multivibrators oder Flip-Flop-XreA» ses 526.

Die falsche Ausgangskiemrce Q des Flip-Flop-Kreisec 526 wird mit der Anrggungs-Steuereingangskletnme D des Flip-i'lop-Kreises 556 verbunden und mit den Eingangskiemmen für 'einen Analogdatenelngang erster und zweiter analoger Schalter 528 und 530· Das Ausgangssignal der analogen Schalter 523 und

Über
530 wirdlU!^erstünde 532 und 534 auf die me eines üblichen spannungssesteuerten Oszillators Die ßteuereingangsklemme des Oszillators 536 kann Über den

Kondensator 538 geerdet werden. . .

Das Ausgangssignal des VCO 536 wird auf einen Zähler 540 mit Teiler 8 gegeben, auf einei^ähler 542 mit Teiler 7, über einen Inverter p4jj auf eine der vier Eingansskler.men der UND-Gatter 544 bis 550, und schließlich über einen Inver ter 551 auf eine von drei Ein^.in^slvlca.r.ien des Ui/D-Gattert }€(

- 21 -309820/0632 bad original

Das Ausgangssignal des Zählers 542 wird auf die Zeit-'Eingangsklemme C eines üblichen bi-stabilen Multivibrators oder Flip-Flop-Kreises 552 gegeben und der falsche Ausgang Q, des Flip-Flop-Kreises 552 wird mit der Erreger-Steuercingangsklemme D dieses Kreises 552 verbunden. Das Ausgangesignal der falschen Ausgangsklemme Q, des Flip-Flop-Kreises 552 wird auf die eine der Eingangsklemmen aller UND-Gatter 544 bis 550 gegeben und das Ausgangesignal der tatsächlichen Ausgangsklemme Q des Flip-Flop-Kreises 552 auf die eine von zwei Eingangsklemmen des ODER-Gatters 554. Das Ausgangssignal des ODER-Gatters 554 wird auf die andere Eingangsklemme des UND-Gatters 524 gegeben. „.

Das D1-Ausgangssignal der ersten Stufe des Zählers ij wird auf die eine Eingangsklemme des UND-Gatters 548 gegeben und über einen Inverter 547 auf eine Eingangsklemme der UND-Gatter 546. Das D2-Signal der zweiten Stufe des Zählers 542 wird auf die eine Eingangsklemme des UND-Gatters 550, über einen Inverter 556 auf die eine Eingangsklemme des UND-Gatters 548 und auf eine Eingangsklemme des zwei Eing^n^sklemmen aufweisenden UND-Gatters 558 gegeben.

Das D^-Ausgangssignal des Zählers 542 wird auf die andere Eingangsklemme des UND-Gatters 553 gegeben, auf die

- 22 -

BAD ORIGINAL 309820/0632

eine Eingangsklemme des UND-Gatters 544, auf die eine Eingangsklemme des drei Eingangsklemrnen aufweisenden UND-Gatters 360 und über einen Inverter 562 auf die eine Eingangsklemme des UND-Gatters 550. Das D4-Ausgangsr,i£nal des Zählers 542 wird über einen Inverter 564 auf die eine Eingangskiemrae jedes UND-Gatters 544, 546 und 56O gegeben.

Die Zeitgabe-Ausgangssignale CL1 bis CL4 der UND-Gatter 544 bis 550 werden auf die öammelausgangsklemme 505 gegeben zusammen mit dem SPDATA-Signal des Detektors 520 der Figur und dem Ausgangssignal BUZZ des Zählers 540 mit Teiler 8. Zusätzlich wird das Zeitsignal CL2 des UND-Gatters 546 auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 566 gegeben.

Gemäß Figur 4 wird das NULL-Signal der Samrnelkleimne 502 des Synchronisations-und EntschlUsselungskreises 506 der Figur 7 auf die eine Eingangsklemme eine^sdrel Eincancsklemmen aufweisenden UND-Gatters 568 gegeben, auf die andere Eingangsklemne des ODER-Gatters 554, auf die eine Einsangsklemme des zwei Eingangsklenmen aufweisenden UND-Gatters 570 auf die eine Eingancsklemme des zwei Eingcingnklemmen aufweisenden UND-Gatters 56I, und schließlich über eine Inverter 572 auf die andere Ein£,an£skle;:i;ne des UND-Gatters 566.

309820/0632

-. 23 -

Das Ausgangssignal des UND-Gatters 36O wird über einen Inverter 5<λ5 auf die andere Eingangsklemme des UND-Gatters 561 gegeben und das Ausgangssignal des UND-Gatters 56I auf die eine Eingangsklemme des zwei Eingangskiemmen aufweisenden ODER-Gatters 57¹I. Das Ausgangssignal des UND-Gatters 566 wird auf die andere Eingangsklemme des ODER-Gatters 574 und

• das Ausgangssignal des ODER-Gatters 574 auf die Zeit-Eingangsklemme C des Flip-Flöp-Kreises 526.

Ein RCV*Signal wird von dem Synchronisations-und Deko-'dierkreis 506 der,Figur 17 auf die Sammel-Eingangsklemme 507 dee Zeit-Wiedergewinnungs*-Kreises 504 gegeben und auf die andere Eingangskiemme des UND-Gatters 570 und auf die.Gatter

Eingangsklemme dea Analoge«schalters 530. Das Ausgangssignal des UND-Gatters 570 wird auf die Oatter-Eingangsklemme des Analogeftschalters 528 gegeben.

Ein P1C-Signal wird von dem logischen Synchronisationsund Dekodierkreis 506 der Figur I7 ebenfalls auf die Samrneleingangsklemme 507 gegeben und gelangt zur Eingangsklemme des UND-Gatters 568. Das Ausgangssignal des UND-Gatters 568 wird auf die andere Eingangskleinme des UND-Gatters 568 gegeben. Das Ausgangssignal des UND-Gatters 568 wird auf die

• RUckstell-Eingangsklerime R dea Flip-Flop-Kreises 552 gegeben,

- 24 - BAD ORIGINAL

30S820/0632

¹^

- 24 -

Während des Betriebs wird das vom Detektor 320 des Radioercpfangers 502 der Figur 17 empfnngene Sp&itphasen-Datensignal SPDATA auf den übercangsimpulßgenerator 522 der Fijur 18 gegeben, um Jedesmal dann einen Ausgangsinpuls zu erzeugen, wenn das Signal SPDATA seinen Signalpegel ändert.

Die Impulse des Ubergengsimpulsgenerators 522 haben somit eine Wiederholungsfolge etwa der doppelten Bitfolge des aufgeprägten Datensignals; da die Bitfolge des Spaltphason-Datensignals bei etwa 1200 Bits pro Sekunde liegt, beträgt die Wiederholungsfolge des vom Ubergangsimpulsgeneratbrs 322 erzeugten Signals etwa 2400 Bits pro Sekunde. Es ist jedoch festzustellen, daß zwar die Frequenz des Signals dee* Übergangsimpulserzeugers 522 etwa 2400 Impulse pro Sekunde betragen soll, jedoch einige Impulse verloren gehen, weil das SPDATA-Signal in Form eines Datensignals ohne Rückkehr zürn V/ert 0 vorliegt.

Das Ausgangssignal des spannungsgesteuertcm Oszillators 536 rouQ bezüglich seiner Phase mit dem ankommenden Spaltphasen-Datensignal !synchronisiert werden, un sicher zu stellen, daß die Zeitsignale CL1-CL4 bezüglich ihrer Phase und ihrer Eit-Rate mit dem ankommenden flPDATA-Signal synchronisiert sind. Um eine geeignete Synchronisierung des spnnnungs-

- 25 -309820/0832 ^{ßAD Of}*'G'NAL

I.. -i, ··■♦ »*

- 25 -

22SY639

gesteuerten Oszillators 536 zu erreichen, wird eine Phasen-Sperrungsschleife vervferidet, weiche ein auf die Phasendifferenz, zwischen dem ankommenden SPDATA-Signal und den'Zeitsignalen zur Steuerung des VCO-Kreises 536 bezogenes Signal erzeugt, wie später noch im Einzelnen erläutert werden v;ird.

Das Ausgangssignal des Ubergangsimpulsgenerators 522 wird durch das UND-Gatter 524 ausgetastet und auf den Ruckstelleingang des Flip-Flop-Kreises 526 gegeben, um diesen Kreis jedesmal dann zurückzustellen, wenn das SPDATA-Sicnal seinen Signalpegel ändert. Da es wünschenswert ist, den spannungsgesteuerten Oszillator 556 schnell in Phasenübereinstimmung mit dem ankommenden Datensignal während* 1-2 Blind-

bits am Beginn jedes Nachrichtenwortes zu bringen, werden alle Ubergangsimpulse ursprünglich durch das UND-Gatter durch den hohen Signalpegel des Signals. NULL ausgetastet, welches von der Wort-Synchronisationseinheit des logischen Synchronisations-und Dekodierkreises 506 abgegeben wird, wie nachfolgend noch im Einzelnen beschrieben v/erden wird, und zwar anhand der Figur 1.9. Während dieser ursprünglichen 12 Bits und bis das NULL-Signal des logischen Synchronisationsund Dekodierkreises 506 einen niedrigen Signalper;el annimmt, sind beide analogenjschalter 528 und 5j5O geöffnet (in Dereit-. stellung),

. 26 . BAD ORIGINAL

309820/0632

₂₆; 22SY639

Oemäß Figur 18 wird der Fhasendetektor-Flip-Flop-Kreis 526 während dieser anfänglichen schnellen öynchronisationsspanne durch das Ausgangssignal des spannungsgesteuerten Oszillators 536 ausgetastet und durch die Ubergangsimpulse des Impulsgenerators 522 zurückgestellt. Das Ausgangssj^nal der falschen Ausgangsklemme Q des Flip-Flop-Kreises 526 wird über die offenen Analogschalter 528 und 530 auf einen Integrator gegeben, der Wiiderstände 532 und 534 und einen Kondensator 538 enthält. Die über dem Kondensator 533 erzeugte Spannung steuert das Ausgangssignal des VCO-Kreises 5?6, wobei dieses Ausgangssignal in Phasenübereinstimmmg mit dem SPDATA-Signal bei einer Frequenz von etwa 16,8 KHz gebracht wird. *

Da die dem Phasendetektor-Flip-Flop-Kreis 526 zugeführt Fhaseninformation eine Frequenz von 2,4 KHz während der Zeitspanne aufweist, wenn das NULL-Signal sich in einem hohen Signalpegel befindet und weil die RC-Zeitkonntfmte des INtegrators genügend klein ist, mit der Folge einer vergrößerten Bandbreite der Phaeensperrschleife, wird der spannungsgesteuerte Oszillator schnell auf das ankommende SPDATA-Signal synchronisiert. Dabei besteht Jedoch immer noch die Möglichkeit einer Phase-Unbestimmtheit von ·»- oder - 180°, die beseitigt worden muß, weil das AusrjanssslG'ial d_os Uber^ tors ;i£2 nicht zwischen positiven r.iid negativen

²⁷ BAD ORIGINAL

309820/0632

unterscheiden kann.

Um die richtige Phase des Zeitsignals festzulegen, wird das Ausgangssignal des VCO-Kreises 536 auf den Zähler 542 mit Teiler 7 gegeben und dessen 2,4 KFIz-Ausgangsslgnal wird dazu verwendet, den Phasenwähl-Flip-Flop-Kreis 552 auszutasten. Wenn der Flip-Flop-Kreis 552 mit der 2,4 KHz Frequnez ausgetastet wird, dann steuert das Ausgangssignal der tatsächlichen Ausgangsklemme Q den Durchgang der Ubergangsiinpulse durch das UND-Gatter 524 und kann mit dem ankommenden Spaltphasen-Datensignal entweder in Phase sein oder außer Phase sein. So lange das Synchronisations-Aufnahmemuster SA des ankommenden Nachrichtenwortes des SPDATA-Signals erfolg-■ reich erkannt wird«, ändert sich die Phase des Ausgangssignals des Phasenwähl-Flip-Fiop-Kreises 552 nicht. Wenn Jedoch die Ergänzung bzw. das Complement (beispielsweise 0010 des erläuterten Musters 1101 von Figur 3) festgestellt wird, d&nn nimmt das P1C-Signal (Complement-Synchronisations-Muster) einen hohen Signalpegel an und der Flip-Flop-Kreis 552 vrird zur richtigen Zeit zurückgestellt, und zwar durch die D2 und Dj5 Signale des Zählers 542 mit Teller 7 . Die Phase des Ausgangssignals des Flip-Flop-Kreises 572 wird somit umgedreht.

Nach Feststellung des Synchronisations-Aufnahmemusters SA bzw. dessen Cos:iplements durch den logischen Synchronisations·

- 28 -.
■309820/0632 bad original

und Entschlüsselun^skreis 506 nimmt, wie später anhand der Figur 19 in einzelnen erläutere werden wird, das NULL-Sinnal einenniedrigen Signaipegel an, wodurch die UND-Gatter 5c1, 568 und 570 geschlossen werden, während das UND-Gatter 366 geöffnet wird. Daraufhin tastet das CL2-Signal den Flip-Flop-Kreis 526 aus. Der Flip-Flop-Kreis 526 wird damit zurückrestellt auf Jeden anderen Ubergangsimpuls, welcher durch den Flip-Flop-Kreis 552 gewählt i/ird. Zusätzlich wird der An&logo· schalter 528 geschlossen und die RC-Zeitkonstante des Integratorkreiser, wird beträchtlich erhöht, wodurch die Bandbreite der Phasensperrschleife verkleinert wird.

Der Zähler 54ß mit Teiler 7 erzeugt vier AusgangsSigna-Ie D1 bis D4 an den tatsächlichen Aussangsklängen seiner Stufen 1 bis k. Diese Signale werden durch' die UND-Gatter 544 bis 550 entschlüsselt, um die vier Zeitsignale CL1 bis ClA zu erzeugen. Die Zeitsignale CL1 bis ClA werden mit einer Wicdernolungsfrequenz von 1200 KHz erzeugt und sind gegen einander geringfügig phasenverschoben, so daß vier Zeitsigna-Ie entstehen]; welche bezüglich der Wiederholungsfrequenz mit der 3it-Frequenz des ankommenden Datenstrons synchronisiert und gegeneinander geringfügig verzögert sind. Beispielsweise ist das Zeitsignal CL1 phasenverschoben zum ankommenden Datenstror.i, co daß ein CL1-Impuls i:n ersten Viertel Jeder

- 29 -

309820/0632 bad original

Bitposition des ankommenden üPDATA-Signals auftritt. Die Signale CL2-bis CL4 können alle um einen vorbestimmten Detrag verzögert sein, etwa 50 bis 100 msec, relativ zun Signal CL1 und relativ zueinander, beispielsweise in der Reihenfolge, in der sie bezeichnet sind.

wähnten Parallelanmeldung Wie in'der er-/~im Einzelnen beschrieben wird, wird

der Empfänger nur während eines einzigen der Zeitabschnitte eingeschaltet, welche den Hauptrahmen darstellen. Beispielsweise kann der Empfänger etwa eine Sekunde lang mit Strom versorgt und 7 Sekunden lang abgeschaltet werden, bezogen auf eine Zeitspanne von 8 Sekunden des Hauptdatenrahmens. Während der Abschaltzeit des Empfängers nimmt das RCV-3ignal einen niedrigen Signalpegel an, und die beiden Analogengatter 528 und 520 sind geschlossen. Der kondensator 523 jedoch speichert die über ihm liegende Spannung während der Betriebszeit des Empfängers und wenn der Empfänger wieder eingeschaltet wird, so wird das VCO-Signal 556 in ungefähre Phasenübereinstimrnung mit den ankommenden SPDATA-Signal sein, was die Synchronisation des Zeit-Wiedergewinnungskreises erleichtert. Da die Frequenz des VCO-Signals 5^6 während der Zeit_vwährend welcher der Empfänger abgeschaltet ist, nahezu konstant gehalten wird, ist es möglich, die Abs ehalt ze it; des Empfängers mit großer Genauigkeit zeitlich festzulegen, womit" es mög.iiüh ist, daß der Ei.-xfün^cr zur Aufnahr.ie des Datensignal?; zu Beginn des gewünschten Zeitabschnitts dos nächsten Hauptdatenrahmens eingeschaltet wird. ' _

- 30 -

BAD ORIGINAL

Synchronisationskreis

Ein verallgemeinerter Kreis zur Erzeugung synchronisierter örtlicher Zeitsignale in Abhängigkeit eines empfangenen Datensignals ist in Fig. 5 dargestellt.

Gemäß Fig. 5» in welcher gleiche Teile mit den gleichen Bezugszeichen versehen sind, wird das empfangene Datensignal SPDATA auf die Eingangklemme 503 des Zeit-Wiedergewinnungs-Kreises 50^ gegeben, der vorher anhand von Fig.4· beschrieben worden ist. Das Signal SPDATA und das Signal CLl der Sammel-Ausgangklemme 505 des Zeit-Wiedergewinnungs-Kreises 504 werden auf einen Synchronisations-Muster-Detektor 6OO gegeben und die Ausgangssignale CLl bis CL4 des Zeit-Wiedergewinnungs-Kreises 5C4 auf die Ausgangsklemme 505* zum Zweck einer Auswertung des empfangenen Datensignals in nacheinanderfolgender Reihe. Das Signal CL 1 der Ausgangsklemme 505 des Zeit-Wiedergewinnungskreises 504 wird auf den Zeiteingang C eines üblichen Zählers 508 mit Teiler N und das Ausgangssignal des Zählers auf die Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 582 gegeben.

Das Synchronisations-Aufnahmesignal SA der Ausgangsklemme 600 A des Synchronisations-Muster-Detektors 6OO wird auf die Rückstell-Eingangsklemme R des Zählers 58O, auf eine zweite

- 51 -

BAD ORIGINAL

309820/0632

• -•31 _:

Eingangsklemme des UND-Gatters 582 und auf die RUckstell-Eingangsklemme R eines Üblichen monostabilen Multivibrators oder Flip-Flop-Kreises 584 gegeben, wobei letzterer Kreis nachfolgend als Betriebsweise-Flip-Flop-Kreis bezeichnet wird. Das Synchronisations-Empfangs-Komplementsignal bzw. Signal PlC des Synchronisations-Muster-Detektors 6OO wird über die Ausgangsklemme 6OO C auf die Sammel-Eingangklemme 507 des Zeit-Wiedergewinnungs-Kreises 504 gegeben und das digitale Datensignal DDATA des Synchronisations-Muster-Detektors 600 auf eine Ausgangsklemme 600 B für die nachfolgende.. Auswertung.

Das Signal RCV, welches anzeigt, ob der Empfänger angeschaltet ist oder nicht, wird über die Eingang4clemme 586 auf die Sammel-Eingangsklemme 507 des Zeit-Wiedergewinnungs-Kreises 504 gegeben und über einen Inverter 588 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 590 und schließlich auf· die Eingangsklemme 6o6A des Synchronisations-Muster-Detektors 600.

Das Ausgangssignal des UND-Gatters 582 wird auf die andere Eingangsklemme des ODER-Gatters 590 gegeben, und das Ausgangssignal des ODER-Gatters 590 auf die Anregungs-Eingangsklemme S des Betriebsweise-Flip-Flop-Kreises 584. Das Ausgangssignal NULL

- 32 ~
309820/0632

.·■■- 32 -

der tatsächlichen Ausgangsklemme Q des Betriebsweise-Flip-Flop-Kreises 584 wird auf die Eingangskletnme 604 A des Synchronisations-Muster-Detektors 600, auf die Sammel-Eingangsklemme 507 des Zeit-Wiedergewinnungs-Kreises 504 und auf die dritte Eingangsklemme des UND-Gatters 582 gegeben.

Während des Betriebs wird das empfangene Signal SPDATA auf den Zeit-Wiedergewinnungs-Kreis 504 gegeben und wird dort in der Weise verwendet, wie vorab in Verbindung mit Fig. 4 beschrieben worden ist, um so die erzeugten Zeitsignale CLl bis ClA bezüglich der Phase und der Wiederholungsfolge mit dem empfangenen Datensignal zu synchronisieren. Der Flip-Flop-Kreis 584 wird bereits vor der Anschaltung des Datenempfängers durch das einen hohen Pegel aufweisende Signal fiöV angeregt. Das Signal NULL der tatsächlichen Ausgangsklemme des Flip-Flop-Kreises 584 besitzt somit von Anfang an einen hohen Signalpegel.

Wenn der Empfänger angeschaltet wird, dann nimmt das an der Anregungs-Eingan^clemrne S des Flip-Flop-Kreises 584 liegende Signal RÖV einen niedrigen Signalpegel an, womit der Betriebsweise-Flip-Flop-Kreis 584 rückgestellt wird. Bis der Flip-Flop-Kreis 584 zurückgestellt ist, hält Jedoch das

- 33 -

309820/0632

auf den Zeit-Wiedergewinnungs-Kreis 504 gelegte Signal NULL den analogen Schalter 528 im Zeit-Wiedergewinhungs-Kreis geöffnet, wie bereits vorher unter Bezugnahme auf Fig. 4 beschrieben worden ist, womit der Zeit-Wiedergewinnungs-Kreis auf Empfang geschaltet ist. Weil beim Empfangsbetrieb das vergleichsweise kurze RC-Glied eine hohe Antwortgeschwindigkeit des Zeit-Wiedergewinnungs-Krelses gewährleistet, womit für eine extrem schnelle Synchronisation des VCO-Kreises 5^6 auf der Grundlage des gewünschten Vielfachen der Bit-Menge des ankommenden Datensignals gesorgt ist. Infolge der hohen Antwortgeschindigkeit des Zeit-Wiedergewinnungs-Kreises 5O4 im Empfangsbetrieb wird das Zeitsignal mit dem ankommenden Signal SPDATA innerhalb von zwei oder drei Polgen des empfangenen Signals synchronisiert, d.h. nach Empfang von zwei oder drei Bits. Der Zeit-Wiedergewinnungs-Kreis kann jedoch während des Empfangsbetriebs sehr unstabil und damit fehlerempfänglich sein, etwa bezüglich eines Verlustes von Impulsen und Rauschimpulsen im ankommenden Datensignal.

Um die erforderliche Stabilität nach Erreichung der Synchronisation zu erzielen,kann ein vorgegebenes Synchronisationssignal, beispielsweise das 4-Bit-Signal SA von Pig. 2, im ankommenden SPDATA-Signal durch den Synchronisations-Muster-Detektor 600 festgestellt werden. Wenn das erste Auftreten des Signals

- 34 -309820/0632

SA festgestellt worden 1st, werden der Betriebsweise-Flip-Flop-Kreis 584 und der Zähler 580 mit Teiler N zurückgestellt, und das Signal NULL nimmt einen niedrigen Signalpegel an, wodurch der Zeit-Wiedergewinnungs-Kreis 504 in den weniger sensitiven Erhaltungsbetrieb umgestellt wird, d.h. einen Betrieb mit niedriger Antwortgeschwindigkeit. Beim Erhaltungsbetrieb ist der Zeit-Wledergewinnungs-Kreis 504 wesentlich stabiler als im Empfangsbetrieb, weil er wesentlich langsamer auf Fehler im ankommenden Datenstrom reagiert. Die ursprüngliche Synchronisation des Zeitsignals auf das ankommende.Datensignal wird somit so lange aufrechterhalten, soulange Daten empfangen werden, welche eine tolerierbare Fehlermenge besitzen.

Der Zähler 58O mit Teiler N kann Jedoch dann, wenn er die Zählung N erreicht,das System zurück in die Empfangs-Betriebsweise schalten. Wenn beispielsweise nacheinanderfolgende Synchronisationssignale SA wie in dem bevorzugten Datenfortnat von Fig. 2 jeweils durch 32 Bits getrennt sind, dann wird der Zähler 58O. mit Teiler N den Fllp-Flop-Kreis 584 anregen, wenn das Synchronisations-Muster-Signal SA nicht 36 Zählungen nach dem Zeitpunkt festgestellt , zu welchem der Zähler 58O durch die ursprüngliche Feststellung des Synchronisations-Mu:;ter-

- 35 -

BAD ORIGINAL

309820/063 2

Signals SA angeregt worden ist. Wenn somit dieses Signal SA im Datensignal nicht festgestellt worden ist, nachdem der Zeit-Wiedergewinnungs-Kreis 504 in den Erhaltungszustand gebracht worden ist, wird der Flip-Flop-Kreis 584 angeregt und der Zeit-Wiedergewinnungs-Kreis kehrt in seinen Aufnahmebetrieb zurück. Der Betriebsweise-Flip-Flop-Kreis 584 wird selbstverständlich auch dann angeregt, wenn der Empfänger abgeschaltet wird. Das Signal RCV verhindert jedoch die Rückkehr des Zeit-Wiedergewinnungs-Kreises 504 in den Empfangsbetrieb wenn der Empfänger abgeschaltet ist» wie vorab in Verbindung ιmit Fig. 4 beschrieben worden ist. Wenn der Empfänger also dann wieder eingeschaltet wird, dann wird sich der Zeit-Wieder-'ge-winnungs-Kreis zumindest sehr nahe dem Synchronisationszustand bezüglich der Wiederholungsfrequenz des ankommenden Datensignals befinden.

Da stets die Möglichkeit besteht, daß das durch den Zeit*· Wiedergewinnungs-Kreis 5O4 gegenüber dem ankommenden Datensignal um e4a l80 phasenverschoben ist, wird vom Synschronisations-Muster-Detektor 6θΟ auch das Komplement des Synchronisationssignals SA festgestellt und unter Feststellung dieses .Komplement-Signals das Signal PXC erzeugt. Das Signal PlC wird auf den Zeit-Wiedergewinnungskreis 504 gegeben, und,wie vorher in Verbindung mit Fig. 4 beschrieben worden ist, dreht dieses die

- 36 -309820/0632 _:

- 56 -

Phase des Zeitsignals um, womit eine Phasenverschiebung um l80° vermieden wird.

Synchronisations-Muster-Detektor

Der Synchronisations-Muster-Detektor 600 der Fig. 5 ist im einzelnen in dem Punktions-Blockschaltbild der Fig. 6 dargestellt. Gemäß der Fig. 6 wird das Spaltphasen-Datensignal SPDATA der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises 504 der Fig. 4 über einen oder mehrere Formungsverstärker 622 auf den Daten-Eingang eines ^-Bit-Schieberegisters 1624 gegeben. Das CLl-Zeitsignal der Sammel-Eingangsklemrne 505 des Zeit-Wiedergewinnungskreises 504 der Fig. k wird auf den Zeiteingang C des Schieberegisters 624 gegeben. Das RCV^Signal des Inverters 588 der Fig. 5 wird auf die RUckstell-Eirigangsklemme des Schieberegisters 624 gegeben.

Wenn das 4-Bit-Synchronisations-Aufnahme-Muster SA durch 1101 darstellbar ist, dann werden die Ausgangssignale Ql, Q2 und q4 der tatsächlichen Ausgangsklernme der ersten,, zweiten und vierten Stufe des Schieberegisters 624 auf drei Eingangsklemmen eines vier Eingangsklemmen aufweisenden UND-Gatters 626 gegeben und das Ausgangs signal Qj5 der falschen Ausgang^- klemme der dritten Stufe des Schieberegisters 624 auf die vierte Eingangsklemme des UND-Gatters 626. Das Signal Pl

- ."57 309820/0632

2251633

(Muster erkannt) des UND-Kreises 626 wird auf eine Eingangs klemme eines zwei Eingangsküanmen aufweisenden ODER-Gatters 628 gegeben und das Ausgangssignal SA (Synchronisations-Auf nahme-Muster erkannt) des ODER-Gatters 628 auf die Ausgangs klemme 600 A des Synchronisations-Muster-Detektors 6'OO und vielter auf den Betdebsweise-Flip-Flop-Kreis 5.8^ und den Zähler 58O mit Teiler N sowie den Inverter 581.

Die Signale QT, Q2 und Qi der falschen Ausgangsklemme der ersten, zweiten und vier-ten Stufe des Schieberegisters 624 werden auf die drei Eingangsklemmeh eines vier Eingangsklemmen auf ντο !senden UND-Gatters 6j5O gegeben und das Signal Q3 der tatsächlichen Ausgangsklemme der dritten Stufe des Schieberegisters 624 auf die vierte Eingangsklemme des UND-Gatters 630. Das Ausgangssignal PlC (Synchronisations-Muster-· Komplement erkannt) des UND-Gatters 63O wird auf die Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters gegeben und auf die Ausgangsklemme 6OOC des Synchronisations-Mus ter-Dektektors 600. Das NULL-Signal der tatsächlichen Ausgangsklemme des Betriebsweise-Flip-Flop-Kreises 584 wird auf die andere Eingangsklemme des UND-Gatters 532 gegeben und das Ausgangssignal des UND-Gatters 632 auf die andere Eingangsklemme des ODER-Gatters 628.

309820/0632

Während des Betriebs stellt gernäß Fig. 6 das RCV -Signal das Schieberegister 624 zurück, wenn der Empfänger zuerst abgeschaltet ist. Das Signal SPDATA wird durch den Pormungsverstärker 622 geformt und in das Schieberegister 624 durch das Zeitsignal CLl eingetastet.

Wenn das 4-Bit-Synchronisationsmuster SA durch den UND-Kreis 626 empfangen wird, dann nimmt das SA-Signal einen hohen Signalpegel an, und zwar für die Dauer zwischen einem CLl-Zeitimpuls und dem nächsten CL-I-Zeitimpuls. Wenn die Zählung im Auf/Ab-Zähler 6θ4 der Fig. 5 Null ist und das Komplement des 4-Bit-Synchronisationsmusters SA durch das UND-Gatter 63Ο festgestellt wird, dann nimmt das Ausgangssignal SA einen hohen Signalpegel an und das Signal PlC ebenfalls, womit die Phase des Zeitsignals CLl umgekehrt ,wird, wie vorab beschrieben worden ist. Wenn entweder das Synchronisations-Empfangsmuster oder dessen Komplement durch die UND-Gatter 626 und 63Ο festgestellt wird, dann erhöht das einen hohen Signalpegel aufweisende Ausgangssignal SA den Betriebsweise-Flip-Flop-Kreis 584 von Fig. 5» mit der Folge, daß das Signal NULL einen niedrigen Signalpegel annimmt. Daraufhin wird das UND-Gatter 632 geschlossen und durch die erfolgreiche Erkennung des Synchronisations-Empfanßsmusters SA durch das UND-Gatter 626 ein einen hohen Signalpegel aufweisendes SA-Ausganßssignal geschaffen, womit sichergestellt

- 39 -

BAD ORIGINAL

3098 20/06 3 2

wird, daß der Betriebsweise-Flip-Flop-Kreis 584 von Pig, 5 im Anregungszustand bleibt.

Außerdem wird das Ausgangssignal Ql der tatsächlichen Ausgangsklemme der ersten Stufe des Schieberegisters 624-an der Ausgangsklemme. 600 B erzeugt, und zwar als Ausgangssignal DDATA. Dieses DDATA -Signal kann zur Datenauswertung herangezogen werden, beispielsweise zur Adressenauswertung im Empfänger der erwähnten Parallelanmeldung, und zwar in Verbindung mit den erzeugten Zeitsignalen, um so die empfangene Nachricht auszuwerten. ·

Wie in Verbindung mit den Figuren 4 und 5 beschrieben worden ist, kann die l80°-Phasenunbestimmtheit durch den Zeit-Wiedergewinnungs-Kreis 504 festgestellt und korrigiert werden, und zwar durch Ändern der Phase des Zeitsignals um l80°; diese Phasenunbestimmthsit kann aber auch dadurch korrigiert werden, daß die Phase des Datensignals und nicht die des Zeitsignals geändert wird. Wenn beispielsweise gemäß Fig. 7 der Synchronisations-Muster-Detektor 600 der Figuren 5 und 6 das tatsächliche Synchronisations-Muster feststellt, dann nimmt das Signal Pl einen höheren Signalpegel an. Wenn andererseits das Komplement des Synchronisations-Empfangssignal durch den Synchronisations-Muster-Detektor 600 festgestellt wird, dann nimmt das

- 40 309820/0632

- 40 Signal PlC einen höheren Signalpegel an.

Gemäß Fig. 7 wird das Signal PlC auf die Anregungs-Eingangsklemme eines binären Multivibrators oder Flip-Flop-Kreises 700 gegeben und das Signal Pl auf die RUckstell-Eingangsklemme dieses Flip-Flop-Kreises 700. Das Signal der tatsächlichen Ausgangsklemme Q des Flip-Flop-Kreises 700 wird auf die eine Eingangsklemme eines zwei Eingangsklemmen auf- ^weisenden UND-Gatters 702 gegeben und das Ausgangesignal der falschen Ausgangsklemme (£ des Flip-Flop-Kreises 700 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 704. Das Datensignal DDATA wird auf die andere Eingangsklemme der UND-Gatter 702 und 704 gegeben und das Ausgangssignal des UND-Gatters 702 über einen Inverter 706 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 708. Das Ausgangssignal des UND-Gatters 704 wird auf die andere Eingangsklemme des ODER-Gatters 708 gegeben und das Ausgangssignal des UND-Gatters 708, also das DDATA-Signal, auf die Ausgangskietnme 710 zur nachfolgenden Auswertung.

Wenn während des Betriebs das Synchronisations-Signal, also beispielsweise das Signal SA, festgestellt wird, dann nimmt das Signal Pl einen hohen Signalpegel an,und der Flip-Flop-Kreis 700 wird zurückgestellt. Somit wird das UND-Gatter 704 geöffnet und das UND-Gatter 70? geschlossen. Das DDATA-

Signal wird somit über das geöffnete UND-Gatter JOk- und. das
ODER-Gatter 708 ohne Umkehrung mit der Ausgangsklemme 710
verbunden.

Wenn jedoch das Komplement des Synchronisations-Signals festgestellt wird, dann nimmt das Signal PlC einen hohen
Signalpegel an und regt den Flip-Flop-Kreis 700 an, womit
das UND-Gatter 702 geöffnet und das UND-Gatter 704 geschlossen wird. Das Signal DDATA wird somit mit der Ausgangsklemme 710 über das gelöffnete UND-Gatter 702, den Inverter 706 und das ODER-Gatter 708 verbunden, wobei an der Ausgangsklemme 710
das Signal DDATA im umgekehrten Zustand anlangt. Während bei diesem Schaltzustand das DDATA- Signal umgedreht wird, erfolgt ebenfalls eine Umdrehung des Zeitsignales, und zwar bezüglich des empfangenen DDATA-Signals und wenn somit das umgekehrte
DDATA-Signal durch das Zeitsignal ausgewertet wird, dann ergibt sich, eine richtige Auswertung. ' '

Um in einem bestimmten, bei der Erfindung verwendeten
Datenemp&nger eine Anpassung an die gewünschte Fehlertoleranz zu erreichen, kann es wünschenswert sein, den Zeit-Wiedergewinnungs-Kreis nach der Erfindung so auszubilden, daß er auf Fehler im ankommenden Datensignal nicht anspricht, wenn diese unterhalb einer vorgegebenen Menge liegen. Beispielsweise kann ein Auf/Ab-Zähler verwendet werden, wie er in der erwähnten

- te - · BAD ORIGiNAL

309 820/0632

Parallelanmeldung beschrieben ist. Da der Zeit-Wiedergewinnungs-Kreis, wie er vorab anhand der Fig. 4 und 5 beschrieben worden ist, im Erhaltungsbetrieb so stabil ist, daß er derartigen Fehlern im Datenstrom angepaßt ist, kann die Verwendung eines Auf/Ab-Zählers, der den Zeit-Wiedergewinnungs-Kreis im Erhal-, tungsbetrieb so lange hält, bis eine vorgegebene Zahl von Fehlern im Datenstrom festgestellt worden ist oder bis die Menge an festgestellten Daten einen vorgegebenen Wert überschreitet, vorgesehen werden, wie in der erwähnten Parallelanmeldung beschrieben ist.

Wenn beispielsweise das Datenformat von Fig. 2 verwendet wird, dann kann das Synchronisationssignal SA₇ wie vorbeschrieben, festgestellt und auf eine Eingangsklemme eines zwei Eingangsklemmen auf v/eisenden ODER-Gatters 712 gegeben werden. Der 32-0-Teil des Datensignals oder irgend ein anderer geeigneter Teil desselben wird auf die andere Eingangsklemme des ODER-Gatter:-; 712 gegeben und das Ausgangssignal des ODER-Gatters 712 auf die Auf-Eingangsklemme eines üblichen Auf/Ab-Zählers 714.

Das Komplement des festgestellten Synchronisations-Empfangssignales SA und das Komplement des festgestellten 32-0-Signals werden auf die zwei Eingangsklemmen eines zwei Eingangsklemmen aufweisenden ODER-Gatters 7l6 gegeben, dessen

BAD ORIGINAL

309820/0632

Ausgangssignal auf die Ab-Eingangsklemme des Äuf/Ab-Zählers 714 gegeben wird. Das NULL-Signal des Auf/Ab-Zählers 714 wird auf eine Ausgangsklemme 718 und das NULL-Signal des Auf/ Ab-Zählers 7*4 auf ^d:Le Ausgangskletnme 720 gegeben.

Wenn im Betrieb das Signal SA einen hohen Signalpegel -annimmt, anzeigend, daß das Synchronisations-Empfangssignal SA festgestellt worden ist, dann wird der Auf/Ab-Zähler um die Zählung eins erhöht. Wenn außerdem bei Verwendung des in Fig. 2 beschriebenen Datenformats die J2 NULL-Signale zwisäien nacheinanderufolgenden SA-Synchronisationssignalen gezählt werden und jedes Mal J2-Null-Signale nacheinander gezählt worden sind, dann nimmt das 32-Null-Signal einen hohen Signalpegel an, womit der Auf/Ab-Zähler ebenfalls erhöht wird. Auf diese Welse kann der Auf/Ab-Zähler auf eine vergebene Zählung erhöht werden, beispielsweise die Zählung 3, zu welchem Zeitpunkt dann der Zähler gegenüber einer weiteren Erhöhung ge- · sperrt wird. -

Wenn der Auf/Ab-Zähler die Zählung 5 erreicht hat, dann müssen drei nacheinander_JOlgende Fehler im SA-Signal und in den Null-Teilen des Datensignals festgestellt werden, um den Auf/Ab-Zähler wieder abzusenken, und zwar durch Aufprägen der Signale SA und der 32-Null-Signale auf die Ab-Eingangsklemme des Zählers, und zwar um ihn auf den Viert Null abzusenken.

- 44 -309820/0632

_ 44 -

Die NULL- und NULL-Ausgangssignale des Auf/Ab-Zählers können somit anstelle der Signale des Betriebsweise-Flip-Flop-Kreises 5S^ der Fig. 5 dazu verwendet werden, zwischen der Empfangs- und der Erhaltungsweise des Zeit-Wiedergewinnungs-Kreises zu wählen.

Vorteile der Erfindung

Aus der vorhergehenden Beschreibung ergibt sich, daß die Erfindung bezüglich der bisherigen Einrichtungen zum Erzeugen von Zeitsignalen und Synchronisationssignalen bei der Übermittlung von Daten wesentliche Vorteile erbringt.

So kann beispielsweise das öirtlich erzeugte Zeitsignal schnell mit dem ankommenden Datensignal sowohl mit Hinblick auf die Frequenz als auch mit Hinblick auf die Phase synchronisiert und daraufhin mit hoher Stabilität im Synchronisatlonszustand gehalten werden. Während der ursprünglichen Synchronisation besitzt die erfindungsgemäße Vorrichtung eine Synchronisations-Antwortgeschwindigkeit, welche die Durchführung der Synchronisation bei einem J5 Decibel-IF-Signal/ Rauschen-Verhältnis schon bei Aufnahme von 2 Bits des Datensignals ermöglicht. Nach Erreichung der Synchronisation wird die Antwortgeschwindigkeit der Einrichtung nach der Hfindung

309820/0632

wesentlich gesenkt, so daß die Erhaltung der Synchronisation mit großer Stabilität erfolgt.

Infolge der schnellen Erreichung der Synchronisation ist nur ein kleiner Teil des ankommenden Datenstroms für die Synchronisation erforderlich, womit eine "bessere Aus-, nutzung der Datenübermit't lungs zeit möglich ist. Diese ochnel-v Ie Synchronisation des Zeitsignals mit dem ankommenden Datensignal erlaubt darüberhinaus einen intermittierenden Betrieb des Empfängers, ohne nachteilige Einwirkungen auf die Datenübermittlungsmenge und die Genauigkeit des Daten.empiangs Wenn die Erfindung beispielsweise in Verbindung mit einem Datenempfänger nach der erwähnten Parallelanmeldung P ..... angewendet wird, dann beträgt die Wahrscheinlichkeit 0,942 die Synchronisation in einer vollen DatenübertragungsSekunde zu erreichen, d. h. innerhalb eines Ilauptrahiaens, \md zwar bei einer Bit-3?ehlermenge von 0,01; dies in Gegenüberstellung zur Wahrscheinlichkeit einer Falschsynchronisation von 10" . Bei einer Fehlerrate von 0,01 beträgt das V/alirscheirilichkeitsverhältnis 0,9995 bis 10 "^ Bino3? richtigen zu einer falschen Synchronisation.

Zusätzlich zu der schnellen Synchronisation und der hohen Rauschunempfindlichkeit der erfindungsgemäßen Vorrichtung vermag diese, Fehler im Datenstrom zu tolerieren und eine exakte Zeitgabe'auch während langer

- BAD ORlQINAL

309820/0632

1 r

zu gewährleisten. Dartlberhinaus wird eine l80°-Phasenunbestimratheit, die zwischen dem ankommenden Datenstrom und dem örtlich erzeugten Zeitsignal bestehen kann, schnell festgestellt und eine l80 -Phasenverschiebung nahezu augenblicklich durch das erfindungsgemäße System eliminiert.

Die Fähigkeit der schnellen Erkennung einer Phasenunbestimmtheit und der Korrektur einer l80 -Phasenverschiebung dient nicht nur dazu, die Verwendung von Daten mit doppelter Modulation-Bit-Rate zu ermöglichen, wodurch ein schneller Empfang erreicht wird, sondern auch dazu, eine Umschaltung der Betriebsweise zu ermöglichen, wodurch der VCO-Kreis und die Phasensperrschleife in einen Synchronisations-Erhaltungs-Betrieb hoher Stabilität umgeschaltet werden können. Die schnelle Auflösung der Phasenunbestimmtheit erleichtert außerdem die richtige Erkennung eines Synchronisationswortes in einem digitalen Datensignal, unabhängig von einer Phasenverschiebung relativ zum Bezugs-Zeitsignal.

Sollte während einer Datenlibertragungsperiode die Synchronisation verloren gehen, so wird nicht die gesamte Datenperiode verloren, weil der Synchronisationskreis der Erfindung wieder auf den schnellen Empfangsbetrieb umschaltet, wenn ein derartiger Synchronisationsverlust auftritt und daraufhin

- 47 -

BAD ORIGINAL

309820/0632

- 47 -

schnell die Synchronisation wieder hergestellt und erneut in den hochstabilen Erhaltungszustand übergegangen wird.

Außerdem verbraucht die Vorrichtung nach der Erfindung sehr wenig Energie und die physikalische Kleinheit der Schaltkreise macht die Erfindung insbesondere dann vorteilhaft, wenn die' Erfindung in Verbindung mit Ruf empfangen Vervrendung findet, wie sie in der erwähnten Parallelanmeldung P ...... beschrieben sind. Die vorliegende Erfindung hat jedoch auch zahlreiche andere Anwendungsmöglichkeiten in der Datenübertragung und der Datensteuerung entfernter Geräte. Selbstverstäsndlich sind viele Abwandlungen möglich, ohne den Bereich der Erfindung zu verlassen.

- 48 -

BAD ORIGINAL

309820/0632

Claims (1)

1. PATENTANSPRÜCHE

   l.J Verfahren zum Synchronisieren eines örtlich erzeugten Zeitsignals mit einem Datensignal, das von einem entfernten Ort her empfangen wird, dadurch gekennzeichnet, daß die Frequenz des örtlich erzeugten Zeitsignales um einen ersten Änderungsbetrag modifiziert wird, bis die Synchronisation des örtlich erzeugten Zeitsignales mit dem Datensignal innerhalb vorgegebener Grenzen erreicht ist, um so eine schnelle Synchronisation zu erzielen, und daß dann die Frequenz des örtlich erzeugten Zeitsignales um einen zweiten Änderungsbetrag modifiziert wird, der kleiner 1st als der erste Änderungsbetrag, um so die Synchronisation des örtlich erzeugten Zeitsignals mit dem Datensignal in stabiler Weise aufrecht zu erhalten.

   2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die übergänge im Signalpegel des Datensignals festgestellt und die Frequenz des örtlich erzeugten Zeitsignals In Abhängigkeit von der Frequenz der festgestellten Übergänge modifiziert wird.

   309820/0632

   ■ ■ · - 49 -

   5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Datensignal ein vorbestimmtes Bit-Muster festgestellt · und die Zeitsignal-Frequenzmodifikation in Abhängigkeit vom vorbestimmten Bit-Muster betragsmäßig geändert wird.

   4. Verfahren nach Anspruch 1,2 oder j5, dadurch gekennzeichnet, daß die Phasenbeziehung des örtlich erzeugten Zeitsignals zum Datensignal festgestellt und eine vorbestimmte Phasenbeziehung zwischen dem örtlich erzeugten Zeitsignal und dem Datensignal in Abhängigkeit davon hergestellt wird.

   5» Verfahren nach Anspruch 1, dadurch gekennzeichnet/ daß das örtlich erzeugte Zeitsignal eine Wiederholungsfrequeriz aufweist, die über einen Wiederholungsfrequenzbereich veränderlich ist, welcher eine Wiederholungsfrequenz enthält, die auf.'... die Wiederholungsfrequenz der Übergänge des digitalen Datensignals bezogen ist, und daß die Phase der Übergänge des digitalen Datensignals mit der Phase des örtlich erzeugten Zeitsignals verglichen wird, um so ein Steuersignal für die Änderung der Wiederholungsfrequenz des örtlich erzeugten Zeitsignals zu erhalten.

   6. Verfahren nach Anspruch 5, gekennzeichnet durch die Erzeugung eines örtlichen Zeitsignals mit einer der Bittnenge des Datensignals angenähert gleichen Wiederholungafrequenz

   - 50 - BAD ORIGINAL.

   309820/0632

   einer von zwei vorgegebenen, auf das Datensignal bezogenen Phasenbeziehungen, dadurch, daß die Wiederholungsfrequnez des örtlich erzeugten Zeitsignals um den Faktor zwei dividiert und ein Teil des digitalen Datensienals in Abhängigkeit vom lokal erzeugten Zeitsignal entschlüsselt wird , um so festzustellen, welche der beiden vorgegebenen Phasenbeziehungen zwischen dem örtlich erzeugten Zeitsignal und dem digitalen Zeitsignal besteht.

   7. Verfahren nach Anspruch 6, gekennzeichnet durch die Speicherung des Steuersignals für die Steuerung der Wiederholungsfrequnez des örtlich erzeugten Zeitsignals in Abwesenheit eines Datensigrials.

   8. Verfahren nach Anspruch 5, gekennzeichnet durch die Erzeugung eines Steuersignals durch die Integrierung einer Reihe von Impulsen, die eine Wlederholungsfrequenz angenähert gleich der VJlederholungsfrequenz der Übergänge aufweisen, und deren Dauer, welche auf die Phasendifferenz zwischen den übergängen und dein örtlich erzeugten Zeitsignal bezogen ist.

   9. Verfahren nach Anspruch 0, gekennzeichnet durch die Än derung der Zeitkonstantu der Integration von einem vorgegebenen Viert auf einen höheren vorgegebenen Wert in Abhängigkeit von dem vorgegebenen Teil des Datensignals.

   - 51 -

   BAD ORIGINAL

   309820/063 2

   10. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 zürn Synchronisieren eines örtlich erzeugten Zeitsignales mit einem empfangenen Signal, gekennzeichnet durch mit einer ersten Antwortgeschwindigkeit arbeitende.Mittel zum schnellen Herstellen einer vorgegebenen Wiederholungsfrequenz und Phasenbeziehung zwischen dem Örtlich erzeugten Zeitsignal und dem empfangenen Datensignal, durch Mittel zum Peststellen eines vorgegebenen Synchronisationssignals im empfangenen Datensignal und durch mit einer zweiten Antwortgeschwindigkeit arbeitende Mittel zum Erhalten der erzielten Wiederholungsfrequenz- und Phäsenbeziehungen in Abhängigkeit von der Feststellung des vorgegebenen Synchronisationssignals,.

   11» Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Äntwortgeschwindlgkeit wesentlich hoher ist als die zweite Antwortgesöhwindlgkeit, wodurch die vorgegebene Beziehung mit hoher Stabilität und bei vergleichsweise geringer Beeinflussung durch tolerierbare Fehler im Datensignal aufrechterhalten wird, und zwar nach dem die vorbestimmte Beziehung schnell erreicht und das Synchronisationssignal festgestellt worden ist.

   12. Vorrichtung nach Anspruch 10 oder 11, gekennzeichnet durch Mittel zum Feststellen des Komplements des vorgegebenen Synchronisationsmusters im Datensignal und durch Mittel

   - 52 309820/0632

   zum Steuern der Phase des örtlich erzeugten Zeitsignals in Abhängigkeit entweder vom festgestellten Synchronisationsmuster oder von dessen. Komplement.

   13· Vorrichtung nach Anspruch 12, gekennzeichnet durch Mittel zum Speichern eines Steuersignals, um so während der Ab-. Wesenheit des Datensignals die Änderungsmittel steuern zu können.

   14. Vorrichtung nach einem der Ansprüche 10 bis 13» dadurch ' gekennzeichnet, daß der Generator zum Erzeugen des örtlichen Zeitsignals Mittel zum Erzeugen eines ersten Signals aufweist^ dessen Wiederholungsfrequenz über einen Wiederholungsfrequenabereich veränderbar ist, welcher ein Vielfaches der Wiederholungsfrequenz der Übergänge des Datensignals enthält, und ferner Mittel aufweist zum Teilen der Wiederholungsfrequenz des zuerst erzeugten Signals durch das Vielfache, um so ein örtlich erzeugtes Zeitsignal zu erhalten, dessen Wiederholungsfrequenz angenähert gleich ist der Bitmenge des Datensignal und das eine von zwei vorgegebenen Phasenbeziehungen relativ zum Datensignal einnimmt.

   15. Vorrichtung nach Anspruch 14, gekennzeichnet durch Mittel zum Entschlüsseln eines Teils des Datensignals in Abhängigkeit vom örtlich erzeugten Zeitsignal und durch von dem entschlüsselten Teil des Datensignals abhängige Mittel zum Festr-

   309820/0632

   - 53 -

   - .53 -

   stellen, welche der beiden vorgegebenen Phasenbeziehungen zwischen dem örtlich erzeugten Zeitsignal und dem Datensignal tatsächlich vorliegt.

   16. Vorrichtung nach Anspruch 1Oj dadurch gekennzeichnet, daß das Datensignal ein digitales Spaltphasen-Daten-Modulationssignal ist und daß die Wiederholungsfrequenz des örtlich erzeugten Zeitsignals in Abhängigkeit von einem Steuersignal geändert wird, das seinerseits in Abhängigkeit von einem Vergleich der Phase der Übergänge des Modulationssignals mit der Phase des örtlich erzeugten Zeitsignals geändert wird.

   309 8 2 0/0632

   SY

   Lee rs e l