DE2234310A1

DE2234310A1 - Logischer schaltkreis mit mindestens einer taktleitung

Info

Publication number: DE2234310A1
Application number: DE2234310A
Authority: DE
Inventors: Richard Harry Heeren
Original assignee: Teletype Corp
Current assignee: AT&T Teletype Corp
Priority date: 1971-07-12
Filing date: 1972-07-12
Publication date: 1973-02-08
Also published as: GB1399913A; US3789239A; JPS5434291B1; CA957734A

Description

Wiinliauser

München, den ί ²· «Mi 19 T 338 - Dr.Hk/bgr .

Teletype Corporation

in Skokie, Illinois, V.St.A.

Logischer Schaltkreis mit mindestens einer Taktleitung

Die Erfindung betrifft einen logischen Schaltkreis mit mindestens einer Taktleitung, einem Speicherglied, dem vom Eingang des Schaltkreises kommende binäre Signale über ein Kopplungsglied zugeführt werden können und einer in Abhängigkeit von dem Zustand des Speicherg^iedes gesteuerten Torschaltung, die binäre Signale auf den Ausgang des Schaltkreises gibt.

In der deutschen Patentanmeldung P 20 22 255.3 ist ein logischer Schaltkreis dieser Art beschrieben, der einen Phasenaufspalter darstellt und nachstehend als Zelle bezeichnet wird. Zwei solcher Phasenaufspalterzeilen, die das Komplement eines logischen Signals liefern, können zusammen zur Bildung einer Speicherstufe in einem mehrstufigen Schieberegister dienen. In Form einer integrierten Schaltung sind solche Anordnungen kompakt, haben grundsätzlich hohe Arbeitsgeschwindigkeit und hohe Zuverlässigkeit.

- 2 209886/1302

Aufgabe der Erfindung ist es, die Packungsdichte, die Arbeitsgeschwindigkeit und insbesondere die Zuverlässigkeit einer derartigen Schaltung weiter zu verbessern. Zu diesem Zweck ist ein logischer Schaltkreis der angegebenen Art erfindungsgemäfl gekennzeichnet durch ein gesondertes Kopplungsglied zwischen der Taktleitung und dem Steuereingang der Torschaltung zur Unterstützung des gegebenenfalls am Speicherglied auftretenden binären Signals.

Das gesonderte Kopplungsglied gewährleistet eine zuverlässige Betätigung des Schaltkreises auch bei niedrigem Signalpegel und starken Schwankungen desselben.

Vorzugsweise ist das Kopplungsglied ebenfalls als Torschaltung ausgebildet und mit einer zweiten Taktleitung verbunden, um so zuerst das Eingangssignal auf das Speicherglied zu geben und dann die andere Torschaltung zwecks Weitergabe des gespeicherten Signals zum Ausgang zu öffnen. Am Ausgang kann ein weiteres Speicherglied vorgesehen sein, das ebenfalls mit einem gesonderten Kopplungsglied zwischen der erwähnten Taktleitung und der Ausgangsklemme zusammenwirkt, um die Bildung des Ausgangssignals zu unterstützen.

Wenn der logische Schaltkreis innerhalb einer integrierten Schaltung ausgebildet ist, stellen vorzugsweise die beiden Speicherglieder innere Kapazitäten der integrierten Schaltung

209886/1302 " - 3 -

dar, während die gesonderten Kopplungsglieder aus diskret ausgebildeten Kondensatoren der logischen Schaltung bestehen.

Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung beschrieben. Hierin sind:

Fig. 1 ein Schaltbild zweier Zellen eines erfindungsgemäß aufgebauten Schieberegisters und

Fig. 2 eine Darstellung des Spannungsverlaufes an verschiedenen Stellen der Schaltung nach Fig. 1.

In der Schaltung nach Fig. 1 tritt am Ausgangskondensator einer vorhergehenden Speicherstufe ein Datensignal in Form einer Spannung auf, auf welche der Kondensator" aufgeladen ist. Das Signal ist binär, d.h. es kann entweder den Wert Null annehmen, der als Spannung Null (Erde) definiert ist, oder es nimmt den Wert 1 an, der eine wesentlich negative Spannung darstellt. Das binäre Signal gelangt auf eine Eingangsklemme 10, die mit einer ersten gesteuerten Elektrode 12 eines Feldeffekttransistors (FET) 14 verbunden ist. Die Steuerelektrode 16 des Transistors 14 ist mit. einer Taktleitung 18 verbunden, über die der Transistor 14 periodisch mit einem Taktsignal 0* (Kurve A in Fig. 2) beaufschlagt wird. Dieses Taktsignal bewirkt, daß der Feldeffekttransistor 14 die Information von der Eingangsklemme 10 zu einem Kondensator 20 durchläßt, wenn das Taktsignal 0^ negativ ist.

209 886/ 1.30 2 " ⁴ "

Das Taktsignal 0 wird ferner auf die gemeinsamen gesteuerten Elektroden 22 und 24 zweier parallel geschalteter Feldeffekttransistoren 26 und 28, sowie auf die Steuerelektrode 30 des Transistors 26 gegeben. Der FET 26 wird hierdurch geöffnet, wenn 0. negativ ist, wodurch ein Kondensator 32 im wesentlichen auf den negativen Spannungspegel des Taktsignals 0* aufgeladen wird.

In der dargestellten Ausführungsform werden MOS-Feldeffekttransistoren mit p-Kanal im Stromfreigabemodus verwendet. Ein solcher MOSFET führt solange Strom, als seine Steuerelektrode erheblich stärker negativ als seine Stromzuführelektrode ist, d.h.größer als die MOSFET-Schwellenspannung, die typisoh etwa 3 Volt beträgt. Wenn die Spannung an 0« zu etwa -20 Volt gewählt wird, lädt sich der Kondensator 32 auf etwa -17 Volt auf, Ferner wird eine positive Spannung, die in einer solchen Schaltung fast überall auftreten kann, schnell zur Erde abgeleitet, weil ein MOSFET mit p-Kanal gewöhnlieh auf einem geerdeten Substrat von n-Typ aufgebaut ist und eine große Anzahl von Ableitungskanalen zur Erde über ρ-η-Übergänge aufweist.

Wenn das Taktsignal 0^ auf Erdpotential zurückkehrt, wird der FET 26 gesperrt, aber der Kondensator 32 kann auf eine wesentlich negative Spannung (typisch etwa -17 Volt) aufgeladen

209886/1302

bleiben. Der Zustand des FET 28 wird durch die im Kondensator 20 gespeicherte Signalspannung gesteuert. Wenn ein wesentlich

negatives Signal (mehr negativ als etwa -3 Volt) am Kondensator 20' auftritt, gelangt dieses negative Signal auf die Steuerelektrode 34 des FET 28. Der FET 28 wird von dem binären Signal "!"(wesentlich negative Spannung) an seiner Steuerelektrode 34 geöffnet und entlädt den Kondensator 32 auf die dann auf der Taktleitung 18 herrschende Spannung NuIl.

Wenn dagegen ein Signal "0" (Erdpotential) am Kondensator 20 auftritt, bleibt der FET 28 gesperrt, so daß die wesentlich negative Spannung (etwa -17 Volt) am Kondensator. 32 bestehen bleibt und auf den Ausgang 41 gelangt.

Auf diese Weise nimmt das am Kondensator 32 auftretende Signal stets in einem festen Zeitintervall nach der Rückkehr des Taktsignals #L auf Erdpotential den umgekehrt binären Wert des Signals am Kondensator 20 an.

Eine gewisse Zeit nach Beendigung des Taktimpulses 0^ und Rückkehr der Taktleitung 18 auf Erdpotential, begingt ein zweiter Taktimpuls 0p (Kurve B in Fig. 2), der von einer zweiten Taktleitung 40 geführt wird. Ein Feldeffekttransistor 42, der dem FET 14 entspricht, ist mit seiner Steuerelektrode 44 an die Leitung 40 angeschlossen, während seine gesteuerte Elektrode 46 mit dem Punkt 41 verbunden ist. Demgemäß öffnet

209886/1302 - ⁶ ~

- β

der negative Taktimpuls 0₂ ^{auf der} Leitung 40 den Transistor 42, der dann den Kondensator 32 mit einem weiteren Kondensator 48 verbindet, der an die andere gesteuerte Elektrode 50 des FET 42 angeschlossen ist.

Wenn der FET 28 von einer wesentlich negativen Spannung am Kondensator 20 über seine Steuerelektrode 34 geöffnet ist, wird der Kondensator 48 ebenfalls während des Taktimpulses 0₂ über die geöffneten Feldeffekttransistoren 42 und 28 entladen. Ebenso wird dann, wenn der Feldeffekttransistor 28 von einem Erdpotential am Kondensator 20 gesperrt gehalten wird, der Kondensator 48 auf eine wesentlich negative Spannung aufgeladen, indem er die auf dem Kondensator 32 befindliche Ladung teilt.

Die Spannung, auf die sich der Kondensator 48 auflädt, hängt im wesentlichen vom Kapazitätsverhältnis der Kondensatoren

und 48 ab. Wenn die Kapazitäten der beiden Kondensatoren gleich groß wären, würde sich der Kondensator 48 auf etwa

- 8 1/2 Volt aufladen, während der Kondensator 32 sich um den gleichen Betrag entladen würde, so daß ein Gleichgewicht bei etwa - 8 1/2 Volt entsteht. Ist der Kondensator 32 größer und der Kondensator 48 kleiner, so liegt die Gleichgewichtsspannung höher und umgekehrt. Vorzugsweise ist die Kapazität des Kondensators 32 etwa dreimal so groß, wie diejenige des Kondensators 48. Dann ergibt sich eine Gleichgewichtsspannung

209886/1302

von etwa -13 Volt.

Während der Periode des Taktimpulses 0₂ wird ein Kondensator 54 über einen Feldeffekttransistor 56, der dem FET 26 entbricht, auf eine wesentlich negative Spannung aufgeladen. Der Kondensator 54 entspricht dem Kondensator 32.

Nach Beendigung'des Taktimpulses ^ gelangt eine wesentlich negative Ladung (mehr negativ als -3 Volt) am Kondensator 48' auf die Steuerelektrode 57 eines FET 58 und bewirkt, daß der

Rrd-

Kondensator 54 sich über den FET 58 auf das/Potential entlädt, liegt jedoch am Kondensator 48 Erdpotential, so bleibt der FET 58 gesperrt und verhindert den Kondensator 54 an der Entladung. Die am Kondensator 54 vorhandene Spannung ist an einer Ausgangsklemme 60 verfügbar, die der Eingangsklemme 10 der nächsten Stufe des Schieberegisters entspricht.

Di« bisher beschriebenen Schaltungselemente bilden zwei funktionell identische Zellen 62 und 63 mit den Feldeffekttransistoren 14, 26 und 28, bzw. 42, 56 und 58, die mit gegenüberliegenden Taktleitungen verbunden sind. Jede dieser Zellen ist ein Negator. Nach zwei Negationen ist also der Binärwert des am Ausgang 60 auftretenden Signals wieder identisch mit dem gleichen Signal, das am Eingang 10 auftrat, nur um eine Taktperiode verzögert. Eine Taktperiode ist definiert als die Zeit vom Beginn eines Taktimpulses 0-,

2098B6/ 1 302

bis zum Ende des folgenden Taktimpulses 0₂· Somit bilden die beiden Zellen 62 and 63 eine vollständige Speicherstufe 64, die ein Datensignal von einer vorhergehenden Stufe 65 empfängt und dasselbe nach Ablauf der Taktperiode auf die nachfolgende Stufe 66 weitergibt.

Die Leitfähigkeit eines Feldeffekttransistors ist angenähert proportional zum Quadrat des Wertes, um den die Spannung zwischen Steuerelektrode und Stromlieferelektrode die Schwellenspannung übersteigt. Deshalb kann eine geringe Zunahme der Steuerspannung die Leitfähigkeit eines Feldeffekttransistors stark erhöhen und so die Arbeitsgeschwindigkeit der betreffenden Schaltung steigern. Die schnellere Entladung eines Schaltelement_s gewährleistet auch größere Zuverlässigkeit, da so die Kondensatoren vollständig entladen sind, bevor der nächste Taktimpuls eintrifft.

Die Leitfähigkeit eines Feldeffekttransistors ist angenähert proportional zu seiner aktiven Fläche auf der Oberfläche einer Halbleiterscheibe, die als Substrat einer integrierten Schaltung dient. Wenn die Stromfreigabe des Feldeffekttransistors 28 erhöht werden kann, läßt sich die aktive Fläche der Feldeffekttransistoren 14 und 28 verringern und trotzdem die gleiche Arbeitsgeschwindigkeit der gesamten Schaltung beibehalten. Bei der Herstellung integrierter Schaltungen nimmt die Ausbeute, d.h. der Prozentsatz der verwendbaren Bau-

— 9 —

209886/1302

elemente in einem gleichzeitig hergestellten Abschnitt, im allgemeinen mit der Verringerung der aktiven Fläche der Bauelemente zu.

Um die Steuerspannung des Feldeffekttransistors 28 etwas zu erhöhen und so dessen Leitfähigkeit zu verstärken, ist in der dargestellten Schaltung ein kleiner Zusatzkondensator 70 zwischen der Steuerelektrode 34 und der gegenüberliegenden Taktleitung 40 ausgebildet. Dadurch wird die Steuerelektrode 34 etwas stärker negativ, wenn der Taktimpuls 0₂ auftritt.

Es wurde gezeigt, daß der Kondensator 48 während des Taktimpulses 02 auf das an der Taktleitung 18 herrechende Erdpotential entladen wird, falls eine wesentlich negative Spannung am Kondensator 20 vorhanden ist und so auf die Steuerelektrode 34 des FET 28 gelangt. Deshalb beschleunigt die während des Taktimpulses 0₂ eintretende Spannungserhöhung über den Kondensator 70 die selektive Entladung der Kondensatoren 32 und 48. Dadurch läßt sich eine raschere Taktfolge ermöglichen. Ferner kann die raschere Entladung der Kondensatoren die Zuverlässigkeit der Schaltung erhöhen, weil Fehler infolge unzureichender Entladung in der zur Verfügung stehenden Zeit vermieden werden.

Die Spannungserhöhung über den Kondensator 70 muß kleiner als die Schwellenspannung eines Feldeffekttransistors sein, weil der Transistor 28 nicht geöffnet werden darf, wenn der Kon-

- 10 209886/1302

densator 20 entladen ist (binäre "0") und das Erdpotential auf die Steuerelektrode 34 gibt. In diesem Falle darf also die Schwellenspannung des FET 28 durch den vom Kondensator 70 übertragenen Spannungsstoß nicht überschritten werden. Diese Bedingung kann durch Wahl der Kapazität des Kondensators 70 in Abhängigkeit von der Kapazität des Kondensators und der Spannung des Taktimpulses 0₂ eingehalten werden. Im Falle eines Feldeffekttransistors mit einer Schwellenspannung von angenähert 3 Volt empfiehlt sich eine Überspannung von etwa 1 bis 2 Volt. Der Kondensator 70 hat in diesem Falle einen sehr kleinen Weit von etwa einem Zehntel der Kapazität des Kondensators 20, so dlfl die Eesamtkapazität der Speicherschaltung nicht wesentlich erhöht wird. Eine höhere Gesamtkapazität würde die Arbeitsgeschwindigkeit der Schaltung herabsetzen.

Die zweite Zelle 63 (Feldeffekttransistoren 42, 56, 58) der Speicherstufe kann ebenfalls eine Spannungsunterstützung erfahren, indem ein Zusatzkondensator 72 zwischen die Taktleitung 18 und die Steuerelektrode 57 des Feldeffekttransistors 58 eingeschaltet wird. Die Wirkungsweise des Kondensators 72 ist identisch mit derjenigen des Kondensators 70.

Es wurde weiter oben darauf hingewiesen, daß bei gesperrtem Feldeffekttransistor 28 der negativ geladene Kondensator 32 seine Ladung mit dem Kondensator 48 teilen muß, wenn der

- 11 -

209886/1302

Taktimpuls, 0₂ den Feldeffekttransistor 42 öffnet. Dies bedeutet, daß der Kondensator 48 keine volle negative Ladung (vorzugsweise etwa -17 Volt) hat und daß die Kondensatoren 32 und 48 so abgestimmt sein müssen, daß mindestens etwa -10 Volt (vorzugsweise -13 Volt) am Kondensator 48 auftraten.

Die Abstimmung der Kondensatoren 32 und 48 ergibt weitere Beschränkungen für die ArbeitsgeschwiÄdigkeit der Schaltung, sowie für die Verringerung der aktiven Fläche der. Feldeffekttransistoren. JEs wurde bereits oben auf die Vorteile einer vollständigen Aufladung der Kondensatoren 20 und 48 hingewiesen.

Um den Kondensator 48 nahezu vollständig aufzuladen (vorzugsweise auf etwa -17 Volt), ist in der vorliegenden Schaltung ein weiterer Zusatzkondensator 80 zwischen die gesteuerte Elektrode 46 des Feldeffekttransistors 42 und die Taktleitung 40 eingeschaltet. Zu Beginn des Taktimpulses 0₂ sucht die Kopplung über den Kondensator 80 die Spannung am Kondensator 32 merklich stärker negativ zu machen. Das Ausmaß der Spannungsüberhöhung vom Kondensator 80 hängt von der Spannung des Taktimpulses 0₂ ^und äem Verhältnis der Kapazitäten der Kondensatoren 32, 48 und 80 ab. Wenn der Kondensator 80 zugefügt wird, kann der Kondensator 32 kleiner gemacht werden, um dieselbe Gesamtkapazität der Schaltung beizubehalten.

20 9 886/1302 -12-

Insbesondere kann die Kapazität des Kondensators 32 vom dreifachen Wert des Kondensators 48 auf einen Wert gleich der Kapazität des Kondensators 48 herabgesetzt werden. Wenn die Kapazität des Kondensators 80 dann doppelt so groß wie diejenige des Kondensators 48 gemacht wird, bleibt die gesamte Schaltkapazität unverändert. Wenn nun die Höhe des Taktimpulses 02 weiter etwa -20 Volt beträgt, bewirkt die kapazitive Kopplung des Kondensators 80, daß die Endspannung des Kondensators 48 etwa -17 Volt beträgt; an dieser Stelle wird der Transistor 42 gesperrt, weil seine Spannung zwischen Steuerelektrode und gesteuerter Elektrode dann niedriger als die Schwellenspannung von 3 Volt wird, die zur.Aufrechterhaltung der Öffnung des Feldeffekttransistors 42 erforderlich ist; ohne den Kondensator 80 würde di^aer Zustand bereits bei -13 Volt auftreten.

Der Kondensator 80 ändert die in den Kondensatoren 32 und 48 gespeicherten Binärdaten nicht. Wird der Feldeffekttransistor 28 durch eine Ladung des Kondensators 20 offengehalten, so sind die Kondensatoren 32, 48 und 80 trotzdem lang vor dem Ende des Taktimpulses 0₂ über den geöffneten Feldeffekttransistor 28 entladen. Der Feldeffekttransistor 58 wird dann immer noch durch die vernachlässigbare Spannung am Kondensator 48 gesperrt gehalten.

Ein entsprechender Zusatzkondensator 82 ist auch für die

- 13 209886/1302

nächste Zelle 63 des Speichergliedes vorgesehen«, Der Zusatzkondensator 82 funktioniert in gleicher Weise wie der Kondensator 80.

Es ist klar, daß die Zusatzkondensatoren 80 und 82 eine höhere Arbeitsgeschwindigkeit ermöglichen*, wenn die Arbeitsgeschwindigkeit ungeändert bleibt, können statt dessen die Feldeffekttransistoren 14, 28, 42 und 58 kleiner gemacht werden'.

Die Kondensatoren 20 und 32 treten,bei einem MOS-Feldeffekttransistor zwangsläufig auf. Dagegen besteht normalerweise keine merkliche kapazitive Kopplung zwischen den Elektroden des Feldeffekttransistors 28 und der Taktleitung 40. Deshalb müssen die Kondensatoren 70 und 80 bewußt ausgebildet werden.

Die Betriebsweise einer Schieberegisterstufe' 64 in Fig. 1 soll nun an Hand des Beispiels der Signalfolge "1,0" in den zwei aufeinanderfolgenden Taktperioden gemäß Fig. 2 im einzelnen erläutert werden.Zu Beginn der ersten Taktperiode v(Zeitpunkt t_Q in Fig. 2) wird bereits eine Spannung, die das erste Bit (binäre "1") der erwähnten Signalfolge darstellt, von der vorhergehenden Speicherstufe 65 auf die Eingangsklemme 10 der ersten Zelle 62 gegeben. Dies geschieht mittels entsprechender Aufladung des Ausgangskondensators 54 der vorhergehenden Speicherstufe 65. Da das betreffende Bit eine

- 14 209886/1302

binäre "1" ist, wird eine Spannung -V₁(QtWa 17 Volt im Beispiel) kurz vor dem Zeitpunk
wie Kurve C in Fig. 2 zeigt.

spiel) kurz vor dem Zeitpunkt t an die Klemme- 10 angelegt,

Das Zeitintervall von t bis t.. (zwischen 25 und o,25 Mikrosekunden, typisch 2,5 MikrοSekunden) ist der Taktimpuls 0*. Wenn 0_Λ negativ wird (-V_n oder -20 Volt im Beispiel), öffnet es die Transistoren 14 und 26 der Eingangszeile 62. Während der FET 14- geöffnet ist, überträgt er einen Teil der Ladung des Ausgangskondensators 54 der vorhergehenden Stufe 65 und den Spannungsstoß des Zusatzkondensators 82 dieser Stufe als binäre "1" auf den Kondensator 20, wie die Linie 90 in Kurve C zeigt. Kondensator 20 lädt sich während des Taktimpulses 0. auf den Wert -V₂ auf, wie Linie 91 in Kurve D der Fig. 2 zeigt. Typisch ist V₂ auf etwa 17 Volt beschränkt, weil dann, wenn V₂ größer als 17 Volt wird, und Y_Q nur 20 Volt beträgt, der FET 14 sperrt. Kondensator 20 speichert also eine Ladung, die der am Eingang vorgegebenen binären "1" entspricht, während und nach dem Taktimpuls 0^. Im Zeitpunkt t., kehrt der Taktimpuls 0., auf Erdpotential zurück, wodurch FET 14 gesperrt wird und somit den Kondensator 20 von der vorhergehenden Stufe 65 abtrennt, bis in der nächsten Taktperiode wieder ein Taktimpuls 0^ auftritt.

Zwischen t und t₁ wird FET 26 geöffnet, um Kondensator 32 (und 80) auf die Taktspannung von 0. vorzuladen (-V₀ oder im

- 15 209886/1302

vorliegenden Beispiel -20 Volt). Kondensator 32 lädt sich auf eine Spannung -V₁ von etwa 17 Volt im vorliegenden Beispiel' vor. (Linie 92, Kurve ¹E in Mg. 2). Der Zustand des PET ist in diesem Zeitpunkt unwesentlich. Wenn das Eingangssignal eine "1" ist, öffnet sich PET 28, um die ladung des Kondensators 32 parallel zu PET 26 zu unterstützen; wenn das Eingangssignal eine "0" ist, bleibt PET 28 gesperrt und hat feinen Einfluß.

Nach dem Zeitpunkt t^, wenn das Impuls JZf₁ auf Erdpotential zurückgekehrt ist, entlädt sich Kondensator 32 (und parallel dazu Kondensator 80) auf das Erdpotential von 0^₁ wenn PET 28 geöffnet war (Eingangssignal "1"), wie Linie 93 in Kurve E zeigt. Somit ist das Ausgangssignal der ersten Zelle 62 im Zeitpunkt t₂ (in der Mitte der ersten Taictperiode) das Komplement des binären Eingangssignals, d.h. eine binäre "0" (0 Volt) für das Eingangssignal "1" und eine binäre ^M1" (-17 Volt) für das Eingangssignal "0". Das Ausgangssignal der ersten Zelle 62 stellt das Eingangssignal am Punkt 41 für die gesteuerte Elektrode 46 des PET 42 der zweiten Zelle 63 dar.

Im Zeitpunkt t₂ wird das Taktsignal 0₂ ^{auf der} Taktleitung 40 negativ, wodurch die Transistoren 42 und 56, die den Transistoren 14 und 26 in der ersten Zelle 62 entsprechen, geöffnet werden. PET 42 gestattet die Übertragung eines Teils der Ladung der parallelen Kondensatoren 32 und 80 auf den Speicher-

- 16 209886/13 02

223A31O

kondensator 48. Im Falle einer binären "1" am Eingang der ersten Zelle 62 ist die Eingangsspannung an der Stelle 41 im Zeitpunkt t₂ eine binäre "0" (Kurve F). Deshalb ist der Spannungsstoß 94, der vom Kondensator 80 während des Impulses 0₂ geliefert wird, nicht imstande, den FET 58 zu offenen, weil die Stoßladung über FET 28 rasch zu der geerdeten 0^-Taktleitung 18 abgeleitet wird, denn FET 28 bleibt während des Impulses ^₂ geöffnet.

Ferner wird während des Impulses 0^ der Zusatzkondensator erregt und gibt dadurch einen Spannungsstoß 95 (Kurve D) von etwa 1 bis 2 Volt auf den Ausgangs des Kondensators 22. Dadurch wird die Leitfähigkeit des FET 28 infolge des höheren Steuersignals kräftig erhöht und die Kondensatoren 32, 80 und 48 können sich während des Taktimpulses 0« rasch zu der geerdeten Taktleitung 18 entladen. Am Ende des Taktimpulses 0p (Zeitpunkt t,) speichert also der Kondensator 48 nahezu 0 Volt (Kurve G in Fig. 2), weil das Ausgangssignal der ersten Zelle 62 eine binare ^w0" war. Dadurch wird gewährleistet, daß FET nicht anspricht. Der Zusatzkondensator 70 gewährleistet, daß nur eine minimale Zeit erforderlich ist, um die Kondensatoren 32, 48 und 80 zu entladen.

Während des Taktimpulses 0₂ wird der Ausgangskondensator 54 der zweiten Zelle 63 von der Taktleitung 40 auf -V₂ (hier -17 Volt) aufgeladen (Kurve H), ähnlich wie der Kondensator

209886/ 1 302

in der ersten Zelle. Da FET 58 im vorliegenden Beispiel gesperrt bleibt, bleibt der Kondensator 54 nach dem Zeitpunkt t, geladen und erzeugt so ein binäres Auögangssignal "1" an der Ausgangsklemme 60 (Kurve H). Diese binäre "1" ist dann nach dem Zeitpunkt t., wenn der nächste Taktimpuls J2L auftritt, in der nächsten Stufe 66 verfügbar und kann dort abgelesen und weitergegeben werden.

Da angenommen worden war, daß das nächste Bit am Eingang 10 eine binäre "0" war (0 Volt), wurde der Ausgangskondensator 54 der vorhergehenden Stufe 65 während des Taktimpulses JZi₂ der ersten Periode entladen, nämlich über einen geöffneten FET 58°, der dem FET 58 der Zelle 63 entspricht. Dementsprechend tritt in Kurve C ein Signal 101 mit dem Spannungswert 0 auf.

Wenn 0₁ während des Zeitintervalls zwischen t, und t₁· erneut negativ wird, geschieht folgendes:

(1) Die binäre "1" an der Ausgangsklemme 60 der Speicherstufe 64 wird über einen FET 14' zu einem Kondensator 20' der folgenden Stufe 66 transportiert.

(2) Gleichzeitig wird der Zusatzkondensator 82 vom Taktimpuls 0.J erregt, um einen Spannungstoß 102 (Kurve H) auf den Kondensator 54 zu geben, wodurch die maximale Aufladung des Kondensators 20' in der oben erläuterten Weise gewährleistet wird.

20988 6/1302 ~¹⁸~

Damit ist die Signalausgabe von der Speicherstufe 65 zur Speicherstufe 66 beendet.

(3) FET 14 öffnet sich wieder, und zwar diesmal zur Übertragung der binären "O" am Eingang 10 zum Kondensator 20. Hierzu entladen sich die Kondensatoren 20 und 70 über den nun geöffneten FET 58 der vorhergehenden Stufe 65 in der vorher beschriebenen Weise zur geerdeten Taktleitung 40, wodurch die Ladung abgeführt wird, die den FET 28 während der ersten Periode geöffnet hielt. Da der Kondensator 20 auf Erdpotential entladen wird, wird I¹ET 28 gesperrt.

(4) Ein SpannungsstoB 103 (Kurve 0) wird vom Zusatzkondensator 82 der vorhergehenden Stufe abgegeben, aber auch dieser wird rasch über FET 58 zur geerdeten Taktleitung 40 abgeleitet und kann den FET 28 nicht offenhalten.

(5) Gleichzeitig wird FET 26 durch den Taktimpuls 0^ geöffnet

und lädt die Kondensatoren 32, 80 auf den Wert -V₁ (etwa Volt) vor.

(6) Der Zusatzkondensator 72 wird kurzzeitig betätigt und gibt seinen negativen Spannungsatoß 104 (Kurve G) auf die Steuerelektrode 57 des gesperrten FET 58, aber dieser Spannungsstoß ist viel zu klein, um diesen FET zu öffnen,

- 19 209886/1302

-" 19 -.

so daß der. Kondensator 72 in diesem Zeitpunkt keinen Einfluß hat.

Wenn Taktimpuls 0- im Zeitpunkt t..' auf Erdpotential zurückkehrt, geschieht folgendes:

(1) pET 14 wird gesperrt und trennt den entladenen Kondensator 20 von der Eingangsklemme 10 ab.

(2) EET 26 wird gesperrt, so daß die Vorladung von -Y₁ auf den Kondensatoren 32 und 80 (Kurve E) bestehen bleibt» Da FET 28 in diesem Falle gesperrt bleibt (Eingangssignal "Q")» bleiben die Kondensatoren 32 und 80 nach dem Zeitpunkt t₁' geladen, wie Linie 105 zeigt, und liefern so das negierte Eingangssignal, also eine binäre "1", zur zweiten Zelle 63 der

Stufe 64.

Wenn der Taktimpuls 0₂ negativ wird (Zeitpunkt tp') geschieht folgendes:

(t) Der Zusatzkondensator 80 addiert seinen Spannungsstoß 106 (Kurve P) zu dem binären Auagangssignal "1" des Kondensators 32, so daß ein stark negatives Signal auf den Punkt und die gesteuerte Elektrode 46 des FET 42 gelangt.

(2) Der FET 42 öffnet sich, so daß die kombinierten Kondensatoren

209886/130 2 - 20 -

32 und 80 eine stark negative Ladung während des Taktimpulses 0₂ auf die Kondensatoren 48 und 72 übertragen können.

(3) Der FET 58 öffnet sich dank der stark negativen Spannung an seiner Steuerelektrode 57, die von der übertragenen Ladung der Kondensatoren 48 und 72 herrührt.

(4) Der FET 56 öffnet sich wegen des Taktimpulses 0₂, um die Kondensatoren 54 und 82 über die Transistoren 56 und. 58 vorzuladen.

(5) Der Zusatzkondensator 70 erhöht die Spannung der Steuerelektrode 34 des FET 28 um einen vernachlässigbaren Betrag 107 (Kurve D).

Am Ende des Taktimpulses 0₂ (Zeitpunkt t,^!) geschieht folgendes:

(Ί) FET 42 wird gesperrt, so daß das binäre Signal "1" an den Kondensatoren 48 und 72 von der Stelle 41 getrennt wird (Linie 108 in Kurve G). Die negative Ladung der Kondensatoren 48 und 72 hält FET 58 geöffnet.

(2) Der Kondensator 54 entlädt sich (Linie 109 in Kurve H) über den geöffneten FET 58 zur geerdeten Taktleitung 40 und liefert so das binäre Ausgangssignal "0" an der Ausgangs-

- 21 -

209886/ 1302

klemme 60 (Kurve H) am Ende der zweiten Taktperiode (Zeitpunkt t, ').

Somit empfängt in jeder Taktperiode jede erste Zelle 62 einer Speicherstufe das Eingangssignal während des ersten Taktimpulses (0*) und überträgt den Kehrwert des Eingangssignals auf die nachfolgende zweite Zelle 63 während des zweiten Taktimpulses (0₂)» ^die ihrerseits abermals den Kehrwert ihres Eingangssignals auf die Ausgangsklemme 60 überträgt, so daß am Eingang der nächsten Stufe 66 ein Signal auftritt, das identisch mit dem ursprünglichen Eingangssignal ist. Die paarweise vorgesehenen Zusatzfcondensatoren erhöhen die Signalspannungen während der entgegengesetzten Halbperioden, wodurch die Signale mit den Wert "1"unterstützt werden, falls sie vorhanden sind; sie haben aber praktisch keinen Einfluß auf die Signale "0". Dadurch wird selektiv die Wirkung der Peldeffekttransistoren 28 und 58 unterstützt, die darin besteht, die zugeordneten Kondensatoren in entsprechenden Zeitpunkten zu erden. So ergibt sich eine schnellere und zuverlässigere Arbeitsweise jeder Zelle mit kleineren Transistorbereichen.

209886/1302

Claims

PATENTANSPRÜCHE

1. Logischer Schaltkreis mit mindestens einer Taktleitung, einem Speicherglied, dem vom Eingang des Schaltkreises kommende binäre Signale über ein Kopplungsglied zugeführt werden können, und einer in Abhängigkeit vom Zustand des Speichergliedes gesteuerten Torschaltung, die binäre Signale auf den Ausgang des Schaltkreises gibt, gekennzeichnet durch ein gesondertes Kopplungsglied (70) zwischen der Taktleitung (40) und dem Steuereingang (34) der Torschaltung (28) zur Unterstützung des gegebenenfalls am Speicherglied (20) auftretenden binären Signale.

2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß das Kopplungsglied vom Eingang zum Speicherglied aus einer weiteren Torschaltung (14) besteht, deren Steuerelektrode (16) mit einer weiteren Taktleitung (18) verbunden ist und deren gesteuerte Elektroden mit dem Eingang (10) bzw. dem Speicherglied (20) verbunden sind, daß die vom Speicher-

209886/1302

gljß d gesteuerte Torschaltung (28) eine mit der zweiten gesteuerten Elektrode der Eingangstorschaltung (14) verbundene Steuerelektrode (34),'eine mit der zweiten Taktleitung (18) verbundene gesteuerte Elektrode (24) und eine mit dem Ausgang (41) verbundene gesteuerte Elektrode besitzt und daß das gesonderte Kopplungsglied (20) zwischen der ersten Taktleitung (40) und der zweiten gesteuerten Elektrode der Eingangstorschaltung (14) liegt.

3. Schaltkreis nach Anspruch 2, gekennzeichnet durch ein weiteres, mit dem Ausgang (41) des Schaltkreises verbundenes Speicherglxed (32) für das binäre Ausgangssignal.

4. Schaltkreis nach Anspruch·3, gekennzeichnet durch eine weitere Torschaltung (26), deren Steuerelektrode (30) und. deren erste gesteuerte Elektrode (22) mit der zweiten Taktleitung (18) verbunden sind und deren zweite gesteuerte Elektrode mit dem Ausgang (41) verbunden ist.

5. Schaltkreis nach Anspruch 3 oder 4, dadurch gekennzeichnet,

daß ein weiteres gesondertes Kopplungsglied (80) zur TJnter-

rraftret endein

Stützung des gegebenenfalls/binären Ausgangssignals von der ersten Taktleitung (40) zum Ausgang (41) des Schaltkreises führt. ■

6. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß er

. - 3 209886/130 2

in Form einer integrierten Schaltung aufgebaut ist, in der die beiden Speicherglieder (20,32) innere Kapazitäten darstellen, sowie daß die gesonderten Kopplungsglieder (70, 80) besonders in der integrierten Schaltung ausgebildete Kondensatoren darstellen.

7. Schieberegister mit mehreren Speicherstufen, dadurch gekennzeichnet, daß ;jede Speicherstufe einen Schaltkreis

gemäß einem der Ansprüche 2 bis 6 und einen weiteren Schaltkreis umfaßt, der eine Torschaltung (42) mit einer an die erste Taktleitung (40) angeschlossenen Steuerelektrode (44), einer mit dem Ausgang (41) des ersten Schaltkreises (62) verbundenen gesteuerten Elektrode (46) und einer mit einem weiteren Speicherglied (48) verbundenen gesteuertej) Elektrode (50), ferner eine Torschaltung (58), deren Steuerelektrode (57) mit dem Speicherglied (48) verbunden ist und deren gesteuerte Elektroden einerseits mit der ersten Taktleitung (40) und andererseits mit dem Ausgang (60) der Speicherstufe verbunden sind, und schließlich ein diskretes Kopplungsglied (72) zwischen der zweiten Taktleitung (18) und der zweiten gesteuerten Elektrode (50) der ersten Torschaltung (42) enthält.

8. Schieberegister nach Anspruch 7, gekennzeichnet durch ein weiteres, mit dem Ausgang (60) der Speicherstufe (64) verbundenes Speicherglied (54) und ein weiteres diskretes

209886/1302 ~⁴~

-M-

Kopplungsglied (82) zwischen der zweiten Taktleitung "(18) und dem Ausgang (60).

9. Schieberegister nach Anspruch 8, gekennzeichnet durch eine weitere Torschaltung (56), deren Steuerelektrode und deren eine gesteuerte Elektrode mit der ersten Taktleitung (40) verbunden sind und deren zweite gesteuerte Elektrode mit dem Ausgang (60) der Speicherstufe verbunden ist.

209886/ 1302

Leerseite