DE2229457B2 - Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements

Info

Publication number
DE2229457B2
DE2229457B2 DE2229457A DE2229457A DE2229457B2 DE 2229457 B2 DE2229457 B2 DE 2229457B2 DE 2229457 A DE2229457 A DE 2229457A DE 2229457 A DE2229457 A DE 2229457A DE 2229457 B2 DE2229457 B2 DE 2229457B2
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
layer
doping
silicon layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2229457A
Other languages
English (en)
Other versions
DE2229457A1 (de
Inventor
A Laker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2229457A1 publication Critical patent/DE2229457A1/de
Publication of DE2229457B2 publication Critical patent/DE2229457B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

is Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1.
Beispielsweise in der Zeitschrift »Solid-State-Electronics«, Bd. 13 (1970), S. 1125 bis 1144, aus der ein derartiges Verfahren bekannt ist, wird ein MOS-Feldef-2t) fekttransistor mit »automatisch ausgerichteter« Gate-Elektrode aus leitendem polykristallinem Silizium beschrieben. Die Gale-Elektrode und gegebenenfalls weitere Leiter aus polykristallinem Silizium liegen über einer aus Siliziumdioxid bestehenden Isolierschicht aus einem Halbleiterscheibchen. Das polykristalline Silizium wurde als eigenleitende Schicht niedergeschlagen. Die Teile der polykristallinen .Siliziumschicht, die erhalten bleiben sollten, wurden mit einer Ätzmaske bedeckt, und die unbedeckten Teile der polykristallinen Silizium-
Ji) Schicht wurden fortgcät/.t. Wenn anschließend die stehengebliebenen Teile der polykristallinen Siliziumschicht durch Dotierung leitfähig gemacht wurden, bildete sich bei verschiedenen gebräuchlichen Dotierungsverfahren auf dem Silizium und auf dem *r> freigelegten isolierenden Siliziumdioxid ein KiIm aus Silikalglas. Dieser Silikalglasfilm wurde durch Ätzen mit einem entsprechenden Lösungsmittel beseitigt, wobei jedoch die verwendeten Lösungsmittel die darunter liegende Siliziumdioxidschicht ebenfalls angreifen, weil
■"' sie eine ähnliche Zusammensetzung hat. Hierdurch werden schwache Stellen an der .Siliziumdioxidschicht zerfressen, wodurch kleine Löcher entstehen, was zu Prnclukiionsiiusfällcn führt.
Aus der GB-PS 12 26 15J ist ein Verfahren zum
v> Herstellen eines Halbleiterbauelements bekannt, bei dem man auf die Oberfläche eines n-lcitenden Siliziumkörpers epitaktisch eine vergleichsweise dünne Schicht aufwachsen läßt, clic ebenfalls aus n-leilendem Silizium besteht, aber einen hohen spezifischen Widerstand hat. Unter Verwendung einer Diffusionsmaske werden in die epitaklische Sili/.iumschicht hohen spezifischen Widerstands bis zu dem Siliziumkörpersich erstreckende Gebiete des gleichen Leitungstyps aber niedrigen spezifischen Widerstands eindiffundiert. Nach dem Aufbringen der Siliziumscheibe mit ihrer die epitaktische Siliziumschicht aufweisenden Seite auf ein Substrat wird durch elektrolytisches Ätzen das Material mit niedrigem spezifischen Widerstand, also der Siliziumkörper und die Gebiete niedrigen spezifischen Widerslands in der epitaktischen Siliziumschicht, so entfernt, daß die Teile hohen spezifischen Widerstandes in der epitaktischen Siliziumschicht nicht angegriffen werden. Als selektiv wirksamer F.lektrolyt wird eine Lösung aus einer Mischung von I Volumenteil
h"' konzentrierter Fluorwasserstoffsäure und von 10 Volumenteilcn Wasser verwendet. Bei einer Ausführungsform dieses Verfahrens wird ein Halbleiterbauelement hergestellt, das eine Anzahl von dünnen
inselartigen monokristallinen Halbleitergebieten enthält, die sich über einer isolierenden Oxid- oder Nitridschicht auf einem Körper aus polykristallinem Silizium befindet. Dabei wird die Siliziumscheibe mit ihrer die epitaktische Siliziumschicht aufweisenden Seite auf die einen isolierenden Siliziumoxid- oder Siliziumnitridüberzug aufweisende Seite eines polykristallinen Siliziumkörpers aufgebracht. Dann werden durch elektrolytische Ätzung der (monokristalline) Siliziumkörper und die Gebiete niedrigen spezifischen Widerstands in der epitaktischen Siliziumschicht entfernt. Nach Überziehen der so aus der spezifischen Halbleiterschicht erhaltenen »Inseln« mit einer weiteren Isolierschicht werden sie mit einer dann als Substrat dienenden weiteren Schicht aus polykristallinem Silizium bedeckt. Der zunächst benötigte polykristalline Siliziumkörper wird weggeätzt. Durch dieses bekannte Verfahren können die erwähnten Schwierigkeiten bei der Herstellung eines Leitermusters aus polykristallinem Silizium auf einer Isolierschicht nicht überwunden werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der in dem Oberbegriff des Anspruchs 1 angeführten Art anzugeben, bei dem das gewünschte Leitermuster aus Silizium (z. B. die Gate-Elektrode eines MOS-Feldeffektiransistors) mit der erforderlichen Genauigkeit ohne die Gefahr einer Beschädigung der Isolierschicht während der Herstellung des Halbleiterbauelements gebildet wird.
Diese Aufgabe wird durch ein Verfahren der in dem Oberbegriff des Anspruchs I angegebenen Art gelöst, das nach dem kennzeichnenden Teil des Anspruchs 1 ausgebildet ist. Mit diesem Verfahren erzielt man scharf ausgebildete Rander des stehengebliebenen Silizium-Leitungsmusters und eine bessere Produktionsausbeute als bisher, weil die Gefahr der Bildung von Poren in der Isolierschicht weitgehend beseitigt ist.
Kin bevorzugtes Ausführungsbeispiel des Verfahrens nach der Rrfindiing wird nachstehend anhand der Zeichnung erläutert. Die Fig. 1 bis 4 zeigen einen Teil eines Halbleiterbauelements in Schnitlansicht wahrend verschiedener Stufen des Herstellungsverfahrens nach der Erfindung.
Fig. 4 zeigt einen Teil eines Halbleiterbauelements 10, welches nach dem nachstehend beschriebenen Verfahren hergestellt worden ist. Das Halbleiter-Bauelement 10 hat eine Halbleiterscheibe 12 aus beispielsweise Silizium mit einer Oberfläche 14, an welcher die (nicht gezeigten) Transistoren usw. einer integrierten Halbleiterschaltung in bekannter Weise gebildet sind. Auf der Oberfläche 14 befindet sich eine Isolierschicht Ib, beispielsweise aus thermisch niedergeschlagenem Siliciumdioxid. Die Isolierschicht 16 irägt einen Leiter 18, der im vorliegenden Beispiel aus p-le:tendem polykristallinem Silizium besieht. Der Leiter 18 kann die Gateelektrode eines MOS-Transistors oder eine Verbindungsleitung innerhalb der Halbleiterschaltung darstellen.
Fig. 1 ist eine Schnittansicht des Halbleiterbauelements 10 während des Herstellungsverfahrens. Der erste Schritt dieses Verfahrens besteht darin, eine durchgehende Schicht 20 aus im wesentlichen eigenleitendem polykristallinen! Silizium auf der Isolierschicht 16 niederzuschlagen. Dies kann durch thermische Umsetzung von mit Wasserstoff verdünnten Silan (S1H4) in einer ähnlichen Weise erfolgen, wie sie zur Herstellung von MOS-Transistoren mit einer Silizium-Gate-Elektrode z. B aus der Zeitschrill »Solid-Stale Electronics« bekannt ist. Die Dicke der polykristallinen Siliziumschicht 20 betrage etwa 8000 A.
Als nächstes wird zur Bildung einer Dotierungsmaske 22 über der polykristallinen Siliziumschicht 20 eine weitere Schicht aufgebracht, die beispielsweise aus Siliziumdioxid besteht. Dies kann durch thermische Umsetzung von Silan oder Siloxan in einer ebenfalls z. B. aus der Zeitschrift »Solid State Electronics« bekannten Weise geschehen oder durch oxidieren der
ίο Oberfläche der polykristallinen Siliziumschicht 20 erfolgen. Anschließend wird an der für den Leiter 18 vorgesehenen Stelle mit Hilfe eines photolithographischen Verfahrens eine öffnung 24 in der Siliziumdioxidschicht 22 gebildet.
Die beschichtete Halbleiterscheibe 12 wird nun in Anwenseheit einer Quelle von Dotierungsatomen für p-Leitung, wie Bor, in einer oxidierenden Atmosphäre erwärmt, um auf der Oberfläche der Dotierungsmaske 22 und auf dem freigelegten Oberflächenteil der polykristallinen Siliziumschicht 20 eine Schicht 26 aus Borsilikatglas zu bilden (Fig.2). Anschließend wird die beschichtete Halbleiterscheibe 12 so weit erwärmt, daß das Bor ganz durch die polykristalline Siliziumschicht 20 bis zur Isolierschicht 16 diffundiert, um das Dotierungsgebiet 28 zu bilden. Aus diesem Dotierungsgebiet 28 wird während der nachfolgenden Verfahrensschritte der Leiter 18 hergestellt.
Die Borsilikatglasschicht 26 und die Dotierungsmaske 22 werden nun mit einer entsprechenden Ätzlösung fortgeätzt. Anschließend werden die eigenleitenden Teile der polykristallinen Siliziumschicht 20 entfernt. Es wurde gefunden, daß über dem p-lcitcndcn Dotierungsgebiet 28 der polykristallinen Siliziumschicht 20 keine Ätzschutzschicht erforderlich ist, denn die aus der
ir> LJS-PS Jl 60 539 bekannten und andere Ätzlösungen für Silizium wirken für im wesentlichen eigenleitendes Silizium »selektiv«, d. h. in diesen Ätzlösungen ist eigenleitendes Silizium relativ gut löslich, während p-leilendes Silizium im wesentlichen unlöslich ist. Für
•id eigenleitendes Silizium »selektiv« wirksame Ätzlösungen sind außer den aus der US-PS 31 60 539 bekannten Ätzlösungen auch wäßrige Hydrazin-Lösungen, KaIiuinhydroxid-Propanol-Lösungcn oder Mischungen aus Fluorwasserstoffsäure und Salpetersäure. Die gesamte polykristalline Siliziumschicht 20 wird einer dieser Ätzlösungen ausgesetzt. Sie greift nur das eigenleitende Silizium an, wodurch saubere und gut ausgebildete Ränder des Leiters 18 erhalten werden. Die Ausdrücke »löslich« und »unlöslich« haben im vorliegenden Fall die
5i) Bedeutung von relativ löslich und relativ unlöslich. Bekanntlich läßt sich dotiertes poly kristallines Silizium mit einer säurehaltigen Älzlösung aus Fluorwasserstoff und Salpetersäure ätzen. Die Ätzgeschwiiidigkeit ist ebenso wie bei den aus der US-PS 31 60 539 bekannten (vgl. z. B. die Zeilschrift »Solid State Electronics«) Ätzlösungen umgekehrt proportional dem Dotierungsgrad, und hochdotiertes Silizium ist extrem schwer zu ätzen. Das p-leitende Gebiet 28 ist deshalb relativ stark zu dotieren.
w) Beispielsweise wird als Ätzlösung eine wäßrige Lösung aus 64 Volumenprozent Hydrazin verwendet und die Bordotierung des Gebiets 28 sollte so groß sein, daß sie nach der Dotierung an der Oberfläche eine Konzentration von mindestens 10" Atomen pro cmJ
"· erreicht. Bekanntlich fällt die Dotierungskonzentration in einem Diffusionsgebiet exponentiell ab, beginnend mit einem Maximum an der Oberfläche, durch welche die Diffusion erfolm ist. Es ist daher üblich, die
Dotierungskonzentration wie vorstehend durch die Oberflächenkonzentration auszudrücken. Unter den genannten Bedingungen lassen sich Leitungsmuster aus p-dotiertem polykristallinem Silizium mit gut ausgebildeten Rändern erhalten.
Die obengenannten Ätzlösungen für Silizium greifen das Siliziumdioxid nicht merklich an. Die Entfernung der eigenlcitenden Teile der polykristallinen Siliziun 20 läuft also »selbstbremsend« ab, d. h. die Ätz\ hört an der Oberfläche der Isolierschicht 16 ί Entstehung von kleinen Löchern in der Isoliersc is! hier weniger wahrscheinlich als bei dem c genannten bekannten Verfahren. Daher w Ausbeute wesentlich verbessert.
Hierzu 1 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelementes mit einer Halbleiterscheibe, einer auf dieser befindlichen Isolierschicht und einer darauf aufgebrachten, ein Leitermuster bildenden polykristallinen Siliziumschicht, bei dem auf der Isolierschicht eine diese ganz bedeckende polykristalline Siliziumschicht niedergeschlagen und zur Bildung des Leitermusters ein entsprechender Teil der polykristallinen Siliziumschicht wieder entfernt wird, dadurch gekennzeichnet, daß eine im wesentlichen eigenleitende polykristalline Siliziumschicht (20) auf der Isolierschicht (16) niedergeschlagen wird, das Leitermuster in der polykristallinen Siliziumschicht (20) unter Verwendung einer Dotierungsmaske (22) mit einem p-Leitung erzeugenden Dotierungsmaterial dotiert wird, die Dotierungsmaskc durch eine Lösung abgetragen wird, und die ganze polykristalline Siliziumschicht (20) mit einer Ätzlösung, in der eigenleitendes, nicht aber p-leitendcs polykristallines Silizium löslich ist, so lange geatzt wird, bis das eigenleitende polykristalline Silizium entfernt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Halbleiterscheibe (12) aus monokristallinem Silizium mit einer darauf befindlichen Isolierschicht (16) aus Siliziumdioxid verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Entfernung des cigenleitenden polykristallinen Siliziums eine Ätzlösung aus einer wäßrigen Hydrazin-Lösung, einer Kaliumhydroxid-Propanol-Lösung oder einer Mischung aus Fluorwasserstoff- und Salpetersäure verwendet wird.
4. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß das p-Leitung erzeugende Dotierungsmaterial eindiffundiert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als p-Leitung erzeugendes Dotierungsmaterial Bor verwendet und Bor in einer solchen Konzentration eindiffundiert wird, daß die Oberflächenkonzentration in der polykristallinen Siliz.iiiinschieht (20) nach der Dotierung mindestens IOlh Atome pro cm1 beträgt, und daß als Ätzlösung eine wäßrige Hydrazinlösung mit 64 Volumprozent \ lydrazin verwendet wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Diffusion in einer oxidierenden Atmosphäre vorgenommen wird, wodurch auf den freiliegenden Oberflächen der Diffusionsmaske (22) und der polykristallinen Siliziumschicht (20) eine Schicht (26) aus Silikatglas gebildet wird, und nach der Diffusion die Silikatglasschicht (26) und die Diffusionsmaske (22) durch eine weitere Ätzlösung vollständig abgetragen werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine Halbleiterscheibe (12) aus monokristallinem Silizium mit einer darauf befindlichen Isolierschicht (16) aus Siliziumdioxid verwendet wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zur Entfernung des eigenleiienden polykristallinen Siliziums eine Ätzlösung aus einer wäßrigen Hydrazin-Lösung. einer Kaliumhydroxid-Propanol-Lösung oder einer Mischung aus Fluorwasserstoff- und Salpetersäure verwendet wird.
9. Verfahren nach Anspruch 6, dadurch gekenn-
zeichnet, daß die poiykristalline Siliziumschicht (20) in einer Stärke von 8000 Ä durch Erhitzen der mit der Isolierschicht (16) versehenen Halbleiterscheibe (12) in einer Atmosphäre von mit Wasserstoff verdünntem Silan niedergeschlagen wird.
10. Verfahren nach Ansprüche, dadurch gekennzeichnet, daß Bor in einer solchen Konzentration eindiffundiert wird, daß nach der Dotierung in der polykristallinen Siliziumschicht (20) die Oberflächenkonzentration IO16 Atome pro cmJ beträgt.
DE2229457A 1971-06-23 1972-06-16 Verfahren zum Herstellen eines Halbleiterbauelements Withdrawn DE2229457B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15589971A 1971-06-23 1971-06-23

Publications (2)

Publication Number Publication Date
DE2229457A1 DE2229457A1 (de) 1973-01-11
DE2229457B2 true DE2229457B2 (de) 1978-04-13

Family

ID=22557220

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2229457A Withdrawn DE2229457B2 (de) 1971-06-23 1972-06-16 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (12)

Country Link
US (1) US3738880A (de)
JP (1) JPS5116267B1 (de)
AU (1) AU456871B2 (de)
BE (1) BE785150A (de)
CA (1) CA968675A (de)
DE (1) DE2229457B2 (de)
FR (1) FR2143126B1 (de)
GB (1) GB1332277A (de)
IT (1) IT955649B (de)
MY (1) MY7400248A (de)
NL (1) NL7208573A (de)
SE (1) SE373457B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989005963A1 (en) * 1987-12-23 1989-06-29 Siemens Aktiengesellschaft Silicon-based mass airflow sensor

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS523277B2 (de) * 1973-05-19 1977-01-27
US3892606A (en) * 1973-06-28 1975-07-01 Ibm Method for forming silicon conductive layers utilizing differential etching rates
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
JPS5928992B2 (ja) * 1975-02-14 1984-07-17 日本電信電話株式会社 Ｍｏｓトランジスタおよびその製造方法
JPS5215262A (en) * 1975-07-28 1977-02-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacturing method
US4040893A (en) * 1976-04-12 1977-08-09 General Electric Company Method of selective etching of materials utilizing masks of binary silicate glasses
US4092209A (en) * 1976-12-30 1978-05-30 Rca Corp. Silicon implanted and bombarded with phosphorus ions
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
US4323910A (en) * 1977-11-28 1982-04-06 Rca Corporation MNOS Memory transistor
US4277883A (en) * 1977-12-27 1981-07-14 Raytheon Company Integrated circuit manufacturing method
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers
US4200878A (en) * 1978-06-12 1980-04-29 Rca Corporation Method of fabricating a narrow base-width bipolar device and the product thereof
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4318216A (en) * 1978-11-13 1982-03-09 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4201603A (en) * 1978-12-04 1980-05-06 Rca Corporation Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon
US4354309A (en) * 1978-12-29 1982-10-19 International Business Machines Corp. Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
US4231820A (en) * 1979-02-21 1980-11-04 Rca Corporation Method of making a silicon diode array target
US4244001A (en) * 1979-09-28 1981-01-06 Rca Corporation Fabrication of an integrated injection logic device with narrow basewidth
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
DE3160917D1 (en) * 1980-03-22 1983-10-27 Tokyo Shibaura Electric Co Semiconductor device and method for fabricating the same
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US4402128A (en) * 1981-07-20 1983-09-06 Rca Corporation Method of forming closely spaced lines or contacts in semiconductor devices
JPS59136977A (ja) * 1983-01-26 1984-08-06 Hitachi Ltd 圧力感知半導体装置とその製造法
US4496419A (en) * 1983-02-28 1985-01-29 Cornell Research Foundation, Inc. Fine line patterning method for submicron devices
JPS6024059A (ja) * 1983-07-19 1985-02-06 Sony Corp 半導体装置の製造方法
JPS6055655A (ja) * 1983-09-07 1985-03-30 Nissan Motor Co Ltd 梁構造体を有する半導体装置
JPS6269664A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 相補ｍｏｓ型半導体装置
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
ATE168500T1 (de) * 1992-04-29 1998-08-15 Siemens Ag Verfahren zur herstellung eines kontaktlochs zu einem dotierten bereich
US7247578B2 (en) * 2003-12-30 2007-07-24 Intel Corporation Method of varying etch selectivities of a film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989005963A1 (en) * 1987-12-23 1989-06-29 Siemens Aktiengesellschaft Silicon-based mass airflow sensor

Also Published As

Publication number Publication date
CA968675A (en) 1975-06-03
BE785150A (fr) 1972-10-16
AU456871B2 (en) 1975-01-16
MY7400248A (en) 1974-12-31
JPS5116267B1 (de) 1976-05-22
FR2143126A1 (de) 1973-02-02
NL7208573A (de) 1972-12-28
US3738880A (en) 1973-06-12
AU4358272A (en) 1974-01-03
IT955649B (it) 1973-09-29
GB1332277A (en) 1973-10-03
FR2143126B1 (de) 1977-12-30
SE373457B (de) 1975-02-03
DE2229457A1 (de) 1973-01-11

Similar Documents

Publication Publication Date Title
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE2928923C2 (de)
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2453279C3 (de) Halbleiteranordnung
DE2954543C2 (de)
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
8239 Disposal/non-payment of the annual fee