DE2201833A1 - Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe - Google Patents
Verfahren zum Herstellen mehrerer Transistoren aus einer HalbleiterscheibeInfo
- Publication number
- DE2201833A1 DE2201833A1 DE19722201833 DE2201833A DE2201833A1 DE 2201833 A1 DE2201833 A1 DE 2201833A1 DE 19722201833 DE19722201833 DE 19722201833 DE 2201833 A DE2201833 A DE 2201833A DE 2201833 A1 DE2201833 A1 DE 2201833A1
- Authority
- DE
- Germany
- Prior art keywords
- base layer
- annular
- area
- areas
- specific electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 7
- 238000000034 method Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000000691 measurement method Methods 0.000 claims 1
- 239000000523 sample Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/162—Testing steps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
Dipl.-lng. H. Sauenland ■ Dr.-lng. R. König · Dipl.-lng. K. Bergen
Patentanwälte · 4ddo Düsseldorf · Cacilienallee 7B . Telefon 43373a
15. Januar 1972 Unsere Akte: 27 041 Be/Fu.
RCA Corporation, 30 Rockefeiler Plaza,
New York. N0Y. 10020 (V0St.A.)
"Verfahren-zum Herstellen mehrerer Transistoren aus einer
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen und insbesondere auf ein
Verfahren zur Transistorherstellung, welches die Bestimmung des spezifischen elektrischen Flächenwiderstandes der Basis
unterhalb des Ermitters jeden Transistors während der Fabrikation ermöglicht.
Die Halbleiterindustrie verwendet gegenwärtig viele bekannte Verfahren zum Herstellen von Transistoren, bei denen
eine große Zahl von Halbleiter-Bauelementen gleichzeitig auf einer einzigen Halbleiterscheibe hergestellt wird.
Mehrere dieser bekannten Verfahren sind sich jedoch darin gleich, daß die Scheibe vor dem Metallisieren und Zerschneiden
in einzelne Transistoren eine einheitlich dicke Kollektorschicht, eine einheitlich dicke, an der Kollektorschicht
liegende Basisschicht und mehrere in gegenseitigem Abstand angeordnete Emittergebiete aufweist, die in die
Basiaschicht eindiffundiert sind.
Die Eigenschaften von durch derartige Methoden hergestellten Transistoren hängen von dem spezifischen elektrischen
Flächenwiderstand (Flächen,? ) des zwischen jedem diffun-
209835/108$
dierten Ermitter und der Kollektorschicht liegenden Gebiets der Basisschicht. Es ist daher erwünscht, den spezifischen
Flächenwiderstand dieses Gebiets der Basisschicht nach der Emitterdiffusion und vor der Metallisierung
und Zerteilung der Scheibe zu messen. Wenn daher der spezifische Flächenwiderstand der Basis zwischen den
Emittern und der Kollektorschicht zu niedrig ist, können die Emitter solange rediffundiert werden, bis der gewünschte
spezifische Flächenwiderstand erreicht ist. Bei den oben angegebenen Verfahren ist die Messung des spezifischen
Flächenwiderstandes der Basisschicht zwischen dem Emitter und der Kollektorschicht jedoch schwierig, da die
Basisschicht nur an der höher leitenden Oberfläche abgegriffen werden kann, wodurch sich eine Messung des Oberflächenwiderstandes
anstatt des spezifischen Flächenwiderstandes unterhalb des Emitters ergibt« Es ist daher Aufgabe
der Erfindung, Mittel zur Verfügung zu stellen, welche die Bestimmung des spezifischen Flächenwiderstandes der Basisschicht
zwischen dem Emittergebiet und der Kollektorschicht nach der Emitterdiffusion ermöglichen.
Durch die Erfindung wird ein Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe mit in der
Scheibe ausgebildeter Kollektorschicht eines Leitfähigkeitstyps und einer ebenfalls in der Scheibe ausgebildeten, nahe
der Kollektorschicht angeordneten Basisschicht eines entgegengesetzten Leitfähigkeitstyps, die sich bis zu einer
Oberfläche der Halbleiterscheibe erstreckt, angegeben. Das erfindungsgemäße Verfahren umfaßt die folgenden Schritte,
Zunächst werden mehrere getrennte Emitterbersiehe desselben
Leitfähigkeitstyps wie derjenige der Kollektorschicht von der Soheibenoberfläche aus In die Basisschicht eindiffundiert.
Danach wird wen±£. tent ein ringförmiges Gebiet desselben Leitfähigkeitatyps wie derjenige der
209835/1066
der Emitter von der Scheibenoberfläche aus bis zu der
gleichen Tiefe wie die Emittergebiete in die Basisschicht eindiffundiert. Danach wird der spezifische elektrische
Flächenwiderstand der Basisschicht zwischen dem ringförmigen Gebiet und der Kollektorschicht bestimmt, und
wenn dieser unterhalb eines gewünschten Minimalwerts liegt, werden die Emitter- und ringförmigen Gebiete erneut
eindiffundiert. Die Halbleiterscheibe wird schließlich in mehrere Transistoren zertrennt, von denen jeder
einen Teil der Kollektor- und Basisschichten und wenigstens eines der Emittergebiete umfaßte
Im folgenden wird die Erfindung anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. In
der Zeichnung zeigen:
Fig. 1 bis 3 Querschnittsansichten einer Halbleiterscheibe,
in denen aufeinanderfolgende Schritte des erfindungsgemäßen Verfahrens dargestellt sind;
Fig. 4 eine Draufsicht auf die in Fig„ 3 dargestellte
Halbleiterscheibe;
Fig. 5 und 6 Querschnittsansichten, in denen weitere Schritte des erfindungsgemäßen Verfahrens dargestellt
sind.
Die Schritte des neuen Verfahrens werden im folgenden anhand der Fig. 1 bis 6 beschrieben, in welchen die Anwendung
der Erfindung bei der Herstellung einfach-diffundierter npn-Planar-Transistoren dargestellt ist. Es
liegt jedoch auf der Hand, daß mit Hilfe dieses Verfahrens auch pnp-Bauelemente herstellbar sind, und daß die
Verwendung des Verfahrens nicht auf einfach-diffundierte
209835/106B
Bauelemente beschränkt ist; das neue Verfahren ist auch mit epitaktischen und Mehrfachdiffusionsmethoden vereinbar«,
In Figo 1 ist eine als Ausgangsmaterial dienende p-leitende
Halbleiterscheibe 10 mit oberen und unteren Oberflächen 14 und 16 gezeigt, auf deren oberer Fläche 14 ein dünner Isolierüberzug
18 angebracht isto Ein Teil der p-leitenden
Scheibe 10 dient als Basisschicht 12 für alle aus der Scheibe herzustellenden Transistoren« Die Scheibe 10 kann beispielsweise
eine Siliziumscheibe von etwa 0,127 bis 0,229 mm Dicke und 5,08 cm Durchmesser sein. Der Isolierüberzug 18 kann aus
Siliziumdioxid bestehen und hat eine Dicke von etwa 10„000 bis 20.000 S0
Wie in Fige 2 gezeigt ist, wird der Isolierüberzug 18 einer
Photoresist-Ätz-Behandlung unterzogen, um Teile der Scheibe
10 an der Oberfläche 14 zur Bildung von Emitteröffnungen 20 freizulegen,, Während dieses Schritts werden auch mehrere
ringförmige Öffnungen 22 im Überzug 18 gebildet, um andere Bereiche der p-leitenden Scheibe 10 an der Oberfläche 14
freizulegen« Bei diesem Ausführungsbeispiel werden die Öffnungen 22 als "kreisringförmige11 Öffnungen bezeichnet; d,h0 ,
ein einen Innen- und einen Außenradius mit gemeinsamem Mittelpunkt aufweisender Ring, bei dem der Überzug 18 zwischen
den beiden Radien entfernt ist.
Die Scheibe 10 wird sodann in einen in der Zeichnung nicht dargestellten Diffusionsofen eingegeben und einer n-leitenden
Störstoffquelle, z„B. Phosphoroxychlorid, für eine Zeitdauer
ausgesetzt, um ein η-leitendes Emittergebiet 24 (Fige
3) durch jede Emitteröffnung 20 von der Oberfläche 14 aus in die Basisschicht 12 einzudiffundieren» Gleichzeitig
wird ein ringförmiges, η-leitendes Gebiet 26 durch jede ringförmige öffnung 22 in die Basis 12 eindiffundiert, das
209835/ 106S
einen Bereich 28 der Basisschicht 12 an der Oberfläche 14 einschließt«, Eine Draufsicht auf den vom ringförmigen nleitenden
GeMet 26 eingeschlossenen Bereich 28 ist in Fig. 4 gezeigt. Außerdem wird eine einheitlich dicke, nleitende
Kollektorschicht 30 (Figo 3) ebenfalls in die Scheibe 10 eindiffundiert, und zwar von der unteren Fläche
16 der Scheibe ause Während der Diffusion wird ein dünner
Überzug aus Phosphorglas auf den ursprünglichen Isolierüberzug 18 in den Emitteröffnungen 20 und den ringförmigen
öffnungen 22 sowie auf der Unterseite bzw. unteren Oberfläche 16 niedergeschlagen,,
Im folgenden wird auf Fig. 5 Bezug genommen. Der zusammengesetzte
Isolierüberzug 18 wird einer Photoresist-Ätz-Behandlung
unterzogen, um die Emitteröffnungen 20 wieder zu öffnen.
Gleichzeitig wird eine großflächige öffnung 32 in dem
Überzug 18 ausgebildete Diese Öffnung braucht nur groß genug zu sein, um den Bereich 28 an der Oberfläche 14 freizulegen.
Bei diesem Ausführungsbeispiel legt die großflächige öffnung 32 das ringförmige Gebiet 26, den zugehörigen
eingeschlossenen Bereich 28 und einen Teil der Basisschicht 12 an der Oberfläche 14 frei, der außerhalb des ringförmigen
Bereichs 26 liegt.
Gemäß Fige 5 wird sodann eine Prüfschaltung eingesetzt,
um den spezifischen Flächenwiderstand der p-leitenden
Basisschicht 12 zwischen einem oder mehreren der ringförmigen Gebiete 26 und der Kollektorschicht 30 zu messen,,
Zu der Schaltung gehören erste und zweite Sonden bzw„ Fühler 34 und 36 und eine Gleichstromquelle 38, deren
einer Pol mit der ersten Sonde 34 verbunden ist„ Der andere
Pol der Gleichstromquelle 38 ist mit einem Amperemeter 40 in Reihe geschaltet, das an die zweite Sonde 36
angeschlossen ist. Ein Voltmeter 42 liegt an dritten und
209835/1065
vierten Sonden 35 und 37o Bei der Messung des spezifischen
Flächenwiderstandes werden die ersten und dritten Sonden 34 und 35 mit einem der eingeschlossenen Bereiche 28 an
der Oberfläche 14 in Kontakt gebrachte Die zweiten und vierten Sonden 36 und 37 stehen mit einem anderen Punkt
an der Basisschicht 12 in Kontakt, welcher außerhalb des ringförmigen Bereichs 26 liegt.
Nachdem der Strom zwischen den ersten und zweiten Sonden 34 und 36 über eine gewisse Zeitspanne geflossen ist,
können gleichbleibende Strom- und Spannungswerte auf dem Amperemeter 40 bzw, dem Voltmeter 42 abgelesen werden.
Nach dem Ohm1sehen Gesetz ist der Gesamtwiderstand (R+)
in Ohm zwischen jedem Sondenpaar (34-35 und 36-37) gleich der Anzeige auf dem Voltmeter 42 (in Volt), geteilt durch
die Anzeige auf dem Amperemeter 40 (in Ampere). Wenn der zur Isolation eines Teils der Basisschicht 12 verwendete
Bereich in der oben beschriebenen Weise kreisringförmig ausgebildet ist, ist der spezifische Flächenwiderstand
der Basisschicht 12 zwischen dem ringförmigen Bereich 26 und der Kollektorschicht 30 durch die folgende bekannte
Gleichung auszudrücken:
/eh« 2 7TRt
sh = spezifischer Fläohenwiderstand der Basisschicht zwischen dem ringförmigen Bereich und der Kollektorschicht,
R. = Gesamtwiderstand zwischen jedem Sondenpaar,
r = Außenradius des ringförmigen Bereichs, r. » Innenradius des ringförmigen Bereiche
209835/1065
"bedeuten.
Nach der Diffusion des η-leitenden Materials sind die Dimensionen
zwischen der Kollektorschicht 30 und den Emitter- und ringförmigen Bereichen 24 und 26 die gleichen; daher
gilt die Messung des spezifischen Flächenwiderstandes {j* sh)
in gleicher Weise für den spezifischen Flächenwiderstand der Basisschicht 12 unterhalb jedes Emittergebietes 24,
Wenn der Meßwert des spezifischen Flächenwiderstandes unterhalb eines gewünschten Minimalwertes liegt, kann die
Scheibe 10 erneut in den Ofen gebracht werden, so daß die Emitter- und ringförmigen Bereiche weiter diffundiert werden
können; danach wird die Messung des spezifischen Flächenwiderstandes wiederholte Diese Behandlung wird solange
wiederholt, bis der gewünschte spezifische Flächenwiderstand erreicht ist. Mit dieser Methode wird die Steuerung des
spezifischen Basisflächenwiderstandes zwischen den Emittern und der Kollektorschicht während des Herstellungsprozesses
in vorteilhafter Weise ermöglicht.
Wie in Fig. 6 gezeigt ist, wird die Scheibe 10 sodann mit metallischen Emitter-, Basis- und Kollektoranschlüssen 44
bis 46 versehen. Der Basisanschluß 45 wird auf dem ringförmigen Gebiet 26, dem eingeschlossenen Bereich 28 und dem
das ringförmige Gebiet 26 umgebenden Teil der Basisschicht 12 angebracht, um die Effekte des ringförmigen Gebiets
während des Betriebs des Bauteils zu vermeiden,, Die Scheibe
wird sodann in einzelne Transistoren 48 getrennt, wobei jeder Transistor einen Teil der η-leitenden Kollektorschicht
30, einen Teil der p-leitenden Basisschicht 12,
eines der Emittergebiete 24 und einen der ringförmigen Bereiche 26 aufweist.
Eine alternative Methode zum Messen des spezifischen Flächenwiderstandes
der Basis zwischen den ringförmigen Be-
209835/1065
reichen 26 und der Kollektorschicht 30 ist ebenfalls in Figo 5 gezeigt. Bei dieser Methode stehen die zweiten und
vierten Sonden (bezeichnet mit 36l und 37' und in gestrichelten
Linien eingezeichnet) mit dem eingeschlossenen Bereich 28 in Kontakt, der einem zweiten der ringförmigen
Gebiete 26 zugeordnet ist0 Der Gesamtwiderstand R, zwischen
jedem Sondenpaar wird in der bereits oben beschriebenen Weise gemessen. Da jedoch der Meßwert des Gesamtwiderstandes
den Widerstand zwischen zwei ringförmigen Bereichen 26 und der Kollektorschicht 30 darstellt, ist
der einem der ringförmigen Bereiche 26 zugehörige Widerstand gleich der Halte des Gesamtwertes« Daher gilt für
das auf diese Weise gemessene β sh die Gleichung:
i>sh = T Rt
Es ist verständlich, daß die obige Gleichung nur für kreisringförmige Bereiche Gültigkeit hat„ Jedoch können
auch andere ringförmige Bereiche verwendet werden, solange der Bereich in sich selbst geschlossen ist und
einen Teil der Basisschicht umgibt. Die S sh-Gleichungen
für andere ringförmige Bereiche sind bekannt oder können aus bekannten Kriterien leicht abgeleitet werden.
209835/1065
Claims (1)
- RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V8St0A.)Patentansprüche:Meßverfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe mit einer in der Scheibe ausgebildeten Kollektorschicht eines Leitfähigkeitstyps und einer in der Scheibe an der Kollektorschicht ausgebildeten Basisschicht eines entgegengesetzten Leitfähigkeitstyps, die sich bis zu einer Oberfläche der Halbleiterscheibe erstreckt, wobei mehrere getrennte Emittergebiete des einen Leitfähigkeitstyps von der Scheibenoberfläche aus in die Basisschicht eindiffundiert werden und die Scheibe in mehrere Transistoren mit jeweils einem Teil der Kollektor- und Basisschichten und wenigstens einem der Emittergebie— te aufgeteilt wird, dadurch gekennzeichnet , daß mindestens ein ringförmiges Gebiet (26) des einen Leitfähigkeitstyps von der Scheibenoberfläche aus bis zu der gleichen Tiefe wie die Emittergebiete (24) in die Basisschicht (12) eindiffundiert wird und vor dem Zerteilen der Scheibe (10) der spezifische elektrische Flächenwiderstand der Basisschicht (12) zwischen dem ringförmigen Gebiet (26) und der Kollektorschicht (30) bestimmt wird.2g Verfahren nach Anspruch 1, dadurch g e kennzeichnet , daß die Emittergebiete (24) und das ringförmige Gebiet (26) vor dem Zerteilen der Scheibe weiterdiffundiert werden, wenn der spezifische elektrische Flächenwiderstand der Basisschicht (12) als unterhalb eines gewünschten Minimalwerts liegend bestimmt wird.209835/1065Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Emittergebiete (24) und das ringförmige Gebiet (26) gleichzeitig in die Basisschicht eindiffundiert werden.4C Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß ein einen Teil (28) der Basisschicht (12) an der Scheibenoberfläche (14) einschließendes kreisringförmiges Gebiet (26) durch Diffusion hergestellt wird, wobei die Bestimmung des spezifischen elektrischen Flächenwiderstandes durch Messen des Gesamtwiderstandes zwischen dem eingeschlossenen Bereich der Basisschicht und einem anderen Punkt an der Oberfläche der Basisschicht und durch Berechnen des spezifischen elektrischen Flächenwiderstandes der Basisschicht unterhalb des kreisringförmigen Gebiets nach der folgenden Gleichung erfolgt:P sh = 2in dern (ro/r±),sh = spezifischer elektrischer Flächenwiderstand der Basisschicht unterhalb des kreisringförmigen Gebiets,R, = Gesamtwiderstand zwischen dem eingeschlossenen Bereich und dem anderen Meßpunkt,r = Außenradius des kreisringförmigen Gebiets, r. a Innenradius des kreisringförmigen Gebiets ist.20 9 835/10655. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß vor dem Zerteilen der Scheibe eine leitende Schicht auf der Oberfläche über der Basisschicht, dem eingeschlossenen Bereich und dem kreisringförmigen Gebiet niedergeschlagen wird«6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mehrere ringförmige Gebiete von der Scheibenoberfläche aus bis zu der gleichen Tiefe wie die Emittergebiete in die Basisschicht eindiffundiert werden, wobei jedes ringförmige Gebiet in der Nähe eines der Emittergebiete ausgebildet wird, daß der spezifische elektrische Fiächenwiderstand der Basisschicht zwischen den ringförmigen Gebieten und der Kollektorschicht bestimmt wird, daß femer die leitende Schicht an der Oberfläche auf der Basisschi ort und jedem der ringförmigen Gebiete niedergeschlagen wird, und daß die Scheibe beim Aufteilen in mehrere Transistoren derart eingeteilt wird, daß zu jedem Transistor neben dem einen Teil der Kollektor- und Basisschichten und wenigstens einem der Emittergebiete auch wenigstens ein ringförmiges Gebiet gehörte7ο Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß jeweils einen Teil der Basisschicht an der Scheibenoberfläche einschließende ringförmige Gebiete hergestellt werden, wobei die Bestimmung des spezifischen elektrischen Widerstandes durch Messen des Gesamtwiderstandes zwischen den eingeschlossenen Bereichen von zwei der ringförmigen Gebiete und durch Berechnen des spezifischen elektrischen Flächenwiderstandes der Basisschicht unterhalb eines der ringförmigen Gebiete unter Benutzung der folgenden Gleichung erfolgt:209835/1065in dersi7 sh =.. spezifischer elektrischer Flächenwiderstand der Basisschicht unterhalb des ringförmigen Gebiets,R+ = Gesamtwiderstand zwischen dem eingeschlossenen Bereich und dem anderen Meßpunkt,r = Außenradius des ringförmigen Gebiets, r. = Innenradius des ringförmigen Gebiets209835/1065Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10978371A | 1971-01-26 | 1971-01-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2201833A1 true DE2201833A1 (de) | 1972-08-24 |
DE2201833B2 DE2201833B2 (de) | 1977-11-10 |
DE2201833C3 DE2201833C3 (de) | 1978-06-29 |
Family
ID=22329546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2201833A Expired DE2201833C3 (de) | 1971-01-26 | 1972-01-15 | Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe |
Country Status (11)
Country | Link |
---|---|
US (1) | US3676229A (de) |
JP (1) | JPS5145476B1 (de) |
AU (1) | AU463388B2 (de) |
BE (1) | BE778430A (de) |
CA (1) | CA927523A (de) |
DE (1) | DE2201833C3 (de) |
FR (1) | FR2123285B1 (de) |
GB (1) | GB1344395A (de) |
NL (1) | NL7200985A (de) |
SE (1) | SE381776B (de) |
YU (1) | YU41806B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014211352A1 (de) * | 2014-06-13 | 2015-12-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3895977A (en) * | 1973-12-20 | 1975-07-22 | Harris Corp | Method of fabricating a bipolar transistor |
US4079505A (en) * | 1974-03-14 | 1978-03-21 | Fujitsu Limited | Method for manufacturing a transistor |
FR2280203A1 (fr) * | 1974-07-26 | 1976-02-20 | Thomson Csf | Procede d'ajustement de tension de seuil de transistors a effet de champ |
US3999217A (en) * | 1975-02-26 | 1976-12-21 | Rca Corporation | Semiconductor device having parallel path for current flow |
DE2656420A1 (de) * | 1976-12-13 | 1978-06-15 | Siemens Ag | Transistor mit innerer gegenkopplung |
DE2949590A1 (de) * | 1979-12-10 | 1981-06-11 | Robert Bosch do Brasil, Campinas | Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor |
DE3138340A1 (de) * | 1981-09-26 | 1983-04-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen von planaren bauelementen |
US5217907A (en) * | 1992-01-28 | 1993-06-08 | National Semiconductor Corporation | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction |
US5451529A (en) * | 1994-07-05 | 1995-09-19 | Taiwan Semiconductor Manufacturing Company | Method of making a real time ion implantation metal silicide monitor |
US9093335B2 (en) * | 2012-11-29 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Calculating carrier concentrations in semiconductor Fins using probed resistance |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3335340A (en) * | 1964-02-24 | 1967-08-08 | Ibm | Combined transistor and testing structures and fabrication thereof |
-
1971
- 1971-01-26 US US109783A patent/US3676229A/en not_active Expired - Lifetime
- 1971-09-17 CA CA123159A patent/CA927523A/en not_active Expired
- 1971-12-28 FR FR7146943A patent/FR2123285B1/fr not_active Expired
-
1972
- 1972-01-14 AU AU37938/72A patent/AU463388B2/en not_active Expired
- 1972-01-15 DE DE2201833A patent/DE2201833C3/de not_active Expired
- 1972-01-17 YU YU115/72A patent/YU41806B/xx unknown
- 1972-01-20 GB GB286072A patent/GB1344395A/en not_active Expired
- 1972-01-24 BE BE778430A patent/BE778430A/xx unknown
- 1972-01-25 NL NL7200985A patent/NL7200985A/xx not_active Application Discontinuation
- 1972-01-25 SE SE7200821A patent/SE381776B/xx unknown
- 1972-01-25 JP JP47009403A patent/JPS5145476B1/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014211352A1 (de) * | 2014-06-13 | 2015-12-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
DE102014211352B4 (de) | 2014-06-13 | 2021-08-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
Also Published As
Publication number | Publication date |
---|---|
FR2123285B1 (de) | 1977-04-22 |
JPS5145476B1 (de) | 1976-12-03 |
DE2201833B2 (de) | 1977-11-10 |
US3676229A (en) | 1972-07-11 |
AU3793872A (en) | 1973-07-19 |
GB1344395A (en) | 1974-01-23 |
BE778430A (fr) | 1972-05-16 |
AU463388B2 (en) | 1975-07-24 |
YU11572A (en) | 1984-02-29 |
DE2201833C3 (de) | 1978-06-29 |
NL7200985A (de) | 1972-07-28 |
CA927523A (en) | 1973-05-29 |
FR2123285A1 (de) | 1972-09-08 |
YU41806B (en) | 1988-02-29 |
SE381776B (sv) | 1975-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2904769C2 (de) | V-Nut-MOS-Feldeffekttransistor | |
DE691034T1 (de) | Bipolartransistorstruktur mit ballastwiderstand | |
DE2733071A1 (de) | Anordnung mit mehreren thermoelementen in reihenschaltung | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2201833A1 (de) | Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2347745A1 (de) | Integrierter halbleiterkreis und verfahren zu dessen herstellung | |
DE1514374B1 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE1764274B2 (de) | Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung | |
DE1414538A1 (de) | Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung | |
DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE1764578A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung | |
DE1901665B2 (de) | Verfahren zur Herstellung und Prüfung monolithisch integrierter Halbleiterschaltungen | |
DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2414222C3 (de) | MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung | |
DE2247911A1 (de) | Monolithische integrierte schaltung | |
DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung | |
DE4032816C2 (de) | Lateraler Bipolartransistor | |
DE2062059A1 (de) | Verfahren zur Herstellung von Tran si stören | |
DE1189658C2 (de) | Verfahren zum Herstellen eines Flaechentransistors | |
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE1564139C (de) | Feldeffekttransistor mit isolierter Steuerelektrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |