DE2201833C3 - Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe - Google Patents
Verfahren zum Herstellen mehrerer Transistoren aus einer HalbleiterscheibeInfo
- Publication number
- DE2201833C3 DE2201833C3 DE2201833A DE2201833A DE2201833C3 DE 2201833 C3 DE2201833 C3 DE 2201833C3 DE 2201833 A DE2201833 A DE 2201833A DE 2201833 A DE2201833 A DE 2201833A DE 2201833 C3 DE2201833 C3 DE 2201833C3
- Authority
- DE
- Germany
- Prior art keywords
- base layer
- semiconductor wafer
- emitter regions
- diffused
- annular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 21
- 235000012431 wafers Nutrition 0.000 description 12
- 239000000523 sample Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/162—Testing steps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
osh = -r-
2.-T«,
wobei
R, =
be (10) eine metallische Schicht (45) auf dem kreisringförmigen Gebiet (26), dem von diesem
eingeschlossenen Bereich (28) und dem das ringförmige Gebiet (26) umgebenden Teil der Basisschicht
(12) niedergeschlagen wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß
mehrere kreisringförmige Gebiete (26) von der der Kollektorschicht (30) gegenüberliegenden Oberflächenseite
(14) der Halbleiterscheibe (10) aus bis zu der gleichen Tiefe wie die Emittergebiete (24) in die
Basisschicht (12) eindiffundiert werden, wobei jedes ringförmige Gebiet in der Nähe eines der Emittergebiete
ausgebildet wird, daß der elektrische Flächenwiderstand der Basisschicht (12) zwischen den
kreifringförmigen Gebieten (26) und der Kollektorschicht (30) bestimmt wird, daß ferner eine
metallische Schicht an der Oberfläche auf der Basisschicht (12) und jedem der ringförmigen
Gebiete (26) niedergeschlagen wird und daß die Halbleiterscheibe (10) beim Aufteilen in mehrere, die
Transistoren bildenden Stücke derart eingeteilt wird, daß zu jedem Transistor neben dem einen Teil der
Kollektor- und Basisschicht und wenigstens einem der Emittergebiete auch wenigstens ein kreisringförmiges
Gebiet gehört.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Bestimmung des elektrischen
Flächenwiderstands der Basisschicht (12) unterhalb eines der kreisringförmigen Gebiete (26) durch
Messen des Gesamtwiderstands zwischen den von zwei ringförmigen Gebieten (26) eingeschlossenen
Bereichen (28) und durch Berechnen nach der folgenden Gleichung erfolgt:
■is/i =
R,
In (rjr,)
wobei
gsh —
R,
elektrischer Flächenwiderstand der Basisschicht unterhalb eines der kreisringförmigen
Gebiete (26),
Gesamtwiderstand zwischen einem eingeschlossenen Bereich (28) und dem anderen
Meßpunkt,
Außenradius der ringförmigen Gebiete,
Innenradius der ringförmigen Gebiete.
Innenradius der ringförmigen Gebiete.
In (r„/r,)
elektrischer Flächenwiderstand der Basisschicht unterhalb des kreisringförmigen
Gebiets (26),
Gesarntwiderstand zwischen dem eingeschlossenen Bereich (28) und dem anderen
Meßpunkt,
Außenradius des kreisringförmigen Gebiets,
Innenradius des kreisringförmigen Gebiets.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß vor dem Zerteilen der Hnlbleiterschei-Die Erfindung bezieht sich auf ein Verfahren zum
Herstellen mehrerer Transistoren aus einer Halbleiterscheibe eines bestimmten Leitungstyps, bei dem an der
einen Oberflächenseite der Halbleiterscheibe eine Kollektorschicht des entgegengesetzten Leitungstyps
ausgebildet und an der gegenüberliegenden Oberflächenseite mehrere voneinander getrennte Emittergebiete
des entgegengesetzten Leitungstyps derart eindiffundiert werden, daß der unveränderte Teil der
Halbleiterscheibe eine durchgehende Basisschicht bildet, die sich zwischen den Emittergebieten bis zur
Oberfläche der Halbleiterscheibe erstreckt, und bei dem die Halbleiterscheibe anschließend in mehrere, die
Transistoren bildende Stücke zerteilt wird, von denen jedes einen Teil der Kollektor- und der Basisschicht
sowie wenigstens eines der Fuiittergebiete enthalt.
Die Eigenschaften derart hergestellter Transistoren hängen von dem elektrischen Flächenwiderstand des
•wischen jedem diffundierten Emitter und der Kollektorschicht liegenden Gebiets der Basisschicht ab. Es ist
daher erwünscht, den elektrischen Flächen'viderstand
dieses Gebiets der Basisschicht nach der Emitterdiffusion und vor der Metallisierung und Zerteilung der
Scheibe zu messen. Wenn daher der elektrische Flächenwiderstand der Basis zwischen den Emittern
und der Kollektorschicht zu niedrig ist, könnten dia
Emitter so lange rediffundiert werden, bis der gewünschte elektrische Flächenwiderstand erreicht ist.
Aus der GB-PS 9 93 388 ist ein Verfahren zum Herstellen eines Transisioraufbaus bekannt, bei dem der
Basisbereich jedes individuellen Transistors als separat diffundierter Bereich in einem durchgehenden Substrat
gebildet wird, das den für den Kollektor geeigneten Leitungstyp besitzt; dabei ist eine Vielzahl voneinander
getrennter Basisbereiche vorgesehen. Weiterhin werden sogenannte Hilfsbereiche vorgesehen, die in ihrer
Form und Anordnung den sogenannten Hauptbereichen im wesentlichen entsprechen, wobei der Hilfsaufbau
dadurch gebildet wird, daß getrennte Hilfsbasisbereiche mit den gleichen Dotierprofilen wie ein individueller
Basisbereich diffundiert werden und danach getrennte Hilfsemitterbereiche in die Hilfsbasisbereiche diffundiert
werden. Zur He; ellung sowohl der gewünschten
Halbleiterbauteile als auch des Hilfs- und MeB- oder
Testbereichs ist ein zweiter Diffusionsschritt erforderlich, wobei erst nach einer ersten Messung die zweite
Diffusion durchgeführt wird, um dann erst die Emitterbereiche zu bilden.
Bei diesem bekannten Verfahren ist also ein Meßbzw. Testaufbau vorgesehen, der durch eine getrennte
Basisdiffusion und eine getrennte Emitterdiffusion definiert wird, wobei die Geometrien so gewählt sind,
daß aussagekräftige Informationen erhalten werden können. Dabei ist es eine unumgängliche Voraussetzung,
daß bei dem bekannten Vorschlag zum Erhalten aussagekräftiger Informationen das Kollektormaterial
bis zur Oberfläche reicht und eine Grenze des vom Strom während der Testmessungen durchflossenen
Strompfades definiert.
In R. M. Warner, Integrated Circuits, McGraw-Hill Book Comp. New York 1965, S. 80 bis 82 und
107 bis 109, wird ein Meßverfahren beschrieben, das für Transistoren anzuwenden ist, deren Aufbau im wesentlichen
dem der Bauteile gemäß der zuvor diskutierten Veröffentlichung entspricht. Dort sind keine Test- oder
Hilfsbereiche vorgeschlagen, vielmehr wird die Messung des elektrischen Flächenwiderstands der Basisschicht
nach der sogenannten Vierpunkt-Methode unter anderem unter Benutzung kreisringförmiger Strukturen
am fertigen Bauteil vorgenommen, was unter anderem wegen der Möglichkeit von Beschädigungen unerwünscht
ist.
Schließlich ist noch zu erwähnen, daß in der DE-AS 12 46 685 vorgeschlagen wird, bei der Herstellung von
Transistoren von Halbleiterscheiben auszugehen, die eine ununterbrochene und einheitliche Basisschicht
aufweisen, in welche voneinander getrennte Emittergebiete eindiffundiert werden, bevor die Scheibe zerteilt
wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art vorzuschlagen,
d;is die aufgezeigten, dem Stande der Technik anhaftenden Nachteile nicht besitzt, es vielmehr
ermöglicht, in zuverlässiger Weis.1 den elektrischen
Flächenwiderstand der Basisschicht zwischen den Emittergebieten und der Kollektorschicht vor der
Zerteilung der Scheibe zu messen. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß an der der
Kollektorschicht gegenüberliegendeil Oberflächenseite der Ha'bleiterscheibe mindestens ein kreisringförmiges
Gebiet des entgegengesetzten Leitungstyps bis zur gleichen Tiefe wie die Emittergebiete in die Basisschicht
eindiffundiert wird und daß vor dem Zerteilen der Halbleiterscheibe der elektrische Flächenwiderstand
der Basisschicht zwischen diesem kreisringförmigen Gebiet und der Kollektorschicht bestimmt wird.
Damit wird ein vorteilhaftes und überraschend einfaches Verfahren vorgeschlagen, bei dem Testbereiehe
in einem Halbleiterbauteil vorgesehen werden, das eine kontinuierlich und ununterbrochen verlaufende
Basisschicht entlang der Oberfläche des Bauteils aufweist, und eine Möglichkeit eröffnet, Informationen
über Eigenschaften eines in seinem Aufbau für spätere Zerteilung geeigneten Bauteils zu einem Zeitpunkt zu
erhalten, der eine Korrektur dieser Eigenschaften, insbesondere des elektrischen Flächenwiderstands zur
Einstellung auf einen gewünschten Wert zuläßt. Durch die im Rahmen der Erfindung vorgeschlagene ringförmige
Struktur des Hilfs- oder Testbereichs ist es nicht notwendig, daß das Kollektormaterial bis zur Oberfläche
des Bauteils reicht.
Im folgenden wird die Erfindung an Hand von in der Zeichnung dargestellten Ausführungsbeispielen näher
erläutert. In der Zeichnung zeigen
Fig. 1 bis 3 Querschnittsansichten einer Halbleiterscheibe,
in denen aufeinanderfolgende Schritte des erfindungsgemäßen Verfahrens dargestellt sind,
F i g. 4 eine Draufsicht auf die in F i g. 3 dargestellte Halbleiterscheibe,
Fi g. 5 und 6 Querschnittsansichten, in denen weitere
Schritte des erfindungsgemäßen Verfahrens dargestellt sind.
Die Schritte des neuen Verfahrens werden im folgenden an Hand der Fig. 1 bis 6 beschrieben, in
welchen die Anwendung der Erfindung bei der Herstellung einfachdiffundierter npn-Planar-Transistoren
dargestellt ist. Es liegt jedoch auf der Hand, daß mit Hilfe dieses Verfahrens auch pnp-Transistoren herstellbar
sind und da3 die Verwendung des Verfahrens nicht auf einfachdiffundierte Transistoren beschränkt ist; das
neue Verfahren ist auch mit epitaktischen und Mehrfachdiffusionsmethoden vereinbar.
In Fig. 1 ist eine als Ausgangsmaterial dienende p-leitende Halbleiterscheibe 10 mit oberen und unteren
Oberflächen 14 und 16 gezeigt, auf deren oberer Fläche 14 ein dünner Isolierüberzug 18 angebracht ist. Ein Teil
der p-leitenden Scheibe 10 dient als Basisschicht 12 für alle aus der Scheibe herzustellenden Transistoren. Die
Scheibe 10 kann beispielsweise eine Siliziumscheibe von etwa 0,127 bis 0,229 mm Dicke und 5,08 cm Durchmesser
sein. Der Isolierüberzug 18 kann aus Siliziumdioxid bestehen und hat eine Dicke von etwa 10 000 bis
20 000 A.
Wie in F i g. 2 gezeigt ist, wird der Isolierüberzug 18 einer Photolack-Atz-Behandlung unterzogen, um Teile
der Scheibe 10 an der Oberfläche 14 zur Bildung von Emitteröffnungen 20 freizulegen. Während dieses
Schritts werden auch mehrere kreisförmige Öffnungen 22 im Überzug 18 gebildet, um andere Bereiche der
p-leitenden Scheibe 10 an der Oberfläche 14 freizulegen. Unter »kreisringförmigen« Öffnungen ist ein einen
Innen- und einen Außenradius mit gemeinsamen
22 Ol 833
Mittelpunkt aufweisender Ring zu verstehen, bei dem
der Überzug 18 zwischen den beiden Radien entfernt ist.
Die Scheibe 10 wird sodann in einen in der Zeichnung nicht dargestellten Diffusionsofen eingegeben und einer
η-leitenden Störstoffquelle, z. B. Phosphoroxychlorid. für eine Zeitdauer ausgesetzt, um ein n-leitendes
Emittergebiet 24 (F i g. 3) durch jede Emitteröffnung 20 von der Oberfläche 14 aus in die Basisschicht 12
einzudiffundieren. Gleichzeitig wird ein ringförmiges, η-leitendes Gebiet 26 durch jede ringförmige Öffnung
22 in die Basis 12 eindiffundiert, das einen Bereich 28 der Basisschicht 12 an der Oberfläche 14 einschließt. Eine
Draufsicht auf den vom ringförmigen n-leitenden Gebiet 26 eingeschlossenen Bereich 28 ist in F i g. A
gezeigt. Außerdem wird eine einheitlich dicke, n-leitende
Koiiektorschichi 3ö (Fig.3) ebenfalls in die Scheibe
10 eindiffundiert, und zwar von der unteren Fläche 16 der Scheibe aus. Während der Diffusion wird ein dünner
Überzug aus Phosphorglas auf den ursprünglichen Isolierüberzug 18 in den Emitteröffnungen 20 und den
ringförmigen öffnungen 22 sowie auf der Unterseite bzw. unteren Oberfläche 16 niedergeschlagen.
Im folgenden wird auf Fig.5 Bezug genommen. Der
zusammengesetzte Isolierüberzug 18 wird einer Photolack-Ätz-Behandlung
unterzogen, um die Emitteröffnungen 20 wieder zu öffnen. Gleichzeitig wird eine großflächige öffnung 32 in dem Überzug 18 ausgebildet.
Diese öffnung braucht nur groß genug zu sein, um den Bereich 28 an der Oberfläche 14 freizulegen. Bei diesem
Ausführungsbeispiel legt die großflächige öffnung 32 das ringförmige Gebiet 26, den zugehörigen eingeschlossenen
Bereich 28 und einen Teil der Basisschicht 12 an der Oberfläche 14 frei, der außerhalb des
ringförmigen Bereichs 26 liegt.
Gemäß F i g. 5 wird sodann eine Prüfschaltung eingesetzt, um den elektrischen Flächenwiderstand der
p-leitenden Basisschicht 12 zwischen einem oder mehreren der ringförmigen Gebiete 26 und der
Kollektorschicht 30 zu messen. Zu der Schaltung gehören erste und zweite Sonden bzw. Fühler 34 und 36
und eine Gleichstromquelle 38, deren einer Pol mit eier
ersten Sonde 34 verbunden ist. Der andere Pol der Gleichstromquelle 38 ist mit einem Amperemeter 40 in
Reihe geschaltet, das an die zweite Sonde 36 angeschlossen ist. Ein Voltmeter 42 liegt an dritten und
vierten Sonden 35 und 37. Bei der Messung des elektrischen Flächenwiderstands werden die ersten und
dritten Sonden 34 und 35 mit einem der eingeschlossenen Bereiche 28 an der Oberfläche 14 in Kontakt
gebracht. Die zweiten und vierten Sonden 36 und 37 stehen mit einem anderen Punkt an der Basisschicht 12
in Kontakt, welcher außerhalb des ringförmigen Bereichs 26 liegt.
Nachdem der Strom zwischen den ersten und zweiten Sonden 34 und 36 über eine gewisse Zeitspanne
geflossen ist, können gleichbleibende Strom- und Spannungswerte auf dem Amperemeter 40 bzw. dem
Voltmeter 42 abgelesen werden. Nach dem Ohmschen Gesetz ist der Gesamtwiderstand (R1) in Ohm zwischen
jedem Sondenpaar (34—35 und 36—37) gleich der Anzeige auf dem Voltmeter 42 (in Volt), geteilt durch die
Anzeige auf dem Amperemeter 40 (in Ampere). Da der zur Isolation eines Teils der Basisschicht 12 verwendete
Bereich in der oben beschriebenen Weise kreisringförmig ausgebildet ist, ist der elektrische Flächenwiderstand
der Basisschicht 12 zwischen dem ringförmigen Bereich 26 und der Kollektorschicht 30 durch die
folgende bekannte Gleichung auszudrücken:
„sh =
2 7 R1
In Ic,, ι·,)
In Ic,, ι·,)
wobei
ush = elektrischer Flächenwiderstand der Basisschicht
/wischen dem ringförmigen Bereich und der Kollektorschicht,
R, = Gesamtwidersland zwischen jedem Sondenpaar,
r„ = Außenradius des ringförmigen Bereichs,
/·, = Innenradius des ringförmigen Bereichs
Nach der Diffusion des n-ieitenden Materials sind die
Dimensionen zwischen der Kollektorschicht 30 und den Emitter- und ringförmigen Bereichen 24 und 26 die
gleichen; daher gilt die Messung des elektrischen Flächenwiderstands (ysh) in gleicher Weise für den
elektrischen Flächenwiderstand der Basisschicht 12 unterhalb jedes Emittergebietes 24. Wenn der Meßwert
des elektrischen Flächenwiderstands unterhalb eines gewünschten Minimalwertes liegt, kann die Scheibe 10
erneut in den Ofen gebracht werden, so daß die Emitter- und ringförmigen Bereiche weiter diffundiert werden
können; danach wird die Messung des elektrischen Flächenwiderstands wiederholt. Diese Behandlung wird
so lange wiederholt, bis der gewünschte elektrische Flächenwiderstand erreicht ist. Mit dieser Methode wird
die Steuerung des elektrischen Basisflächeiiwiderstands
zwischen den Emittern und der Kollektorschicht während des Herstellungsprozesses in vorteilhafter
Weise ermöglicht.
Wie in F i g. 6 gezeigt ist, wird die Scheibe 10 sodann mit metallischen Emitter-, Basis- und Kollektoranschlüssen
44 bis 46 versehen. Der Basisanschluß 45 wird auf dem ringförmigen Gebiet 26, dem eingeschlossenen
Bereich 28 und dem das ringförmige Gebiet 26 umgebenden Teil der Basisschicht 12 angebracht, um die
Effekte des ringförmigen Gebiets während des Betriebs des Bauteils zu vermeiden. Die Scheibe wird sodann in
einzelne Transistoren 48 getrennt, wobei jeder Transistor einen Teil der η-leitenden Kollektorschicht 30,
einen Teil der p-leitenden Basisschicht 12, eines der Emittergebiete 24 und einen der ringförmigen Bereiche
26 aufweist.
Eine alternative Methode zum Messen des elektrischen Flächenwiderstands der Basis zwischen den
ringförmigen Bereichen 26 und der Kollektorschicht 30 ist ebenfalls in Fig. 5 gezeigt. Bei dieser Methode
stehen die zweiten und vierten Sonden (bezeichnet mit 36' und 37' und in gestrichelten Linien eingezeichnet)
mit dem eingeschlossenen Bereich 28 in Kontakt, der einem zweiten der ringförmigen Gebiete 26 zugeordnet
ist. Der Gesamtwiderstand R, zwischen jedem Sondenpaar wird in der bereits oben beschriebenen Weise
gemessen. Da jedoch der Meßwert des Gesamtwiderstands den Widerstand zwischen zwei ringförmigen
Bereichen 26 und der Kollektorschicht 30 darstellt, ist
der einem der ringförmigen Bereiche 26 zugehörige Widerstand gleich der Hälfte des Gesamtwertes. Daher
gilt für das auf diese Weise gemessene gsh die Gleichung:
_ D
„sh =
In (r„.r,)
Hierzu 2 Blatt Zcichnunccn
Claims (4)
1. Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe eines bestimmten
Leitungstyps, bei dem an der einen Oberflächenseite der Halbleiterscheibe eine Kollektorschicht des
entgegengesetzten Leitungstyps ausgebildet und an der gegenüberliegenden Oberflächenseite mehrere
voneinander getrennte Emittergebiete des entgegengesetzten Leitungstyps derart eindiffundiert
werden, daß der unveränderte Teil der Halbleiterscheibe eine durchgehende Basisschicht bildet, die
sich zwischen den Emittergebieten bis zur Oberfläche der Halbleiterscheibe erstreckt und bei dem die
Halbleiterscheibe anschließend in mehrere, die Transistoren bildende Stücke zerteilt wird, von
denen jedes einen Teil der Kollektor- und der Basisschicht sowie wenigstens eines der Emittergebiete
enthält, dadurch gekennzeichnet, daß an der der Kollektorschicht (30) gegenüberliegenden
Oberflächenseite (14) der Halbleiterscheibe (10) mindestens ein kreisringförmiges Gebiet (26)
des entgegengesetzten Leitungstyps bis zur gleichen Tiefe wie die Emittergebiete (24) in die Basisschicht
(12) eindiffundiert wird und daß vor dem Zerteilen der Halbleiterscheibe (10) der elektrische Flächenwiderstand
der Basisschicht (12) zwischen diesem kreisringförmigen Gebiet (26) und der Kollektorschicht
(30) bestimmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Emittergebiete (24) und das
kreisringförmige Gebiet (26) vor dem Zerteilen der Halbleiterscheibe so lange in die Basisschicht (12)
weiter hineindiffundiert werden, bis der elektrische Flächenwiderstand der Basisschicht (12) einen
gewünschten Minimalwert erreicht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Emittergebiete (24) und das
kreisringförmige Gebiet (26) gleichzeitig in die Basisschicht (12) eindiffundiert werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Bestimmung des elektrischen
Flächenwiderstandes der Basisschicht (12) unterhalb des kreisringförmigen Gebiets (26) durch Messen
des Gesamtwiderstandes zwischen dem von dem ringförmigen Gebiet (26) eingeschlossenen Bereich
(28) der Basisschicht und einem außerhalb des ringförmigen Gebiets liegenden Punkt an der
Oberfläche (14) der Basisschicht (12) und durch Berechnen nach der folgenden Gleichung erfolgt:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10978371A | 1971-01-26 | 1971-01-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2201833A1 DE2201833A1 (de) | 1972-08-24 |
DE2201833B2 DE2201833B2 (de) | 1977-11-10 |
DE2201833C3 true DE2201833C3 (de) | 1978-06-29 |
Family
ID=22329546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2201833A Expired DE2201833C3 (de) | 1971-01-26 | 1972-01-15 | Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe |
Country Status (11)
Country | Link |
---|---|
US (1) | US3676229A (de) |
JP (1) | JPS5145476B1 (de) |
AU (1) | AU463388B2 (de) |
BE (1) | BE778430A (de) |
CA (1) | CA927523A (de) |
DE (1) | DE2201833C3 (de) |
FR (1) | FR2123285B1 (de) |
GB (1) | GB1344395A (de) |
NL (1) | NL7200985A (de) |
SE (1) | SE381776B (de) |
YU (1) | YU41806B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3895977A (en) * | 1973-12-20 | 1975-07-22 | Harris Corp | Method of fabricating a bipolar transistor |
US4079505A (en) * | 1974-03-14 | 1978-03-21 | Fujitsu Limited | Method for manufacturing a transistor |
FR2280203A1 (fr) * | 1974-07-26 | 1976-02-20 | Thomson Csf | Procede d'ajustement de tension de seuil de transistors a effet de champ |
US3999217A (en) * | 1975-02-26 | 1976-12-21 | Rca Corporation | Semiconductor device having parallel path for current flow |
DE2656420A1 (de) * | 1976-12-13 | 1978-06-15 | Siemens Ag | Transistor mit innerer gegenkopplung |
DE2949590A1 (de) * | 1979-12-10 | 1981-06-11 | Robert Bosch do Brasil, Campinas | Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor |
DE3138340A1 (de) * | 1981-09-26 | 1983-04-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen von planaren bauelementen |
US5217907A (en) * | 1992-01-28 | 1993-06-08 | National Semiconductor Corporation | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction |
US5451529A (en) * | 1994-07-05 | 1995-09-19 | Taiwan Semiconductor Manufacturing Company | Method of making a real time ion implantation metal silicide monitor |
US9093335B2 (en) * | 2012-11-29 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Calculating carrier concentrations in semiconductor Fins using probed resistance |
DE102014211352B4 (de) * | 2014-06-13 | 2021-08-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3335340A (en) * | 1964-02-24 | 1967-08-08 | Ibm | Combined transistor and testing structures and fabrication thereof |
-
1971
- 1971-01-26 US US109783A patent/US3676229A/en not_active Expired - Lifetime
- 1971-09-17 CA CA123159A patent/CA927523A/en not_active Expired
- 1971-12-28 FR FR7146943A patent/FR2123285B1/fr not_active Expired
-
1972
- 1972-01-14 AU AU37938/72A patent/AU463388B2/en not_active Expired
- 1972-01-15 DE DE2201833A patent/DE2201833C3/de not_active Expired
- 1972-01-17 YU YU115/72A patent/YU41806B/xx unknown
- 1972-01-20 GB GB286072A patent/GB1344395A/en not_active Expired
- 1972-01-24 BE BE778430A patent/BE778430A/xx unknown
- 1972-01-25 NL NL7200985A patent/NL7200985A/xx not_active Application Discontinuation
- 1972-01-25 SE SE7200821A patent/SE381776B/xx unknown
- 1972-01-25 JP JP47009403A patent/JPS5145476B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2123285B1 (de) | 1977-04-22 |
JPS5145476B1 (de) | 1976-12-03 |
DE2201833B2 (de) | 1977-11-10 |
US3676229A (en) | 1972-07-11 |
DE2201833A1 (de) | 1972-08-24 |
AU3793872A (en) | 1973-07-19 |
GB1344395A (en) | 1974-01-23 |
BE778430A (fr) | 1972-05-16 |
AU463388B2 (en) | 1975-07-24 |
YU11572A (en) | 1984-02-29 |
NL7200985A (de) | 1972-07-28 |
CA927523A (en) | 1973-05-29 |
FR2123285A1 (de) | 1972-09-08 |
YU41806B (en) | 1988-02-29 |
SE381776B (sv) | 1975-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2732184C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE1514362B1 (de) | Feldeffekttransistor | |
DE2201833C3 (de) | Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe | |
EP0001574A1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1514374B1 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE69122598T2 (de) | Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1414538A1 (de) | Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung | |
DE3689705T2 (de) | Zener-Diode. | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE1764578A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
EP0103653B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
DE2247911A1 (de) | Monolithische integrierte schaltung | |
DE1439758B2 (de) | Verfahren zur herstellung von transistoren | |
DE2607194C2 (de) | Halbleiteranordnung | |
DE2414222C3 (de) | MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung | |
DE2537327A1 (de) | Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |