DE2952318C2 - Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung - Google Patents
Integrierte Schaltungsanordnung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE2952318C2 DE2952318C2 DE19792952318 DE2952318A DE2952318C2 DE 2952318 C2 DE2952318 C2 DE 2952318C2 DE 19792952318 DE19792952318 DE 19792952318 DE 2952318 A DE2952318 A DE 2952318A DE 2952318 C2 DE2952318 C2 DE 2952318C2
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- integrated circuit
- circuit arrangement
- semiconductor
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 54
- 238000004519 manufacturing process Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims 3
- 238000010292 electrical insulation Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 claims 1
- 230000001771 impaired effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 8
- 238000000926 separation method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910003930 SiCb Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Description
verfahren ergeben sich aus den Unteransprüchen.
Die Erfindung findet vorzugsweise bei integrierten
Schaltungsanordnungen mit einer SiC>2-Schicht als Isolierschicht
und Maskierungsschicht Anwendung, bei denen diese SiCb-Schicht durch eine Sauerstofftemperung
hergestellt wird. Die Erfindung findet jedoch ganz generell mit Vorteil bei allen solchen integrierten Schaltungsanordnungen
Anwendung, bei denen die erfindungsgemäße Ausbildung der integrierten Schaltungsanordnung
eine Verbesserung der elektrischen Eigenschaften wie des Leckstromverhaltens, der Durchbruchsdgenschaften,
der Stromverstärkung und der Rauscheigenschaften der Bauelemente gegenüber solchen
integrierten Schaltungsanordnungen bringt, deren Halbleiterbereich vom zweiten Leitungstyp höherohmig
und außerdem homogen dotiert isL
Dies ist im allgemeinen bei solchen integrierten Schahungsanordnungen der Fall, bei denen Hochtemperaturprozesse
zu Gitterstörungen im Halbleiterkristall führen.
Die F i g. 1 zeigt zunächst den Teiiaufbau einer bekannten
integrierten Schaltungsanordnung, während die übrigen Figuren integrierte Schaltungsanordnungen
nach der Erfindung zeigen.
Die bekannten integrierten Schaltungsanordnungen haben nach der F i g. 1 ein homogen dotiertes Substrat
1, das keine Gebiete mit unterschiedlichem Leitungstyp aufweist. Die bekannten Substrate sind relativ hochohmig
dotiert und haben beispielsweise einen spezifischen Widerstand von 1 bis 20 Ω cm. Auf dieses Substrat 1 ist
bei einer integrierten Schaltungsanordnung eine epitaktischc
Schicht 2 aufgebracht, deren Leitungstyp dem des Substrats 1 entgegengesett ist und in die die Bauelemente
der integrierten Schaltungsanordnung eingebracht werden. Jeder Baueiementebereich ist durch eine Separations/.onc
3 separiert, so daß die einzelnen Bauelemente voneinander elektrisch getrennt sind. Vor dem
Aufbringen der epitaktischen Schicht 2 auf das Substrat 1 wird in bekannter Weise eine vergrabene Schicht 4
eingebracht. Die Fig. 1 zeigt natürlich ebenso wie die
weiteren Figuren nur einen Teiiausschnitt einer integrierten Schaltungsanordnung. Das in der epitaktischen
Schicht 2 vorgesehene Bauelement ist in der Fig. 1 nicht eingezeichnet.
Die F i g. 2 zeigt eine integrierte Schaltungsanordnung
nach der Erfindung, bei der Jas Substrat 1 im Gegensatz zum Substrat der bekannten integrierten
Schaltungsanordnung der Fig. 1 nicht homogen dotiert ist, sondern zwei unterschiedlich dotierte Halbleitergebictc
5 und 6 vom gleichen Leitungstyp aufweist. Das Haibleilergebiet 5 ist wesentlich dünner und hochohmiger
als das Iialbleitergebiei 6. An das Halbleitergebiet 5,
dus ebenso wie das Halbleitergebiet 6 den zweiten Leitungstyp
aufweist, grenzt der Halbleiterbereich 2 vom ersten Leitungstyp, der mit dem Halbleitergebiet 5 und
damil mit dem Halbleiterbereich 1 den pn-Obergang 7
bildet. Das niederohmigere Gebiet 6 hai beispielsweise
eine Dicke von 400 μΐη und einen spezifischen Widerstand
von 10-2Ωΰΐτι. Das höherohmige Gebiet 5 ist
wesentlich dünner als das niederohmigere Gebiet 6 und hat beispielsweise eine >Dicke von 15μπι. Der spezifische
Widerstand des höherohmigen Gebietes 5 ist wesentlich höher als der des niederohmigererr Gebietes 6
und beträgt beispielsweise 5 bis 10 Ω cm.
Die Anordnung der Fig.2 wird beispielsweise dadurch
hergestellt, daß auf ein homogen dotiertes Substrat 6 vom zweiten Leii-f.'ngstyp das Halbleitergebiet 5
vom zweiten Leitungstyp epitaktisch aufgebracht wird.
Dadurch ist auch das Gebiet 5 homogen dotiert. Anschließend an das Aufwachsen der epitaktischen Schicht
5 werden in die epitaktische Schicht 5 vergrabene Schichten 4 eingebracht, die den ersten Leitungstyp aufweisen.
Die Herstellung der vergrabenen Schichten 4 erfolgt beispielsweise durch maskierte Diffusion. Nach
der Herstellung der vergrabenen Schichten 4 wird auf die epitaktische Schicht 5 eine zweite epitaktische
Schicht 2 aufgebracht, die den ersten Leitungstyp aufweist Die epitaktische Schicht 2 dient zur Aufnahme
der in der Fig.2 nicht dargestellten Bauelemente der
integrierten Schaltungsanordnung.
Nach dem Aufbringen der epitaktischen Schicht 2 wird die Oberfläche dieser Schicht maskiert, um die Separationszone
3 vom zweiten Leitungstyp durch Diffusion herstellen zu können. Zu diesem Zweck wird die
Oberfläche der epitaktischen Schicht 2 beispielsweise mit einer SiO2-Schicht überzogen, die beispielsweise in
oxydierender Atmosphäre z.B. bei 11000C hergestellt
wird. Dieser Hochtemperaturprozeß und auch noch nachfolgende Hochtemperaturproz..'ise scheinen im
Halbleiterkristall Gitterschäden hervor_urufen, deren negative Auswirkungen jedoch durch den erfindungsgemäßen
Aufbau der integrierten Schaltungsanordnung -kompensiert werden. Nach der Herstellung der in der
Fig.2 i..cht dargestellten Isolierschicht werden in diese
Isolierschicht mittels der Fotolacktechnik rahmenförmige Diffusionsfenster eingebracht, durch die Separationszonen
3 in die epitaktische Schicht 2 diffundiert werden.
Das höherohmige Gebiet kann statt durch Epitaxie beispielsweise auch durch Ausdiffusion hergestellt werden.
Zu diesem Zweck wird der Ausgangskörper, der die Leitfähigkeit des niederohmigen Halbleitergebiets 6
hat, getempert, und zwar se lange, bis das höherohmige Halbleitergebiet 5 entsteht. Dieser Ausdiffusionsprozeß
erfolgt beispielsweise bei einer Temperatur von i iöO bis 12500C.
Die Anordnung der F i g. 3 unterscheidet sich von der Anordnung der Fig. 2 dadurch, daß in den durch die
Separationszone 3 begrenzte Bauelementebereich ein Bauelement eingebracht ist, und zwar ein Transistor, der
aus der Basiszone 8, der Emitterzone 9 und der Kollektorzone 2 besteht, die dem Halbleiterbereich 2 vom ersten
Leitungstyp entspricht. Die Kontaktierung der Kollektorzone 2 v/ird durch die niederohmige Anschlußzone
10 vom Leitungstyp der Kollektorzone erleichtert. Auf der Oberfläche des Halbleiterbereichs 2
vom ersten Leitungstyp befinden sich die Emitterelektrode
11, die Basiselektrode 12. d'e Kollektorelektrode 13 sowie die Isolierschicht 14.
Bei der Anordnung der Fig.4 ist im Gegensatz zur
Anordnung der F i g. 3 außer demTran^istor noch eine Diode vorhanden, die durch die Halbleiterzone 15 und
den Halbleiterbereich 2 vom ersten Leitunestyp gebildet
wird. Zur Erleichterung der Kontaktierung der einen Halbleiterzone ist die Anschlußzone 16 vorgesehen,
die durch die Elektrode 1 kontaktiert wird. Die andere Halbleiterelektroc': ist mit 18 bezeichnet.
Die F i g. 5 zeigt die integrierte Schaltungsanordnung
Die F i g. 5 zeigt die integrierte Schaltungsanordnung
der F ι g. 4 in perspektivischer Darstellung.
Hierzu 3 Blatt Zeichnungen
Claims (11)
1. Integrierte Schaltungsanordnung mit einem Halbleiterkörper, der einen Halbleiter-Bereich (1)
vom zweiten Leitungstyp aufweist, über dem ein Halbleiterbereich (2) vom ersten Leitungstyp angeordnet
ist, bei der sich die Halbleiterzonen (8, 9,10
15) der einzelnen Bauelemente der integrierten Schaltungsanordnung in dem Halbleiterbereich (2)
vom ersten Leitungstyp befinden und bei der für den Fall, daß als Bauelement ein Transistor vorhanden
ist, dieser Transistor keinen Basis- oder Emitteranschluß auf der Unterseite des Halbleiterkörpers aufweist,
dadurch gekennzeichnet, daß der Halbleiterbereich (1) vom zweiten Leitungstyp zwei
aneinandergrenzende, übereinander angeordnete Gebiete (5, 6) unterschiedlicher Leitfähigkeit aufweist
und daß das höherohmige Gebiet (5) an den Halbleiterbereich vom ersten Leitungstyp grenzt
2. Integriert? Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das höherohmige
Gebiet (5) des Halbleiterbereichs (1) vom zweiten Leitungstyp dünner als dessen niederohmigeres
Gebiet ist.
3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekenzexhnet, daß das niederohmigere
Gebiet (6) des Halbleiterbereichs (1) vom zweiten Leitungstyp 10- bis lOOmal dicker als
das höherohmigere Gebiet (5) des Halbleiterbereics
vom zweiten Leitungstyp ist.
4. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch ^kennzeichnet, daß
das höherohmige Gebiet (5) des Halbleiterbereichs (1) vom zweiten Leitungstyp einf Dicke von 5 bis
25 μπι aufweist.
β.
Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
das höherohmige Gebiet (5) des Halbleiterbereichs (1) vom zweiten Leitungstyp einen spezifischen Widerstand
von 1 bis 20 Ω cm aufweist.
7. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß
das niederohmigere Gebiet (6) des Halbleiterbereichs (1) vom zweiten Leitungstyp einen spezifischen
Widerstand von 5 · 10~3 bis 5 · 10-2Qcm
aufweist.
8. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
der Halbleiterbereich (2) vom ersten Leitungstyp eine Dicke von 1 — 15 μπι aufweist.
9. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 8. dadurch gekennzeichnet, daß
der Halbleiterbereich (2) vom ersten Leitungstyp einen spezifischen Widerstand von 0,1—5 Ω cm aufweist.
10. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß
das höherohmigere Gebiet (5) des Halbleiterbereichs (1) vom zweiten Leitungstyp eine epitaktische
Schicht ist.
11. Verfahren zum Herstellen einer.jntegrierten
Schaltungsanordnung nach einem derAnsp'rüche 1 bis 10, dadurch gekennzeichnet, daß das höherohmigere
Gebiet (5) des Halbleiterbereichs (1) vom zweiten Leitungstyp durch Ausdiffusion von Störstellen
aus dem Halbleiterbereich (1) vom zweiten Leitungstyp hergestellt wird.
Die Erfindung betrifft eine integrierte Schaltungsanordnung mit einem Halbleiterkörper, der einen Halbleiter-Bereich
vom zweiten Leitungstyp aufweist, über dem ein Halbleiterbereich vom ersten Leitungstyp angeordnet
ist, bei der sich die Hakieiterzonen der einzelnen
Bauelemente der integrierten Schaltungsanordnung in dem Halbleiterbereich vom ersten Leitungstyp befinden
und bei der für den Fall, daß als Bauelement ein Transistor vorhanden ist, dieser Transistor keinen Casis-
oder Emitteranschluß auf der Unterseite des Halbleiterkörpers aufweist. Eine solche Schaltungsanordnung ist
gängiger Stand der Technik und z. B. aus R. Warner »Integrated Circuits«, 1965 McGraw-Hill Book Company,
New York, S. 130,131, bekannt
Hei der Herstellung von integrierten Schaltungsanordnungen sind bekanntlich Hochtemperaturprozesse
erforderlich, die beispielsweise bei der Oxydation, der
Halbleiteroberfläche in Verbindung mit einer Sauerstoffbehandlung Anwendung finden. Die Praxis hat gezeigt
daß Hochtemperaturprozesse, insbesondere in Verbindung mit einer Sauerstoffbehandlung, zu Gitterdefekten im Kalbleiterkörper führen. Diese Gitterdefekte
verschlechtern die elektrischen Eigenschaften der Bauelemente der integrierten Schaltungsanordnung
und führen sogar zu Ausfällen.
Der Erfindng liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung der eingangs genannten
Art anzugeben, bei der Gitterdefekte im Halbleiterkörper, die bei Hochtemperaturprozessen auftreten, vermieden
bzw. verringert werden. Diese Aufgabe wird durch eine integrierte Schaltungsanordnung der eingangs
erwähnten Art gelöst, bei der nach der Erfindung der Halbleiterbereich vom zweiten Leitungstyp zwei
aneinandergrenzende, übereinander angeordnete Gcbiete unterschiedlicher Leitfähigkeit aufweist und das
höherohmige Gebiet an den Halbleiterbereich vom ersten Leitungstyp grenzt.
Den Halbleiterbereich vom zweiten Leitungstyp dergestalt auszuführen ist für sich aus ö^r Literatursicllc
»Neues aus der Technik«, Nr. 4 vom 15. August 1979. Seite 1, bekannt. Die bekannte Halbleiteranordnung ist
ein HF-Leistungstransistor, der in geerdeter Emiltcr- oder Basisschaltung betrieben wird. Bei einer solchen
Schaltung muß der Kollektor elektrisch isoliert sein. Die
elektrische Isolation wird bei dem bekannten Leistungstransistor durch einen pn-übergang erzielt. Diese Lösung
hat den Vorteil, daß keine elektrisch isolierende, thermisch aber gut leitende Platte auf der Unterseite
des Halbleiterkörpers erforderlich ist, sondern der Halbleiterkörper kann in einfacher Weise auf eine Metallplatte
aufgebracht werden, die eine bessere Wärmeableitung als eine thermisch gut leitende, jedoch elektrisch
isolierende Platte hat. Bei dem bekannten Leistungstransistor erfolgt die Kontaktierung des Emitters
oder der Basis auf der Unterseite des Halbleiterkörper. Zur Erzielung eines niederohmigen Emitter- oder Basisanschlusses
auf der Unterseite des Halbleiterkörpcrs ist beim bekannten Leistungstransistor ein niederohmiger
Bereich vorgesehen, der jedoch aus Kapazitätsgründen von den Halbleiterionen des Transistors durch einen
•tjjochohmigen Bereich vom gleichen Leitungstyp gc-Yrennt
ist.
Die integrierte Schaltungsanordnung nach der Erfin^
dung weist überraschenderweise Bauelemente auf, dcren elektrische Eigenschaften durch Hochtcmperalurprozesse
wesentlich weniger beeinträchtigt werden «ils bei bekannten integrierten Schaltungsanordnungen.
Ausgestaltungen der Erfindung und ein Herstellungs-
Ausgestaltungen der Erfindung und ein Herstellungs-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792952318 DE2952318C2 (de) | 1979-12-24 | 1979-12-24 | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792952318 DE2952318C2 (de) | 1979-12-24 | 1979-12-24 | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2952318A1 DE2952318A1 (de) | 1981-07-02 |
| DE2952318C2 true DE2952318C2 (de) | 1986-09-18 |
Family
ID=6089652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792952318 Expired DE2952318C2 (de) | 1979-12-24 | 1979-12-24 | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2952318C2 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2183907B (en) * | 1985-11-27 | 1989-10-04 | Raytheon Co | Semiconductor device |
| FR2634321B1 (fr) * | 1988-07-13 | 1992-04-10 | Sgs Thomson Microelectronics | Structure de circuit integre ameliorant l'isolement entre composants |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3381183A (en) * | 1965-06-21 | 1968-04-30 | Rca Corp | High power multi-emitter transistor |
-
1979
- 1979-12-24 DE DE19792952318 patent/DE2952318C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2952318A1 (de) | 1981-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1489893B1 (de) | Integrierte halbleiterschaltung | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2503864B2 (de) | Halbleiterbauelement | |
| CH495633A (de) | Halbleiteranordnung | |
| DE1589687B2 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
| DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
| DE1764578C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
| DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
| DE1946302A1 (de) | Integrierte Halbleiterschaltung | |
| DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
| DE2201833A1 (de) | Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe | |
| DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
| DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
| DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE3444741A1 (de) | Schutzschaltungsanordnung fuer eine halbleitervorrichtung | |
| EP0103653A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE2136509A1 (de) | Halbleitervorrichtung | |
| DE2627922A1 (de) | Halbleiterbauteil | |
| DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
| DE4032816A1 (de) | Halbleiterbauteil mit lateralstruktur | |
| DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE1811019C3 (de) | Verfahren zum Kontaktieren einer an der Oberfläche einer monolithischen Festkörperschaltung befindlichen Halbleiterzone | |
| DE2038283C3 (de) | Halbleiterbauelement | |
| DE2457746C2 (de) | Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1293899C2 (de) | Planar- oder Mesatransistor und Verfahren zur Herstellung des Planartransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |