DE2133962A1

DE2133962A1 - Informationspufferanordnung

Info

Publication number: DE2133962A1
Application number: DE19712133962
Authority: DE
Inventors: Oscar Bernardus Philomenus Rikkertde Eggermont Ludwig Desire Johan Eindhoven Koe (Niederlande) GlIc 11 04
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1970-07-25
Filing date: 1971-07-08
Publication date: 1972-02-03
Also published as: JPS5149381B1; DE2133962B2; GB1300029A; DE2133962C3; FR2104806B1; FR2104806A1; US3729717A; SE369450B; NL7011048A

Description

PHN.4971« Dr. Herbert Scholz BOSS/EVH.

Palentanwalt AiT!3?dei;-. N.V. PHILIPS» 6L0EIIAMPENFABWEKEH O <■) q O Q r ^

Akte: PHN- 4971 ^

Anmeldung voim 6 · 7 ο 71

"Informationspuffexanoxdnung".

Die Erfindung betrifft eine Informationepufferanoidnung zum Umwandeln einer empfangenen Folge von Informationszeichen, die synchron ist zu einem empfangenden Taktsignal in einex Folge» die synchron ist zu einem von einex unabhängigen Taktanoxdnung abgeleiteten eisten Steuexaignal, weiche Anordnung eine Gxuppe von Speichelstellen, in denen jeweils ein Informationszeichen gespeichert werden kann, eine erste selektive Uebeitxagungsanordnung mit einem eisten Umlauf-Adxessengenerator zum Auswählen der Speicheratellen in jedem Umlauf in derselben Folge und zum Uebertragen der Informationszeionen dex empfangenen Folge von Informationszeichen zu den ausgewählten Speichelstellen, eine zweite selektive (Jebertragungsanordnung mit einem zweiten' Umlauf-Adressengenerator zum Auswählen der Speicherstellen in jedem Umlauf in derselben wie der fiüher erwähnten Folge und zum Uelieitragen der Informationszeiohen von den Speicherstellen zu einem Ausgang dei Informationapuffei-

109886/1649

- 2 - PHN.4971.

anordnung, eine erste Steueranordnung zum Steuern der ersten selektiven Uebertragungsanordnung und eine zweite Steueranordnung zum Ableiten des ersten Steuersignals von der Taktanordnung zur Steuerung der zweiten selektiven TJebertragungsanordnung enthält.

Bei den bekannten Informationspufferanordnungen dieses Typs wird das Einführen oder Schreiben von Informationszeichen in die Speicherstellen durch das empfangene Taktsignal gesteuert. Dieses Signal hat eine unkontrollierte Phase gegenüber der unabhängigen Taktanordnung, so dass zum Schreiben und Lesen von Informationszeichen gesonderte Adressenkodieranordnungen zum Dekodieren der von den Umlauf-Adressengeneratoren erzeugten Adressen verwendet werden müssen.

Die Erfindung bezweckt, eine Informationspufferanordnung des eingangs erwähnten Typs zu schaffen, wobei das Einführen der Informationszeichen in die Speicherstellen durch ein Steuersignal mit einer der Taktanordnung gegenüber kontrollierten Phase gesteuert wird. Dies bietet den Vorteil« dass die beiden selektiven Uebertragungsanordnungen eine gemeinsame Adressenkodieranordnung verwenden können. Die erfindungsgemässe Informationspufferanordnung ist dadurch gekennzeichnet, dass f die erste Steueranordnung zum Ableiten eines zweiten Steuersignals von der Taktanordnung zur Steuerung der ersten selektiven Uebertragungsanordnung eingerichtet ist und eine erste Phasenvergleichsanordnung zum Vergleichen der Phase des empfangenen Taktsignals mit der Phase des zweiten Steuersignals enthält, und dass sie eine Phasenkorrekturanordnung enthält zum Einführen diskreter Aenderungen in Abhängigkeit von dem duroh die erste Phasenvergleichsanordnung festgestellten Phasenunterschied in der Phase des zweiten Steuersignals, um den Phasenunterschied zwischen dem zweiten Steuersignal und dem empfangenen Taktsignal innerhalb bestimmter Grenzen zu halten.

10 9886/1 6A9

- 3 ■· PHN.4971.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher erläutert. Es zeigen:

Fig. 1 das Blockachema eines AusfUhrungsbeispiels der erfindungsgemäasen Informationspufferanordnung,

Fig. 2 die Form einer Anzahl von in der Anordnung nach Fig. 1 auftretenden lokalen Taktsignalen»

Fig. 3 ein Ausführungsbeispiel eines Schreiblntervallselektors, Fig. 4 ein Ausführungsbeispiel eines Leeeintervallselektors.

In Fig. 1 bezeichnet 100 eine Quelle von Infprmationszeichen und 101 die zur Quelle gehörige Taktanordnung. In vielen Anwendungen wird die Quelle 100 durch die Endanordnung eines Uebertragungasystems zur lieber tragung von Informatonszeichen Ober eine Multiplexleitüng gebildet. Dementsprechend werden die Ausdrucke Quelle und Leitung durcheinander verwendet, um die Quelle von Informationszeichen zu bezeichnen. Die Taktanordnung 101 wird im folgenden als Leitungstaktgeber bezeichnet.

Die Leitung führt eine Folge von Informationszeichen herbei. Jedes Zeichen liegt in einem bestimmten Leitungszeitintervall. Die Reihe aller Leitungszeitintervalle bildet die Leitungszeitskala· Der Leitungstaktgeber liefert eine nominal äquidistante Folge von Leitungstaktimpulsen, deren Perioden die Leitungszeitintervalle bestimmen. Der Leitungstaktgeber synchronisiert die Quelle 100 derart, dass diese die Informationszeichen in den Leitungstaktimpulsperioden abgibt. Die Leitungstaktimpulse können von einem Taktsignal, das zugleich mit den Informationszeionen über das Uebertragungssystem übertragen wird, oder von den Informationszeichen selbst abgeleitet werden.

Vorläufig wird angenommen, dass jedes Informationazeichen aus nur einem Bit besteht, wie es beispielsweise bei der Anwendung

109886/1649

- 4 - ' PHN.4971.

der Delta-Modulation der Fall ist.

-Die Informationapufferanordnung enthSlt einen Lokaltaktgeber T02 mit einem Umlauf nur eines lokalen Zeitintervalls, das dieselbe nominale Dauer hat wie ein Leitungszeitintervall. Die Reihe aller lokalen Zeitintervalle bildet die lokale Zeitskala. Jedes lokale

Zeitintervall ist in 16 gleiche Subzeitintervalle s_, S₁, , 8_1ς

eingeteilt, wie■in Fig. 2a dargestellt ist. Der Lokaltaktgeber erzeugt eine Reißö von Taktsignaleη* deren Verlauf mit der Zeit in nur einem lokalen Taktumlauf in den Fig. 2b_ bis 2n_ dargestellt ist. Alle

P diese Signale haben einen binären Charakter. Der niedrige Pegel wird als logischer Pegel 0 und der hohe Pegel wird als logischer Pegel 1 bezeichnet.

Der Lokaltaktgeber 102 ist unabhängig vom Leitungstaktgeber 101« Die beiden Taktgeber haben nur nominal dieselbe Umlaufdauer. Uifi Phasenuntersohiede zwischen den beiden Taktgebern auszugleichen, werden die Informationszeichen zunächst über eine Gruppe von Speicherstellen einer Speicheranordnung verteilt und danach unter Ansteuerung des Lokaltaktgebers in derselben Folge wie beim Empfang von den Speicher-Btellen aus zu einem Ausgang übertragen. Bei den Pufferanordnungen nach dem Stand der Technik wird das Verteilen der Informationszeichen über die Speicherstellen, d.h. das Schreiben, vom Leitungstaktgeber gesteuert. Bas Uebertragen der Informationszeichen von den Speicherstellen zum Ausgang, d.h. das Lesen, findet unter Ansteuerung des Lokaltaktgebers statt. Zum Schreiben und Lesen von Informationszeichen müssen dann getrennte Adressendekodieranordnungen zur Auswahl der Speicherstellen verwendet werden.

In der Informationspufferanordnung nach Pig. 1 wird ein an sioh bekannter, beliebig zuganglicher Speicher 10} angewendet, der mit

109886/1649

- 5 - PHN.4971.

nur einem Adresseneingang A versehen ist. Bei der Zufuhr einer binär kodierten Adresse zum Adresseneingang A wird im Speicher eine Speicherstelle ausgewählt. In diese Speicherstelle kann ein Informationsbit geschrieben werden, indem dem Eingang D1 ein Impuls zugeführt wird für den Fall, dass das Informationsbit den WeTt 1 hat, oder indem dem Eingang D2 ein Impuls zugeführt wird für den Fall, dass das Informations bit den Wert 0 hat. Eine ausgewählte Speicherstelle präsentiert ihre Information am Ausgang OT, so dass die gespeicherte Information dort gelesen weiden kann.

Das Schreiben und Lasen von Information im Speicher I03 findet in verschiedenen S.ubzeitintervallen des lokalen Taktumlaufs statt. Ein Leitungstaktimpuls hat eine beliebige Position im lokalen Taktumlauf. In jedem Taktumlauf sind zwei Subzeitintervalle als mögliche Schreibintervalle angewiesen. Ein Schreibintervallselektor I04 selektiert ein geeignetes Schreibintervall für jedes empfangene Zeichen.

Das Auswählen eines Schreibintervalls wird anhand der

Fig. 2 und 3 näher erläutert. Dem Schreibintervallselektor I04, dessen detaillierte Ausführung in Fig. 3 dargestellt ist, werden die Leitungstaktimpulse des Leitungstaktgebers 101 und die Signale P,. Q, S^, S^, S₁, und S₁. des Lokaltaktgebers zugeführt. Die Leitungstaktimpulse werden dem Eingang 300 und die Signale des Lokaltakts werden den entsprechend bezeichneten Eingängen zugeführt. Die Signale P und Q (Fig. 2m und in) sind Vergleichsaignale. Das Signal P hat den logischen Pegel 1 in den Subzeitintervallen a,, a,-, Sg und S₇. Daa Signal Q, hat den logischen Pegel 1 in den Subzeitintervallen ^a-j2» ^S1V ⁸IA ^un^ B₁C. Die Leitungstaktimpulse und das Signal P werden dem UND-Tor ,301 zugeführt. Die Leitungstaktimpulae und daa Signal Q werden dem UND-Tor 302 zugeführt. Im folgenden wird angenommen, daae die Leitunga-

10 9 8 8 6/1649""

- 6 - PHN.4971.

taktimpulse maximal eine Impulsdauer nur eines Subzeitintervalls haben. Wenn im Moment des Auftretens eines Leitungstaktimpulaes das Signal P den logischen Pegel 1 aufweist, liefert das UND-Tor 301 einen Impuls. Dieser Impuls wird dem Setzeingang des Flipflops 303 zugeführt und setzt dieses in den Zustand 1. Im Fall, dass der Leitungstaktimpuls dann auftritt, wenn das Signal Q den logischen Pegel 1 hat, liefert das UND-Tor 302 einen Impuls. Dieser Impuls wird dem Löscheingang des Flipflops 303 zugeführt und schaltet dieses in den Zustand 0.

Die Signale S₅, Sg und P werden den UND-Toren 304, 305 bzw. ψ 306 zugeführt, die an den 0-Ausgang des Flipflops 303 angeschlossen sind. Die Signale S₁,, S₁₄ und Q, werden den UND-Toren 307, 308 bzw. 309 zugeführt, die an den 1-Ausgang des Flipflops 303 angeschlossen sind. Im Zustand Ö des Flipflops 303 lassen die UND-Tore 304, 305 und 306 die ihnen zugeführten Signale hindurch, und im Zustand 1 des Flipflops 303 lassen die UND-Tore 307, 308 und 309 die ihnen zugeführten Signale hinduroh.

Wenn ein veränderlicher Phasenunterschied zwischen dem Leitungs· taktgeber und dem Lokaltaktgeber besteht, verschiebt sich die Position ^ des ^eitungstaktimpulses der Position des lokalen Zeitintervalls gegenüber. Zur Veransohaulichung sind in den Fig. 2^ und 2r_ vier Beispiele einer Reihe von Positionen in vier aufeinanderfolgenden lokalen Zeitintervallen dargestellt. Hierbei deuten a^, a,,, a_, a ; b₁, b₂, b_, b.; O₁, O₃, c,, c. und d_1# d^ d,, d. vier Reihen von mit dem Wert 1 ansteigender lokaler Zeitintervallnummern an. Im ersten Beispiel hat der Leitungstaktgeber eins höhere Geschwindigkeit ale der Lokaltaktgeber und im zweiten Beispiel hat der Leitungstaktgeber eine niedrigere Geschwindigkeit als der Lokaltaktgeber. Im Zeitintervall Hummer a.j und Zeitintervall Nummer b₁ fällt der Leitungstaktimpule

109886/1649

- if - PHN.4971.

mit dem Impuls des Signals P, Fig. 2m zusammen. Flipflop 303 hat dann auf jeden Fall nach Beendigung des Leitungstaktimpulses den Zustand 1. Der Schreibintervallselektor I04 selektiert dann die Signale S..,, S₁₄ und Q, von denen das Signal S₁, als Schreibeteuexsignal fungiert. Bas Signal S₁, steuert das Schreiben eines Informationsbits im Schreibintervall S₁-. In den lokalen Zeitintervallen a„, a_, a und b«, b,, b. Sndert sich die Stellung des Flipflops 303 nicht, so dass in diesen lokalen Zeitintervallen das Schreiben auch im Subzeitintervall S₁, stättfindet. Dies bleibt der Fall, solange die Taktimpulse innerhalb des in Fig. 2o schraffiert dargestellten Gebiets bleiben. Innerhalb dieses Gebietes hat das Signal Q den logischen Pegel 0, wodurch das Tor 302 gesperrt ist und das Flipflop 303 nicht in den Zustand 0 geschaltet werden kann. Im dritten und vierten Beispiel ffillt der Leitungstaktimpuls in dem lokalen Zeitintervall Nr. c. und dem lokalen Zeitintervall Nr. d₁ mit dem Impuls des Signale Q zusammen. Das Flipflop 303 hat dann in jedem Fall nach Beendigung des Leitungstaktimpulses den Zustand 0. Der Schreibintervallaelektor I04 wählt dann die Signale Set Sg und P aus, wobei das Signal S₁- als Sohreibsteuerungssignal wirksam ist. Das Signal S₁- steuert das Schreiben eines Informationsbits im Subzeitintervall s^· Im dritten Beispiel hat der Leitungstaktgeber eine höhere Geschwindigkeit als der Lokaltaktgeber, und im vierten Beispiel hat der Leitungstaktgeber eine niedriger Geschwindigkeit als der Lokaltaktgeber. In den lokalen Ze itIntervallen c«, c-, c. und d„, d_, und d. Sndert sich die Stellung des Flipflops 303 nicht, so dass in diosen lokalen Zeitintervallen das Schreiben auch im Subzeitintervall β,- erfolgt. Dies bleibt der Fall, solange die Leitungetaktimpulse innerhalb des in Fig. 2_p_ schraffiert dargestellten Gebiets bleiben. Innerhalb dieses Gebietes hat das Signal P den logischen

109886/1649

- 8 - PHN.4971.

Pegel O, wodurch das Tor 301 gesperrt ist und das Flipflop 303 nicht in den Zustand 1 geschaltet werden kann. Eine Umschaltung des Flipflops 303 findet erst statt, wenn der Leitungstaktimpuls mit dem Impuls des Signals P zusammenfällt und das Flipflop im Zustand 0 stand (Umschaltung von 0 nach 1), oder wenn der Leitungstaktimpuls mit dem _; Impuls des Signals Q. zusammenfSllt und das Flipflop im Zustand 1 stand (Umschaltung von 1 nach O). In den Gebieten zwischen den Impulsen der Signale P und Q finden keine Umschaltungen statt. Der Zustand, den das. Flipflop 303 beim Auftreten der Leitungstaktimpulse in diesen Zwischengebieten hat, ist abhängig von der Tatsache, ob der Leitungstaktimpuls vor dem Eintreten dea Zwischengebiets mit dem Impuls des Signals P zusammenfiel oder mit dem Impuls des Signals Q. Der Zustand des Flipflops 303 als Funktion der Phase des Leitungstaktgebers dem lokalen Taktumlauf gegenüber weist dadurch eine Hysterese auf. Diese Hysterese gewährt eine stabile Auswahl des Sohreibintervalls beim Vorhandensein kleiner Schwankungen in den Zeitpunkten des Auftretens der Leitungstaktimpulse.

Der Schreibintervallselektor I04 wählt für jedes von der Quelle 100 herrührende Bit ein Schreibintervall aus.

Beim Vorhandensein eines sich mit der Zeit ändernden Phasenunterschieds zwischen dem Leitungstaktgeber und dem Lokaltaktgeber bewirkt der Schreibintervallselektor I04 solche Umschaltungen, dass die Folge von Taktimpulsen am Ausgang S,-/s..* (zweites Steuersignal) synchron ist zur Bitfolge. Diese Folge von Taktimpulsen weist infolge der Umschaltungen Phasensprünge eines halben lokalen Zeitintervalls auf, d.h. 180° in positiver und/oder negativer Richtung. Der Phasenunterschied zwischen der Folge von Taktimpulsen am Ausgang S^/S..- und den Leitungstaktimpulsen bewegt sioh zwischen zwei Grenzwerten, die

10 9 8 8 6/1649

- 9- PHN.4971.

ein halTjea lokales Zeitintervall auseinander liegen, d.h. 180°, so dass die Taktimpulae am Ausgang S^/s.. - und die Leitungataktirapulae aynchron zueinander aind.

Die AuagSnge der Tore 304 und 307, 305 und 3Ο8, und 306 und aind paarweise zu drei Ausgängen zusammengeschaltet. Der Ausgang 3-/S₁-dea Schreibintervallaelektora I04, Fig. 1, iat an einen Eingang eines jeden der Abtasttore 105 und I06 angeschlossen, deren Ausgänge an die Ziffereingänge D1 und D2 des Speichers 103 angeschlossen aind. Der Ausgang der Quelle 100 ist an einen Eingang des UND-Tors 105 angeschlossen und über ein Nicht-Element I07 an einen Eingang des UND-Tors IO6. Die Quelle liefert auf diese Weiae Signale mit entgegengesetzten Pegeln zu den beiden UND-Toren I05 und IO6. Die UND-Tore 105 und taaten im auagewählten Schreibintervall den Wert dea von der Quelle gelieferten Bits ab. Hierbei wird angenommen, daaa am Ausgang der Quelle der logische Signalpegel, der'den Wert dee Bits darstellt, während des ganzen Leitungszeitintervalla vorhanden ist. Das Ergebnis der Abtaatung ist ein Impuls am Ziffereingang D1, wenn das Bit den Wert 1 hat, und ein Impuls am Ziffereingang D2, wenn das Bit den Wert 0 hat.

Der Ausgang Sg/S des Schreibintervallselektors IO4 ist an den Zähleingang eines Modulo-n-Adressenzählera 108 angeschlossen, in dem η die Anzahl der Speicherstellen des Speichers 103 daratellt. Jeder dem Zähleingang zugeführte Impuls setzt den AdreaaenzShler in die folgende Stellung, wobei der Zähler zyklisch eine Reihe von η Stellungen durchläuft. Die Stellung des Zählers wird in einem binären Code in Parallelform am Ausgang 109 angegeben. Der Auagang ist an den mehrfachen Eingang eines mehrfachen UND-Tors 110 angeschlossen, dessen einfacher Eingang an den Auagang P/Q des Schreib-

109886/1649

- 10 - PHN.4971.

intervallaelektors 104 angeschlossen ist. Der Ausgang des UND-Tors ist an den Adresseneingang A des Speichers 103 angeschlossen. Das Signal P oder Q setzt das UND-Tor 110 in betrieb, wenn das Signal den logischen Pegel 1 hat, so' dass das UND-Tor 110 die Adresse das Adressenzählers 108 in einem Zeitintervall hindurchlässt (Fig. 2in und t^)_t welches das ausgewählte Schreibintervall umfasst. Das Ergebnis ist, dass das durch die UND-Tore 1.05 und 106 abgetastete Bit in die Speicherstelle geschrieben wird, deren Adresse der Stellung des Adresaenzählers 108 entspricht. Der Adres:?enzähler 108 wird nach dem Schreiben des Bits im Speicher IO3 durch den Impuls des Signals S^ oder S₁₄ in die folgende Stellung gesetzt. Auf diese Weise werden die Speicherstellen des Speichers 103 zyklisch und in einer festen Folge zum Speichern eines Bits der Quelle 100 ausgewählt.

Die Informationspufferanordnung nach Fig. 1 enthält zum Lesen der in dem Speicher 103 gespeicherten Bits einen Leseintervallselektor 111 und einen Modulo-n-Adressenzähler 112. Der Lokaltaktgeber 102 führt dem Leseintervallselektor die Taktsignale S₁, S_, S_ und S₁₀ zu und der Leseintervallaelektor wählt in Abhängigkeit von bestimmten Bedingungen die Signale S₁ und S_? oder die Signale S„ und S₁₀ aus. Der Ausgang S₁ZSg des Leseintervallselektors 111 ist an einen Eingang eines jeden der UND-Tore 113 und 114 angeschlossen, deren Ausgänge an den Setzeingang und LSscheingang eines Flipflops 115 angeschlossen sind. Der Ausgang OT dea Speichers 103 ist an einen Eingang des UND-Tors angeschlossen und über ein Nicht-Element 116 an einen Eingang des UND-Tors 114. Der Ausgang OT führt dann'den UND-Toren 113 und II4 Signale mit entgegengesetzten Pegeln zu. Diese UND-Tore tasten im ausgewählten Sohreibintervall S₁ oder s_ den Wert des vom Speicher gelieferten Bits ab. Das Ergebnis der Abtastung ist ein Impuls am

109886/1649

^r - 11 - PHN.4971.

Stelleingang des Flipflops 115,.wenn das Bit den Wert 1- hat, und ein Impuls am Rückstelleingang des Flipflops 11.5t wenn das Bit den Wert 0 hat. Das Flipflop 115 regeneriert das abgetastete Bit und präsentiert es am Ausgang 117 dev Informationspufferanordnung.

Der Ausgang Sp/S^₀ des Leseintervallselektors 111 ist an den Zähleingang des Adressenzählers 112 angeschlossen. Jeder Impuls des Signals S„ oder S₁₀ setzt den Zähler in die folgende Stellung, wobei der Zähler zykliaoh eine Reihe von η Stellungen durchlauft. Die Stellung des Adressenzählers wird im binären Kode und in Parallelform am mehrfachen Ausgang 119 präsentiert. Dieser Ausgang ist an den mehrfachen Eingang eines mehrfachen UND-Tors 118 angeschlossen, dessen einfacher Eingang an den Ausgang S../Sq des Leseintervallselektors 111 angeschlossen ist. Der Ausgang des UND-Tors 118 ist an den Adresseneingang des Speichers 103 angeschlossen. Das Signal S* oder S_ setzt das UND-Tor im ausgewählten Lese Intervall in Betrieb. Das Ergebnis ist, dass eine Speicherstelle ausgewählt wird, deren Adresse der Stellung des Adressenzählers 112 entspricht. Der Adressenzähler 112 wird nach dem Lesen des Bits aus der ausgewählten Speicherstelle durch den Impuls des Signals S„ oder S₁₀ in die folgende Stellung gesetzt. Auf diese Weise werden die Speicherzellen zyklisch und in einer festen Folge nacheinander ausgewählt zum Uebertragen eines Bits zum Ausgang 117· Der Adressenzähler 112 durchläuft die" η Stellungen in derselben Folge wie der Adressenzfihler 108, wodurch die Folge der Bits beim Hindurchgehen durch die Informationspufferanordnung beibehalten bleibt.

Wenn der Leitungstaktgeber eine höhere Geschwindigkeit hat als der Lokaltaktgeber und der Speicher. 105 in einem festen Schreibintervall, beispielsweise dem Subzeitintervall S₁, gelesen wird, wird

1098 86/16 49

- 12 - ' PHN.4971.

der Speicher 103 stets voller. Der entgegengesetzte Fall liegt vor, wenn der Leitungstaktgeber eine niedrigere Geschwindigkeit hat als der Lokaltaktgeber. Dar Speicher 103 wird dann stets leerer werden. ■ Schwierigkeiten können auftreten, wenn der Speicher voll, bzw. leer ist... Ist der Speicher voll und überholt der AdressenzBhler 108. den Adressen- -. zähler 112, dann werden die η no.ch nicht gelesenen Bits durch neue Bits überschrieben. Hierdurch gehen diese η Bits verloren. Ist der Speicher leer und überholt der AdressenzShler 112 den AdressenzShler 108, dann werden η bereits einmal gelesene Bits noch einmal gelesen. ψ Hierbei entsteht am Ausgang 117 eine Verdopplung einer Reihe von η Bits. Voraussetzung ist, daaa das Lesen nicht zerstörend stattfindet. Ist dies nämlich der Fall, wie beispielsweise bei einem Magnetkernspeicher, wird im letzteren Fall einer Reihe .von η Bits mit dem Wert gelesen. .

Wenn der Uralauf des Adressenzählers 112 in einem bestimmten Moment dem Umlauf des Adressenzählers 108 gegenüber um 180° in Phase verschoben ist, kann die Informationspufferanordnung relative positive und negative Phasenunterschiede zwischen dem Leitungstaktgeber und dem Lokal taktgeber von höchstens n.180° vollständig ausgleichen. Bei einem Phasenunterschied von 180° zwischen dem Umlauf des AdresaenzHhlers 112 und dem Umlauf des Adressenzfihlers 108 enthält der Speicher 103 n/2 noch nicht gelesene Bits. Der Speicher kann dann noch n/2 Bits aufnehmen bzw* abgeben, bevor der Speioher voll bzw. leer ist. Diese n/2 Bits stellen einen relativen Phasenunterschied von n/2.360⁰ zwischen dem Leitungstaktgeber und dem Lokaltaktgeber dar, so dass ein Phasenunterschied von höchstens n.180° vollständig ausgeglichen wird.

Wenn die Pufferanordnung in Betrieb gesetzt wird, kann man

109886/1649

- 13 - PHN.4971.

dafüi sorgen, dass der Adressenzähler 112 dem Adressenzähler 108 gegenüber um 180° in Phase verschoben gestartet wird. Dies bietet die Gewähr, dass nach dem Inbetriebsetzen keine Bits verloren gehen oder zweimal gelesen werden, wenn zumindest der Phasenunterschied zwischen den beiden Taktgebern unter den n.180° bleibt. In Fernmeldenetzen vom Typ, der "asynchron" genannt wird, sind die Taktgeber der FernmeIdevermittlungsanlagen völlig unabhängig voneinander und ist es praktisch unmöglich, den ganzen Phasenunterachied in einer Pufferanordnung auszugleichen. Es iat auf jeden Fall vorteilhaft, wenn die mittlere Phase des Adressenzählera 112 dem Adresaenzähler 108 gegenüber um 180° verschoben iat. Dies kann dadurch erreicht werden, dass der Adressenzähler 112 dann, wenn der Speicher beinahe voll ist, einen zusätzlichen Schritt ausführt, und dann, wenn der Speicher beinahe leer ie-t, einen Schritt auf der Stelle ausführt. Im ersten Fall wird beim Lesen ein Bit übergeschlagen und im zweiten Fall wird ein Bit zwei Mal gelesen. Durch eine geeignete Wahl des Zeitpunkts, in dem der Adressenzähler einen zusätzlichen Schritt ausführt, kann erreicht werden, dass nur vorherbestimmte Bits überschlagen werden. Indem man dafür sorgt, daas diese Bits nur redundante Information übertragen, kann man erreichen, dass in der Pufferanordnung kein Informationsverlust auftritt. Bei diesem Verfahren ist eine Rastersynchronisation erforderlich, um die Bits eindeutig identifizieren zu können.

Die zusätzlichen Schritte und/oder die Schritte auf der Stelle des Adressenzählers 112 bewirken, dass die Phase des Adressenzählers dem Adressenzähler 108 gegenüber immer im Gebiet zwischen 0° und 360° liegt und durchschnittlich über längere Zeit 180° beträgt. Dieses Ergebnis kann auch auf andere Weise erzielt werden. Hierzu werden in jedem lokalen Zeitintervall zwei Subzeitintervalle als mögliche

1098 86/1649

- 14 - PHN.4971.

Leseintarvalle angewiesen, in diesem Fall die SubzeitIntervalle S₁ und Sg. Ferner werden die Signale V und L erzeugt, wobei daa Signal V den logischen Pegel 1 hat, wenn der Speicher beinahe voll ist, und wcjbei das Signal L den logischen Pegel 1 hat, wenn der Speicher beinahe leer ist. Die Art und Weise, in der die Signale V und L erzeugt werden, wird im folgenden noch näher erläutert. Zunächst wird anhand von Fig. 4 eine Detailauaführung des LeseintervalIsβlektors 111 und seiner Wirkungsweise unter Ansteuerung der Signale V und L und der Taktsignale beschrieben.

Sie Signale S.. und S„, Fig. 4, werden einem Eingang der UND-Tore 400 bzw. 401 zugeführt, die je mit einem Eingang an den O-Ausgang eines als Teiler geschalteten Flipflops 404 angeschlossen sind. Die Signale S₉ und S₁₀ werden einem Eingang der UND-Tore bzw. 403 zugeführt, die je mit einem Eingang an den 1-Ausgang des Flipflops 404 angeschlossen sind. Im Zustand 1 des Flipflops 404 sind die UND-Tore 402 und 403 im Betrieb und werden die Signale S_g und S.|₀ hindurchgelassen. Im Zustand 0 des Flipflops 404 sind die UND-Tore 4OO und 4OI im Betrieb" und werden die Signale S₁ und S₂ hindurchgelassen« Die Ausgänge der UND-Tore 4OO und 402 sind zusasamengeschaltet zum Ausgang S../Sv (Ausgang for das erste Steuersignal, und die Ausgänge der UND-Tore 40I und 403 aind zum Ausgang S_/S₁₀ zusamme nge β ehaltet.

Das Signal L wird den UND-Toren 405 und 406 und daa Signal V den UND-Toren 407 und 408 zugeführt. Die Ausgänge dieser UND-Tore sind über ein ODER-Tor 409 an den Eingang des Flipflops 404 ange schlossen. Da Flipflop 404 als Teiler geschaltet ist, wird dieser seinen Zustand jedesmal umschalten, wenn das Eingangssignal vom logischen ftgel 0 züm,]ogiBOhen Bsgeliumschaltet,, Die UND-Tore 405 und 4Ο8 sind Je mit einem

109886/1649

- 15 - PHN.4971.

Eingang an den O-Ausgang des Flipflopa 404 und die UND-Tore 406 und 407 aind je mit einem Eingang an den 1-Ausgang des Flipflops 404 angeschlossen. Ferner wird einem Eingang eines jeden der UND-Tore und 4O8 das Signal S₇ und jedem Eingang eines jeden der UND-Tore und 407 das Signal S..,- zugeführt.

Die Bedingungen, die zum Erhalten des logischen Pegels 1 an den Ausgängen der UND-Tore 405,406, 407 und 4O8 erfüllt werden müssen, sind in der folgenden Tabelle angegeben. Hierin bezeichnet FP den Zustand des Flipflops 404» bevor der logische Pegel 1 auftritt, und es bedeutet beispielsweise L = 1, dass das Signal L den logischen Pegel 1 hat.

UND-Tor 405 4O6

407

408 V = 1, PF = 0, S₇ =1

Wenn für eines der in der Tabelle erwähnten UND-Tore alle nebenstehenden Bedingungen erfüllt sind, wird der Zustand des Flipflops 404 umgeschaltet. In den ersten beiden Fällen der Tabelle findet die Umschaltung des Flipflops derart statt, dass der Abstand zwischen dem vor und nach der Umschaltung ausgewählten Leseintervall j/2 lokale Zeitintervalle beträgt. In den letzten beiden Fällen der Tabelle findet die Umschaltung derart statt, dass dieser Abstand i/2 lokales Zeitintervall beträgt. In den ersten beiden Fällen wird das Lesen zeitweilig über ein halbes lokales Zeitintervall verzögert, und in den letzten beiden Fällen wird das Lesen zeitweilig über ein halbes lokales Zeitintervall besohleunigt. Diese Verzögerung bzw. Beschleunigung

109886/16 4 9

Tabelle I	L =	1	Bedingungen	^S1	5 ⁼	1
	L =	1	, PF =	^S7		1
V =	1	, FF χ	^S1	5 ⁼	1
		, FP =
		- 0,
• 1,
■ 1.

- 16 - . ' PHN.497.1.

des Lesens ergibt die gewünschte Korrektur der Phase des Adressenzählers T12_r ohne dass dabei Information verloren geht oder verdoppelt: wird. Um den Ausgang der Informationspufferanordnung ein Taktsignal zur Verfügung zu stellen, das zu der am Ausgang 117 auftretenden Bit— folge synchron ist, ist dar Ausgang SL/Sq des Schreibintervallselektors mit dem Taktausgang 118 verbunden*

Die Signale V und L werden auf folgende Weise erzeugt., An den Ausgang 109 des Adressensählers 108 ist ein Dekoder 120 für die Nummer angeschlossen. Dieser Dekoder liefert ein Signal, das den logischen

^ Pegel 1 hat, wenn der Adresnenzähler 108 in der Stellung 0 steht. An den Ausgang 119 des AdressenzHhlers 112 ist ein Dekoder 121 für die Nummern 0, 1 und 2 angeschlossen und ein Dekoder 122 für die Nummern 30 und J1 . Voraussetzung ist, dass der Speicher 103 32 Speicherstellen hat und dass die Adressenzähler 108 und 112 Modulo-32-ZShler sind. Die drei Ausgänge des Dekoders 121 sind über ein ODER-Tor zu einem Ausgang zusammengefügt. Dieser letzte Ausgang liefert ein Signal, das den logischen Pegel 1. hat, wenn der Adressenzähler 112 in der Stellung 0, 1 oder 2 steht. Die beiden Ausgänge des Dekoders sind über ein ODER-Tor 124 zu einem Ausgang zusammengefügt. Dieser „ letzte Ausgang liefert ein Signal, das den logischen Pegel 1 hat, wenn der Adressenzähler 112 in der Stellung 30 oder 31 steht. Der Ausgang des Dekoders 120 ist an einen Eingang eines UND-Tors 125 angeschlossen, dessen anderer Eingang an den Ausgang S^/s.., des Gchreibintervallselektors 104 angeschlossen ist. Hierdurch wird am Ausgang des UND-Tors 125 ein Signal erhalten, das den logischen Pegel 1 im letzten Subzeitintervall des Zeitintervalls hat,, in dem die Stellung 0 des Adressenzählers 108 auftritt. Die Impulse dieses Signals werden als Α-Impulse bezeichnet. Auf entsprechende Weise werden die Impulse des ·

109886/16A9

- 17 - PHN.49T1.

2T33962

Signals am Ausgang des ODER-Tx>rs 123 als B₁-Impulse bezeichnet, und die Impals« des Signals am Ausgang des ODER-Tors 124 als Bp-Impxilae,

De ι Ausgang des UND-Tors 125 ist ^an einen Eingang eines jeden der UND-Toie 126 und 127 angeschlossen, deren Ausgänge an die StelleingSnga der Flipflops 128 bzw. 129 angeachlosiien sind. Die UUD-Tore 126 und 127 sind ferner mit einem Eingang an die Ausgänge der ODER-Tora 123 bzw. 124 angeschlossen» Die 1-Ausgänge der Flipflops 128 und 129 liefern die gewünschten Signale V bzw, L.

Bei der Beschreibung der Wirkungsweise wird vorausgesetzt, dass die Phase des AdresaanzShlers 112 in einem gewissen Moment gegenüber der Phase des Adresaenzählers 108 um 180° verschoben ist. Ein A-Impuls liegt dann ungefähr mitten zwischen einem B..- und einem B--Impuls. Hat der Leitungstaktgeber eine höhere Geschwindigkeit als der Lokaltaktgeber, verschieben sich die Α-Impulse in Richtung der B₁-ImPUlSe, und der Speicher 103 wird stets voller. Tritt eine Koinzidenz zwischen einem Α-Impuls und einem B₁-ImPuIs auf, dann wird das UND-Tor 126 in Betrieb gesetzt und das Plipfiop 128 in den Zustand 1 geschaltet. Wenn demgegenüber der Leitungstaktgeber eine niedrigere Geschwindigkeit hat als der Lokaltaktgeber, dann verschieben sich die Α-Impulse in Richtung der Bg-Impulse, und der Speicher 103 wird immer leerer. Tritt eine Koinzidenz zwischen einem Α-Impuls und einemB₂-Impuls auf, dann wird das UND-Tor 127 in Betrieb gesetzt, und das Plipfiop 129 wird in den Zustand 1 geschaltet. Hat das Signal V oder L den logischen* Pegel. 1» so wird indem Leseintervallselektor 111, Fig. 4» eine Umschaltung zwischen den beiden möglichen Leseintervallen durchgeführt. Zugleich wird dem Ausgang RS Ober das ODER-Tor 409 ein LöschimpulB' zugeführt. Dies«* Aus«an«j Fig. 1, ist an die LöscheingBnge de*r· Plipflops 128 und 129 ange schloss en. Nach jeder Umschaltung im

1 Q 98 8S / 1 B. 49

- 18 - PHN.4971.

Leseintervallselektor 111 wird dann ein Löschimpuls geliefert, welcher das Flipflop 128 oder 129 abhängig davon, welcher sich im Zustand 1 befindet, in den Zustand 0 zurflotaehaltet. · Durch die Korrektur der Phase des Adressenzählers 122 wird der Zustand der Koinzidenz zwischen dem A—Impuls und dem B«- oder Bp-Impuls aufgehoben. In besonderen Fällen, beispielsweise wenn beim Einschalten der Apparatur der Α-Impuls mit dem ersten Teil des B₁-Impulses zusammenfällt, können zwei KorrektursGhritte erforderlich sein, um den Zustand der Koinzidenz-~. zu beenden;.

Müssen m—Bit-Zeichen in Parallelform verarbeitet werden, braucht nur der in Fig. 1 mit einer gestrichelten Linie dargestellte Block m-fach vorgesehen zu werden. Diese m Blöcke werden dann entsprechend der in den Zufuhrungsleitungen für die Steuersignale angegebenen VieIfächzeichen parallelgeschaltet. Hierbei ist es selbstverständlich vorteilhaft, wenn anstelle von m unabhängigen Speichern 10? ein aus m Speicherflächen bestehender Speicher mit nur einer gemeinsamen Adressenkodieranordnung angewendet wild.

1 09886/

Claims

- 19 - ' PHN.4971.

PATENTANSPRUECHE:

M^ Informationspuffeianoidnung zum Umwandeln einer empfangenden Folge von Informationszeichen, die synchron ist zu einem empfangenen Taktsignal in einer Folge, die synchron ist zu einem von einer unabhängigen Taktanordnung abgeleiteten ersten Steuersignal, welche Anordnung eine Gruppe von Speicherstellen, in denen je ein Informationszeichen gespeichert werden kann, eine erste selektive UebertragungsanOrdnung mit einem ersten Umlauf-Adressengenerator zum Auswählen der Speicherstellen in jedem Umlauf in derselben Folge und zum Uebertragen der Informationszeichen der empfangenen Folge von Informationszeichen zu den ausgewählten Speicherstellen, eine zweite selektive Uebertragungsanordnung mit einem zweiten Umlauf-Adressengenerator zum Auswählen der Speicherstellen in jedem Umlauf in derselben wie der früher erwähnten Folge und zum Uebertragen der Informationszeichen von den Speicherstellen zu einem Ausgang der Informationspufferanordnung» eine erste Steueranordnung zum Steuern der ersten selektiven Uebertragungsanordnung und eine zweite Steueranordnung zum Ableiten des ersten Steuersignals von der Taktanordnung zur Steuerung der zweiten selektiven Uebertragungsanordnung enthält, dadurch gekennzeichnet, dass die erste Steueranordnung zum Ableiten eines zweiten Steuersignals von der Taktanordnung zur Steuerung der ersten selektiven Uebertragungsanordnung eingerichtet iat und eine erste Phaaenvergleichsanordnung zum Vergleichen der Phase des empfangenen Taktsignals mit der Phase des zweiten Steuersignals enthält, und dass sie eine Phasenkorrekturanordnung enthalt zum Einführen diskreter Aenderung in Abhängigkeit von dem durch die erste PhaseηvexgleichsanOrdnung festgestellten Phasenunterschied in der Phase des zweiten Steuersignals, um den Phasenunterschied zwischen dem zweiten

109886/164 9

- 20 - PHN.4971.

Steuersignal und dem empfangenen Taktsignal innerhalb bestimmter Grenzen zu halten.
2. Informationspufferanordnung nach Anspruch T, dadurch gekennzeichnet, dass die zweite Steueranordnung eine zweite Phasenvergleichaanordnung zum Vergleichen der Phase des ersten Umlauf-Adressengenerators mit der Phase des zweiten Umlauf-Adressengenerators und eine Phasenkorrekturanordnung enthalt zum Einführen diskreter Aenderungen in Abhängigkeit von dem durch die zweite PhaBenvergleichaanordnung festgestellten Phasenunterschied in der Phase des durch die zweite Steuer-P anordnung abgeleitetin ersten Steuersignals, um den Phas«nunterschied zwischen dem ersten und dem zweiten Adressengenerator innerhalb bestimmter Grenzen zu halten.

■5· Informationspufferanordnung nach Anspruch 1 und,2, dadurch gekennzeichnet, dass die erste und zweite selektive Uebertragungsanordnung eine gemeinsame Adressendekodieranordnung zum.Auswählen der Spaicherstellen enthalten.

109886/1649