DE2116720A1 - Schaltungsanordnung zur Synchronisation zweier Impulsfolgen - Google Patents

Schaltungsanordnung zur Synchronisation zweier Impulsfolgen

Info

Publication number
DE2116720A1
DE2116720A1 DE19712116720 DE2116720A DE2116720A1 DE 2116720 A1 DE2116720 A1 DE 2116720A1 DE 19712116720 DE19712116720 DE 19712116720 DE 2116720 A DE2116720 A DE 2116720A DE 2116720 A1 DE2116720 A1 DE 2116720A1
Authority
DE
Germany
Prior art keywords
memory
clock
pulse
circuit arrangement
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712116720
Other languages
English (en)
Inventor
Joachim χ 9000 Karl-Marx-Stadt Uhlig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Starkstrom Anlagenbau VEB
Original Assignee
Starkstrom Anlagenbau VEB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Starkstrom Anlagenbau VEB filed Critical Starkstrom Anlagenbau VEB
Publication of DE2116720A1 publication Critical patent/DE2116720A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0045—Correction by a latch cascade
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Schaltungsanordnung zur S,ynchronisati@n'zweier
    I1np ul s i olgen I
    Die Erfindung: betrifft eine Schaltungsanordnung , zur
    Synchronisation zweier Impulsfolgen...___._
    In elektronischen Rechenanlagen oder n digitalen Steuerunge
    wird der Informationsfluß häufig durch eine zentrale
    Takteinheit gesteuert, Werden in dera tige Anlagen oder
    Steuerungen Signalfolgen eingegeben,.
    o ist es für eine
    fehlerfreie Informationsverarbeitung rforderlich2 diese
    `Eingangsimpulse mit den vorhandenen internen Impulsen zen-
    traler Takteinheiten zu synchronisier n.
    Es ist eine Einrichtung, zur Syaichroni ation von Zählsig-
    nalen mit einer Taktmpul'sfrequenz be annt, welche aus einer
    dreistabilen Kippstufe, einer Inverte,
    stufe sowie einem
    Und--Gatter zur Ansteuerung dieser Kip'stufe besteht. Durch
    einen ersten Zählimpuls wird die Kipp tufe umgeschalten.
    Der dabei entstehende Signalwechsel w rd zur Ansteuerung
    bestimmter Vörbereitungseingänge genu>ztg so daß mit dem
    folgenden Taktimpuls ein Weiterse:halt n der Kippstufe er--
    folgt, Das dadurch entstehende Ausgangspotential ermöglicht
    das Zurückschalten der Kippstufe in d e Ausgangslage::
    An einem -bestimmten Ausgang der Kipps ufe können die lynch-
    ronisierten Zählimpulse @abgenommen werden.
    Der Nachteil dieser Einrichtung bes-tc::it darin' daß mindestens ein Taktimpuls mit dem Zählsignal und zwei Taktimpulse mit der Pause zwischen zwei Zählsignalen koinzidiert sein müssen. Außerdem muß die Frequenz der Zählsignale kleiner als ein Drittel der Taktfrequenz gehalten werden.
  • Weiterhin ist eine Vorsatzschaltung für einen elektronischere Differenzzähler zum Vergleich zweier Impulsreihen bekannt, Für jede Impulsreihe sind zwei Speicher vorgesehen, die durch Zählimpulse vorbereitet und_-dt[:tjch Taktimpulse gestellt werden. Die Synchronisation von Zähl- und Taktimpulsen wird von den zwei in Reihe geschalteten Speichern realisiert, die einer Impulsreihe zugeordnet sind. Solange ein Zählsignal an den Vorbereitungseingängen anliegtt schalten die Speicher in Abhängigkeit der Taktimpulse nacheinander um und werden anschließend vom folgenden Taktimpuls in die Ruhelage zurückgestellt.
  • (DT-AS, 2'!a1 - 3G/22) Der Nachteil dieser Vorsatzschaltung besteht in dem Aufwand von zusätzlichen Mitteln zur Ansteuerung und Auswertung der Speicher. Außerdem ist es ungünstig, daß die Dauer eines Zählsignals größer als eine Taktperiode sein muß.
  • Es ist Zweck der Erfindunge diese Nachteile zu beseitigen, Der Erfindung liegt die Aufgabe zugrundes eine Schaltungsanordnung zur Synchronisation von Zähl- und Taktimpulsen unter Verwendung von Speichern zu schaffen? ohne daß zusätzliche lIittel zur Ansteuerung der Speicher erforderlich sind.
  • Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß der Takteingang eines ersten Speichers zur Aufnehme einer vorgegebenen Taktimpulsfolge und der Takteingang eines zweiten Speichers zur Aufnahme einer mit der vorgegebenen Impulsfolge zu synchronisierenden Impulsfolge vorgesehen ist und daß die Vorbereitungseingänge des ersten
    ,2,peichers mit den Ausgängen des zweiten Speichers ver-
    banden sndg wobei der erste Ausgang de ersten Speichers=
    auf den RÜcksetzeingang des zweiten Spe chers geführt. ist:
    .Der Vorteil der Schaltungsanordnung bes eht darin, daß
    spezielle Festlegungen des.Tastverhältn sses einer zu
    synchronisierenden Impulsfolge außerhalb' der erforderlichen
    Detriebskennwerte der Speicher nicht notweridig-sind.
    Die Erfindung soll nachstehend an einem -husfül-irungsbeispiel
    näher erläutert werden. In der dazugehö i,gen Zeichnung ist
    das 131ockscli<31tbild dargestellt.
    Die im Ausführungsbeispiel und in der Zeichnung verwendeten
    Speicherstellen stellen allgemein bekai'te I-I"'-Flip-Flops
    dar. Der Takteingang B des Öpeichers Fl, ist zur Aufnahme
    einer vorgegebenen Taktimpulsfolge und er Takteingang -A
    des Speichers F2 zur Aufnabine einer mit der vorgegebenen
    Taktmpülsfolge zu synchronisierenden I pulsfolge vor--
    gesehen. Die Vorbereitungseingänge des Speichers F1 sind
    mit den Ausgängen des Speichers F2 verb d-en, wobei der
    Ausgang D des Speichers F1 auf den Rück etzeingang des-
    Speichers F2 geführt ist. Die in der Zeichnung nicht dar-
    gestellten Vorbereitungseingänge des Speichers F2 sind
    fest auf Z-Potentiäl gelegt, so daß jed Impulsflanke von
    h-- auf
    am Takteingang _A ein Umschalten des
    Speichers F2 bewirkt. Als Ausgangslage ird angenommen,
    daß der Ausgang C des Speichers F1 und er äquivalente
    Ausgang vom Speicher F2 0-Potential f' en..Der erste am
    Takteingang A des Speichers F2 auftrete de Eingangsimpuls
    schaltet diesen um, so daß sich an den usgängen des Spei-
    chers p2 ein-Signalwechsel ergibt. Damit! ändern sich die'
    Signale an den Vorbereitungseingängen d' s Speichers F'1 und
    nach dem. ersten auf deii ;3ignalwechsel f, lgenden Taktimpuls
    am.`Takte eingang B wird -der Speicher Pl i die andere Zage:
    _
    gestellt.
    Am Ausgang D des Speichers F1 erhält danach 0-Potential, welches über den Rücksetzeingang des Speichers F2 ein Umkippen des Speichers F2 in die Ausgangslage zur Folge hat. Der dadurch entstandene Signalwechsel an den Ausgängen des Speichers F1 bewirkt' daß mit dem nächsten Taktimpuls am Takteingang B des Speichers F'! dieser ebenfalls in die Ausgangslage zurückgestellt wird, Auf diese Weise entscheidet jeder Eingangsimpuls am Takteingang A des Speichers F2, wann für eine Taktperiode der vorgegebenen Taktimpulsiolge am Ausgang C des Speichers F1 ein Z-Signal erscheint. Dieses y -Signal kann für eine weitere Ix-ißurmätionsverarbeitung z,B, zur Ansteuerung eines Zählers verwendet werden. Für die Synchronisation sind Eingangsimpulsfrequenzen bis zur halben Taktimpulsfrequenz verwendbar.

Claims (1)

  1. Patentanspruch: Schaltungsanordnung zur Synchronisation zweier Impulsfolgen mit bistabilen Speichern$ dadurch gekennzeichnet= daß der Takteingang (B) eines ersten Speichers (F1) zur Aufnahme einer vorgegebenen Taktimpulsfolge und der Takteingang (A) eines zweiten Speichers (F2) zur Aufnahme einer mit der vorgegebenen Impulsfolge zu synchronisierenden Impulsfolge vorgesehen ist und dafl die Vorbereitungseingänge des ersten Speichers (F1) mit den Ausgängen des zweiten Speichers (F2) verbunden sindg wobei der erste @usg (D) des ersten Speichers (F1) auf den Rücksetze.ingang des zweiten Speichers (F2) geführt ist,
DE19712116720 1970-05-06 1971-04-06 Schaltungsanordnung zur Synchronisation zweier Impulsfolgen Pending DE2116720A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD14733770 1970-05-06

Publications (1)

Publication Number Publication Date
DE2116720A1 true DE2116720A1 (de) 1971-11-25

Family

ID=5482478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712116720 Pending DE2116720A1 (de) 1970-05-06 1971-04-06 Schaltungsanordnung zur Synchronisation zweier Impulsfolgen

Country Status (1)

Country Link
DE (1) DE2116720A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3105905A1 (de) * 1981-02-18 1982-08-26 Eurosil GmbH, 8000 München Schaltungsanordnung zum umwandeln von eingangsimpulsen in prellfreie und mit einem vorgegebenen takt synchrone ausgangsimpulse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3105905A1 (de) * 1981-02-18 1982-08-26 Eurosil GmbH, 8000 München Schaltungsanordnung zum umwandeln von eingangsimpulsen in prellfreie und mit einem vorgegebenen takt synchrone ausgangsimpulse

Similar Documents

Publication Publication Date Title
EP0898217A2 (de) Schaltung zur glitchfreien Umschaltung digitaler Signale
DE2059434A1 (de) Steuerbarer Taktimpulserzeuger
DE3221211C2 (de) Impulsgenerator
DE2854348C3 (de) Schaltungsanordnung zur Positionsbestimmung der Anzeige einer Information im Anzeigeraster auf dem Schirm einer Kathodenstrahlröhe
DE1774990C3 (de) Trennkriterienprüfvorrichtung für einen Zeichenerkenner
EP0345564A2 (de) Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal
DE1182290B (de) Schaltungsanordnung zur Verzoegerung aufeinanderfolgender Impulse
DE3225365C2 (de)
DE2433885C3 (de) Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen
DE2714219C2 (de)
EP0225587B1 (de) Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales
EP0515438B1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
DE2608741A1 (de) Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal
EP0042961B1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE68919211T2 (de) Empfänger für seriellen Daten.
DE2116720A1 (de) Schaltungsanordnung zur Synchronisation zweier Impulsfolgen
DE4242201A1 (de) Schaltungsanordnung zum Verzögern eines Nutzsignals
EP0316458B1 (de) Digitaler Chip mit Eingangsdaten-Synchronisierung
DE2246590A1 (de) Schaltungsanordnung zum synchronisieren von eingangsimpulsen mit einem taktpuls
DE2153108B2 (de) Anordnung zur Eingabe von Daten
DE3026100A1 (de) Digitale rechenvorrichtung
DE2627830C2 (de) System zur Verzögerung eines Signals
DE1037730B (de) Elektrischer Vergleicher
DE2736503A1 (de) Rastersynchronisieranordnung
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen