-
-
Schaltungsanordnung zum Umwandeln von Eingangsimpulsen
-
in Drallfreie und mit einem vorgegebenen TaktsYnchrone Ausgangsimpulse
Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruches
1.
-
Eine derartige Schaltungsanordnung ist z.B. aus der DE-PS 14 37 238
bekannt. Die dort in Fig. 1 angegebene Schaltung besteht aus zwei UND-Gattern, deren
Ausgänge mit einem Setz- und einem RUcksetzeingang einer bistabilen Kippstufe verbunden
sind. Je ein Eingang der beiden UND-Gatter wird mit einer Taktimpulsfolge beaufschlagt,
während die beiden anderen Eingänge mit Eingangsschaltimpulsen bzw.
-
mit dem dazu inversen Signal angesteuert werden.
-
Diese Schaltung liefert am Ausgang der bistabilen Kipptufe eine Iulsfolge,
bei welcher sowohl Anfang n:l.s ar h Ende der Impulse mit der ansteigenden Flanke
der Taktimpulse synchron sind, und die Dauer der Ausgangsimpulse von der Dauer der
Eingangsschaltimpulse abhängig ist.
-
Für sehr kurze Eingangsschaltimpulse, die nicht gleichzeitig mit der
ansteigenden Flanke eines Taktimpulses auftreten, liefert diese Schaltung überhaupt
keine Ausgangsimpulse.
-
Demgegenüber ist es Aufgabe der vol3iegenden Erfindung, eine Schaltungsanordnung
anzugeben, welche aus auch mit Störungen behafteten Eingangsimpulsen beliebiger
Dauer je einen Ausgangsimpuls erzeugt, welcher mit einer vorgegebenen Taktimpulsfolge
synchron ist, und die Länge einer Takthalbperiode aufweist. Diese Schaltungsanordnung
soll möglichst einfach aufgebaut sein und vollständig integrierbar sein.
-
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Schaltungsanordnung
nach dem Oberbegriff des Anspruches 1 gemäß dem kennzeichnenden Teil des Anspruches
1 ausgestattet ist.
-
Diese Schaltungsanordnung ist aus wenigen herkömmlichen Bausteinen
aufgebaut und durch das Fehlen externer Bauelemente,insbesondere Kapazitäten in
einfacher Weise in unterschiedlichen Techniken integrierbar.
-
Die Zeichnung zeigt verschiedene bevorzugte Ausführungsbeispiele der
erfindungsgemäßen Schaltungsanordnung, sowie die auftretenden Spannungs-Zeit-Dia
gramme. Es zeigt: Fig. 1 ein Prinzipschaltbild der erfindungsgemäßen Schaltungsanordnung,
Fig. 2 - Fig. 4 verschiedene bevorzugte Ausgestaltungen der Schaltungsanordnung,
Fig. 5 verschiedene Spannungs-Zeit-Diagramme, wie sie in einer Schaltungsanordnung
nach Fig. 2 auftreten,
Fig. 6 verschiedene Spannungs-Zeit-Diagramme,
wie sie in einer Schaltungsanordnung nach Fig. 3 auftreten, Fig. 7 verschiedene
Spannungs-Zeit-Diagramme, wie sie in einer Schaltungsanordnung nach Fig. 4 auftreten.
-
Fig.1 zeigt ein Eingangsflipflop 1, welches an einem Schaltereingang
2 mit engem Eingangsimpuls angesteuert werden kann. Ein Ausgang 3 des Eingangsflipflops
1 ist mit einem Übernahmeeingang 4 eines Zwischenflipflops 5 verbunden, welches
über einen Takteingang 6 von einer Takterzeugungsschaltung 7 angesteuert wird. Ein
Ausgang 8 des Zwischenflipflops 5 steuert eine Rücksetzschaltung 9 über einen Steuereingang
1o an. Ein Takteingang 11 der Rücksetzschaltung 9 wird ebenfalls von der Takterzeugungsschaltung
7 angesteuert. Weiterhin ist der Ausgang 8 des Zwischenfliuflops 5 mit einem Weiterverarbeitungseingang
12 einer Ausgangsschaltung 13 verbunden, welche ebenfalls an einem Takteingang 14
mit der Takterzeugungsschaltung 7 verbunden ist. Ein Ausgang 15 der Ausgangsschaltung
13 liefert das Ausgangssignal.
-
Die Rücksetzschaltung 9 erzeugt an ihrem Ausgang 16 ein Rücksetzsignal,
welches an Rücksetzeingänge 17, 18 des Eingangsflipflops 1 und des Zwischenflipflops
5 geführt ist.
-
Das Eingangsflipflop 1 wird bei Erscheinen eines ersten Impulses an
seinem Schaltereingang 2 z.B. von der ansteigenden Flanke des Impulses getriggert.
Der Schaltereingang 2 ist bs dem jetzt gesetzten Eingangsflipflop 1 inaktiv, bis
das Eingangsflipiop 1 durch Anliegen eines
Rücksetzsignals an seinem
Rücksetzeingang 17 wieder zurückgesetzt wird. Wird nun der Impuls am Schaltereingang
2 z.B. von einem nicht entprellten Schalter erzeugt, so ist das Eingangsflipflop
1 nach dem ersten Flankenansteg des Eingangsimpulses gesetzt und der Schaltereingang
2 inaktiv, so daß weitere Prellerscheinungen des Eingangsimpulses die Schaltung
nicht mehr beeinflussen. Wenn nun der Zeitraum, während dem der Eingangsimpuls am
Schaltereingang 2 anliegt, den Zeitpunkt, an dem das Eingangsflipflop 1 zurückgesetzt
wird, überschreitet, bleibt das Eingangsflipflop 1 im zurückgesetzten Zustand, da
dessen Schaltereingang 2, wie oben vermerkt, nur von der ansteigenden Flanke des
Eingangsimpulses getriggert wird.
-
Der Ausgang 3 des Eingangs flipflops 1 ist mit dem Übernahmeeingang
4 des Zwischenflipflops 5 verbunden. Am Takteingang 6 des Zwischenflipflops 5 liegt
ein erstes Taktsignal aus der Takterzeugungsschaltung 7 an. Bei gesetztem Eingangsflipflop
1 wirkt dessen Ausgangssignal, abhängig vom Status des ersten Taktsignals, als Setzsignal
für das Zwischenflipflop 5, d.h. bei gesetztem Eingangsflipflop 1 wird das Zwischenflipflop
5 z.B. ab der nächsten ansteigenden Flanke des am Takteingang 6 anliegenden ersten
Taktsignals, oder ab Beginn einer vollständigen Takthalbperiode, gesetzt.
-
Das am Ausgang 8 des gesetzten Zwischenflipflops 5 erzeugte Signal
liegt am Weiterverarbeitungseingang 12 der Ausgangsschaltung 13. Am Takteingang
14 der Ausgangsschaltung 13 liegt ein zweites Taktsignal der Takterzeugungsschaltung
7, das zum ersten Taktsignal invers ist. Die Ausgangsschaltung 13 verknüpft die
am Weiterverarbeitungseingang 12 und am Takteingang 14 anliegenden Signale so, daß
das
am Ausgang 8 des Zwischenflipflops 5 erzeugte Signal während
der nächstfolgenden vollständigen Takthalbperiode am Ausgang 15 der Ausgangsschaltung
13 ausgegeben wird.
-
Weiterhin ist der Ausgang 8 des Zwischenflipflops 5 mit dem Steuereingang
1o der Rücksetzschaltung 9 verbunden.
-
Die Rücksetzschaltung 9 verknüpft das am Steuereingang 1o anliegende
Ausgangssignal des Zwischenflipflops 5 mit einem weiteren Taktsignal, welches am
Takteingang 11 anliegt, derart, daß zu Beginn der Takthalbperiode, welche auf die
Takthalbperiode folgt, während welcher die Ausgangsschaltung 13 ein Signal ausgibt,
am Ausgang 16 der Rücksetzschaltung 9 ein Rücksetzimpuls erzeugt wird.
-
Dieser Rücksetzimpuls steuert das Eingangsflipflop 1 und das Zwischenflipflop
5 über deren Rücksetzeingänge 17,18, so daß die gesamte Schaltungsanordnung in den
Ausgangszustand zurückgesetzt wird. Damit ist der Eingang 2 des Eingangsflipflops
1 wieder aktiv und kann auf das Erscheinen der nächsten ansteigenden Flanke in vorbeschriebener
Weise reagieren.
-
Die Fig. 2 bis 4 zeigen drei verschiedene, bevorzugte Ausgestaltungen
der Schalturgsanordnung nach Fig. 1. Dabei ist das Eingangslipflop 1 in den drei
Ausgestaltungen gleich beschaltet. Die im folgenden verwendeten Bezeichnungen für
Flipflops orientieren sich an dem Buch U.
-
Tietze, Ch. Schenk, "Halbleiterschaltungstechnik" (4. Auflage 1978).
-
Als Eingangsflipflop 1 wird ein positiv flankengetriggertes D-Flipflop
mit einem Rücksetzeingang R, einem Takteingang Cl und einem Setz-Eingang D verwendet.
Der Setz-Eingang D ist dabei ständig mit logisch Eins angesteuert.
-
Der Takteingang Cl wird als Schaltereingang 2 verwendet.
-
Der Rücksetzeingang R,bzw. 17 ist mit dem Ausgang 16 der im folgenden
beschriebenen Rücksetzschaltung 9 verbunden.
-
Bei allen drei Ausgestaltungen wird eine Takterzeugtgsschaltung 7
verwendet, welche an einem Ausgang Cl ein nichtinvertiertes und an einem Ausgang
C1 ein invertiertes Taktsignal erzeugt.
-
Bei der in Fig. 2 gezeigten Schaltungsanordnung wird als Zwischenflipflop
5 z.B. ein statisch getaktetes D-Flipflop mit Rücksetzeingang verwendet. Der nicht-invertierte
Ausgang Q, bzw.3 des Eingangsflipflops 1 ist mit dem Eingang des Zwischenflipflops
5 verbunden, welcher als Übernahmeeingang 4 verwendet ist. Der Takteingang Cl,bzw.
6 des Zwischenflipflops 5 wird mit einem invertierten Takt aus der Takterzeugungsschaltung
7 (Ausgang C1) gesteuert. Der Rücksetzeingang R,bzw. 18 ist mit dem Ausgang 16 der
Rücksetzschaltung 9 verbunden. Der nicht-invertierte Ausgang Q,bzw. 8 des Zwischenflipflops
5 ist mit dem Steuereingang 1o der Rücksetzschaltung 9 und dem Weiterverarbeitungseingang
12 der Ausgangsschaltung 13 verbunden. Bei einem als Rücksetzschaltung 9 beschalteten
Flipflop 19 wird der Eingang D als Steuereingang 1o verwendet. Der Takteingang Cl,
bzw. 11 wird mit dem invertierten Taktsignal der Takterzeugungsschaltung 7 beaufschlagt.
Der nicht invertierte Ausgang Q des Flipflops 19 ist mit dem RUcksetzeingang R des
Flipflops 19 verbunden und bildet den Ausgang 16 der Rücksetzschaltung 9. Bei Verwendung
von Flipflops 19 mit niedriger Schaltverzögerung ist es im Sinne der Erfindung möglich,
vor den Rücksetzeingang R des Flipflops 19 ein Verzögerungsglied bekannter Art zu
schalten, um ein Rücksetzsignal ausreichender Länge am Ausgang 16 der Rücksetzschaltung
9 zu erhalten.
-
Als Ausgangsschaltung 13 wird ein UND-Gatter 20 verwendet, dessen
einer Eingang den Wbiterverarbeitungseingang 12, und dessen anderer Eingang den
Takteingang 14 bildet.
-
Der Takteingang 14 wird mit dem nicht invertierten Taktsignal aus
der Takterzeugungsschaltung 7 (Ausgang Cl) beaufschlagt. Der Ausgang des UND-Gatters
bildet den Ausgang 15 der Ausgangsschaltung 13, an welchem die zum Taktsignal synchronen
Ausgangsimpulse abgreifbar sind.
-
Die in Fig. 3 zeigte Schaltungsausführung ist mit der in Fig. 2 gezeigten
weitgehend identisch. Ein Unterschied besteht nur beim Zwischenflipflop 5. Bei der
Schaltung nach Fig. 3 wird als Zwischenflipflop 5 ein RS-Flipflop 21 ohne Takteingang
verwendet, dessen Setzeingang S ein UND-Gatter 22 vorgeschaltet ist. Dabei bildet
der eine Eingang des UND-Gatters 22 den Ubernahmeeingang 4, und der andere Eingang
den Takteingang 6 des Zwischenflipflops 5. Der Rücksetzeingang R des RS-Flipflops
21 ist der Rücksetzeingang 18 des Zwischenflipflops 5, der nicht invertierte Ausgang
Q des RS-Flipflops 21 ist der Ausgang 8 des Zwischenflipflops 5.
-
Bei dem Ausführungsbeispiel nach Fig. 4 entspricht die Beschaltung
des Eingangsflipflops 1 und des Zwischenflipflops 5 der Schaltung nach Fig. 2. Allerdings
wird der Takteingang Cl, bzw. 6 des Zwischenflipflops 5 hier mit einem nicht invertierten
Taktsignal der Takterzeugungsschaltung 7 (Ausgang Cl) beaufschlagt und als Zwischenflipflop
5 wird ein positiv flankengetriggertes D-FlipfJ.Op verwendet.
-
Zwischen den Ausgang 8 des Zwischenflipflops 5 und den Steuereingang
1o der Rücksetzschaltung 9 ist ein Ver-
zögerungsglied 23 geschaltet.
Dieses Verzögerungsglied 23 kann erfindungsgemäß dann entfallen, wenn die Gatterlaufzeit
des Zwischenflipflops 5 größer ist, als die Verzögerung des invertierten Takizignales
aus der Takterzeugungsschaltung 7 (Ausgang Cl) gegenüber dem nicht invertierten
Taktsignal (Ausgang Cl).
-
Als Rücksetzschaltung 9 wird ein UND-Gatter 24 verwendet, dessen einer
Eingang den Steuereingang 1o, und dessen anderer Eingang den Takteingang 11 der
Rücksetzschaltung 9 bildet. Der Ausgang des UND-Gatters 24 ist identisch mit dem
Ausgang 16 der Rücksetzschaltung 9. Der Takteingang 11 wird mit einem invertierten
Taktsignal aus der Takterzeugungsschaltung 7 (Ausgang Cl) beaufschlagt.
-
Die Ausgangsschaltung 13 kann bei dieser bevorzugten Schaltungsanordnung
völlig entfallen, da die zum Taktsignal synchronen Ausgangsimpulse bereits am Ausgang
des Verzögerungsgliedes 23, bzw. am Ausgang 8 des Zwischenflipflops 5 vorhanden
sind.
-
Die Funk-üon der Schaltungsanordnungen nach den Fig. 2 bis 4 soll
im folgenden anhand der Spannungs-Zeit-Diagrammein den Fig. 5 bis 7 näher erläutert
werden.Die Fig. 5 bis 7 sind in die Diagramme a bis g untergliedert, wobei diese
Klein-Buchstaben auch in den Fig. 2 bis 4 an den Leitungen eingetragen sind, auf
denen derartige Spannungsverhältnisse meßbar sind.
-
In den Fig.5a bis 7a ist jeweils der nicht invertierte Takt dargestellt,
in den Fig.5b bis 7b der invertierte Takt. Die Fig. 5c bis 7c zeigen einen Eingangsimpuls
beliebiger Länge, wie er am Schaltereingang 2 des Eingangs-
flipflops
1 anliegen kann. Dabei ist in den Fig. 5c1 bis 7c1 die Möglichkeit dargestellt,
daß die positive Flanke des Eingangsimpulses auf eine Impulspaus.e eines nicht invertierten
Taktsignals fällt, und in den Fig.5c2 bis 7c2 fällt die positive Flanke des Eingangsimpulses
auf eine Impulspause des invertierten Taktsignales. Die Unterscheidung in diese
Möglichkeiten 1 bzw. 2 wird bei den Spannungs-Zeit-Diagrammen für die Fig. 5 bis
7 d bis f , sowet vorhanden, fortgesetzt.
-
Die Fig. 5d1 bis 7d1, bzw. 5d2 bis 7d2 zeigen, daß das Eingangsflipflop
1 mit der positiven Flanke des Eingangsimpulses gesetzt wird. Das Eingangsflipflop
1 bleibt gesetzt, bis ein zum nicht invertierten Takt synchrones Ausgangssignal
(Fig. 5g bis 7g) erzeugt worden ist.
-
Die Fig. 5 zeigt die zur Schaltungsanordnung nach Fig.2 gehörige Spannungs-Zeit-Diagramme.Ein
Zeitpunkt A bezeichnet den Beginn eines Eingangsimpulses cl beliebiger Länge, ein
Zeitpunkt B den Beginn eines Eingangsimpulses c2 beliebiger Länge. Das Eingangsflipflop
1 wird von der ansteigenden Flanke der Eingangsimpulse gesetzt und liefert an seinem
Ausgang die Impulse dl bzw. d2, die beim Erscheinen eines Rücksetzimpulses zum Zeitpunkt
C beendet sind.
-
Die Impulse dl, bzw. d2 steuern das Zwischenflipflop 5, welches frühestens
zu einem Zeitpunkt D gesetzt wird, zu welchem der invertierte Takt b nach high geht.
Dieses Ausgangssignal fl, bzw. f2 des Zwischenflipflops 5 wird in der Ausgangsschaltung
13 mit dem nicht invertierten Takt a so verknüpft, daß am Ausgang 15 der Ausgangsschalting
13 ein Ausgangssignal für den Zeitraum E bis C ausgegeben wird, während dem das
nicht invertierte Taktsignal a '1high" ist. Gleichzeitig wird aber mit dem Signal
fi, bzw.
f2 das als Rücksetzschaltung 9 verwendete Flipflop 19
angesteuert. Dieses Flipflop 19 ist mit dem invertierten Taktsignal b getaktet und
wird, sobald das invertierte Taktsignal b im Anschluß an die Ausgabe des Ausgangssignals
g nach "high" geht, gesetzt, wird aber durch die Verbindung von Ausgang Q und Rücksetzeingang
R praktisch zum gleichen Zeitpunkt C zurückgesetzt, so daß ein sehr kurzer Rücksetzimpuls
h entsteht. Dieser Rücksetzimpuls h setzt auch das Eingangsflipflop 1, bzw. das
Zwischenflipflop 5 zurück.
-
Die Fig.6 zeigt die zur Schaltungsanordnung nach Fig. 3 gehörigen
Spannungs -Zeit-Diagramme und unterscheidet sich von Fig. 5 nur durch die zusätzlichen
Figurenteile e1 und e2.
-
Dabei wird am Ausgang 3 des Eingangsfliplops 1 äquivalent wie in Fig.
5 ein Ausgangsimpuls di bzw. d2 erzeugt, welcher ein UND-Gatter 22 beaufschlagt.
Das UND-Gatter 22 verknüpft diesen Ausgangsimpuls dl, bzw. d2 mit einem invertierten
Takt b aus der Takterzeugungsschaltung 7. Am Ausgang des UND-Gatters 22 erhält man
die Ausgangssignale ei, bzw.e2, welche für den Zeitraum A bis E, bzw. D bis E, während
sich der invertierte Takt b und die Signale dl bzw. d2 überlappen, nachnhighngehen.
Der Ausgang des UND-Gatters 22 steuert das RS-Flipflop 21, welches zum Zeitpunkt
A, bzw. D gesetzt, und zum Zeitpunkt C zurückgesetzt wird. Das am Ausgang des Zwischenflipflops
5 erzeugte Signal fl bzw. f2 ist identisch mit dem aus Fig.5.
-
Die Fig. 7 zeigt die zur Schaltungsanordnung nach Fig. 4 gehörigen
Spannungs-Zeit-Diagramme. Im einzelnen zeigt Fig. 7 äquivalent wie Fig. 5 und 6,
das nichtinvertierte Taktsignal a und das invertierte Taktsignal b aus der Takt-
erzeugungsschaltung
7, die am Schaltereingang 2 des Eingangsfliplops1 anliegenden Eingangsspannungen
ci bzw. c2 und die am Ausgang 3 des Eingangsflipflops 1 erzeugten Impulse dl bzw.
d2, welche den Ubernahmeeingang D, bzw. 4 des Zwischenflipflops 5 steuern. Das Zwischenflipflop
5 wird, vorausgesetzt, daß der übernahmeeingang D bzw. 4 "high' ist, von der nächsten
positiven Flanke des nichtinvertierten Taktsignals a, welches am Takteingang Cl
bzw. 6 anliegt, gesetzt, also zum Zeitpunkt E. Da bei der Schaltungsanordnung nach
Fig. 4 die Ausgangsschaltung 13: entfällt, ist das am Ausgang 8 des Zwischenflipflops
5 erzeugte Signal bereits das Ausgangs signal g. Dieses Ausgangssignal g steuert
auch die Rücksetzschaltung 9, hier als UND-Gatter 24 ausgebildet. Das UND-Gatter
24 verknüpft das Ausgangssignal g mit dem invertierten Taktsignal b und erzeugt,
sobald das letztere nach "high" geht, also zum Zeitpunkt C, am Ausgang 16 den Rücksetzimpuls
h, welcher das Eingangsflipflop 1 und insbesondere das Zwischenflipflop 5 zurücksetzt.
Damit wird auch der Rücksetzimpuls h wieder beendet.
-
Der Rücksetzimpuls h zum Zeitpunkt C ist aus zeichnerischen Gründen
in den Fig. 5 bis 7 erheblich breiter dargestellt, als er tatsächlich ist. Die Breite
des Rücksetzimpulses ist im wesentlichen von den Laufzeiten der verschiedenen Gatter
abhängig und bewegt sich z.B. im Nanosekunden-Bereich.
-
Leerseite