DOLBY LABORATORIES INC., New York, N.Y., VStA
Begrenzerschaltung
ΐΓΤ7ϊίΤΓ^'**"Γ*ί7Τ7ΓΤΤΡ*"' —*ΤΤ> Γ7Τ""^'"'Τ?ΤΤΤ*TT^T"TT'
Die Erfindung betrifft Begrenzerschaltungen, insbesondere Begrenzerschaltungen für Anordnungen zur Verringerung von
Störsignalen, bei denen Kompressoren und Expander eine steuerbare Begrenzung der Amplitude eines Signals erfordern.
Beispiele derartiger Anordnungen sind in der britischen Patentschrift
1 120 5^1 beschrieben. Dort werden insbesondere die
Spannungs-Strom-Kennlinien von Dioden in symmetrischer Anordnung zur Erzielung der gewünschten Begrenzung verwendet. Es
ist auch bekannt, als Hauptbauelement eines steuerbaren Begrenzers
einen Feldeffekttransistor (FET) zu verwenden. Die m Source-Drain-Strecke des FET shunted den Signalkanal, und das
Steuersignal wird dem Tor zugeführt.
Die Erfindung befaßt sich mit der Verbesserung von FET-Begrenzerschaltungen,
die eine Verringerung der Verzerrung und eine genaue Ausbildung der Begrenzungsfähigkeit ohne eine
übermäßig genaue Reproduzierbarkeit der FET-Parameter ermöglichen. Die Verringerung der Verzerrung ist besonders bei
nichtlinearen Kompressoren und Expandern (auch Silbenkompressoren oder -expander genannt) wichtig, die auf dem Audio-Gebiet
eingesetzt werden, obwohl die Erfindung auch generell für alle Arten von Begrenzern verwendbar ist, unabhängig davon,
ob sie in Anordnungen zur Verringerung von Stör3ignalen,
109832/1533
wie sie in dem oben erwähnten Patent beschrieben sind, verwendet werden oder nicht. Die Erfindung ist insbesondere für
Begrenzer geeignet, wie sie in dem erwähnten Patent beschrieben sind und die als Filter mit veränderbarer Grenzfrequenz
wirken.
Bei einem bekannten Verfahren zur Verringerung der Verzerrung in FET-Begrenzerschaltungen wird die Hälfte der FET-Ausgangsspannung zur Steuer spannung addiert, die dem Tor des FET zugeführt wird. Dies geschieht durch Überlagerung der FET-Ausgangsspannung mit der einseitig gerichteten Steuerspannung mittels
ohmscher Widerstände. Dabei wird die Steuerspannung zwangsläufig gedämpft, was mitunter auf Kosten des nutzbaren Steuersignals geht.
Der Erfindung liegt daher die Hauptaufgabe zugrunde, diesen
Nachteil zu beseitigen und eine vollständige Ausnutzung der St euer spannung zu ermöglichen.
Nach der Erfindung ist eine Begrenzerschaltung mit einem Signalkanal, der zwischen einem Eingang und einem Ausgang liegt
und einen Reihenwiderstand enthält, wobei der Signalkanal durch die Source-Drain-Strecke eines Feldeffekttransistors
geshunted ist, dessen Tor mit einem Steueranschluß verbunden ist, über den zur Steuerung der durch den Transistor bewirkten Dämpfung eine Steuerspannung zugeführt wird und der mit
einem oder mehreren Glättungskondensatoren zur Glättung der St euer spannung verbunden ist, und mit einem Rückführzweig,
der auf positive Rückführung und so ausgelegt ist, daß er etwa die halbe Transistor-Ausgangsspannung dem SteueranschluB
zuführt, dadurch gekennzeichnet, daß in dem RUckfUhrzweig der
oder ein Glättungskondensator liegt.
Diese Schaltung entspricht einer Schaltung, bei der das zu begrenzende Signal der Source (Quelle) und Drain (Senke) des FET
gegenphasig zugeführt wird, so daß sich geradzahlige Harmonische aufheben und die andernfalls durch den FET bewirkte VeV-
109832/1533
zerrung größtenteils verhindert wird. Di· Erfindung besteht
ferner in einer Schaltung, bei der dieser Effekt direkter erzielt
Bei dieser Begrenzerschaltung mit einem Signalkanal, der zwischen einem Ausgang und einem Eingang liegt und einen Reihenwiderstand
enthält und durch die Source-Drain-Strecke eines Feldeffekttransistors geshuntet ist, dessen Tor mit einem
Steueranschluß verbunden ist, dem eine Steuerspannung zur Steuerung der durch den Transistor bewirkten Dämpfung zuführbar ist, besteht die Erfindung darin, daß dem Eingang ein
Phasenspalter nachgeschaltet ist, dessen zwei gegenphasige %
Ausgänge über gleiche Widerstände jeweils mit der Source und der Drain des Feldeffekttransistors verbunden sind und daß
der Ausgang entweder mit der Source oder der Drain oder mit geiden verbunden 4St.
Obwohl das Ausgangssignal einfach von der Source oder der Drain abgenommen werden kann, hat dieses Verfahren den Nachteil,
daß jede Differenz der Amplituden der beiden phasenverschobenen
Spannungen oder jede Differenz der beid»a Widerstände eine
unvollständige Dämpfung bei vollständig leitendem FET zur Folg·
hat. Vorzugswelse werden daher die Source und Drain mit den beiden Eingängen eines Differenzverstärkers verbunden, dessen J
Ausgang den Begrenzerausgang darstellt. Diese Verbesserung führt in einigen Fällen auch zu einem besseren Störabstand
(Signal/Rauscb-VerhältnisV
Unabhängig davon, ob der Differenzverstärker verwendet wird oder nicht, muß die Kurvenform bzw. der Verlauf der beiden
Ausgangssignale des Phasenspalters (Mehrfach-Phasenschieber)
gleich sein. Unterschiede in den Verzerrungskomponenten heben sich daher in dem FET-Dämpfungsglied nicht auf und werden mit
etwa halber Amplitude zum Ausgang durchgelassen,
• #
Die Gegentaktansteuerung des FET ermöglicht es, den FET bei
einer vorbestimmten Verzerrung auf einem um etwa 10 dB höheren Pegel als ein herkömmliches, einseitig geerdetes FET-Dämpfunga-
109832/1533
glied zu betreiben. Dadurch wird der Störabstand verbessert.
Die gleiche Verbesserung ergibt sich bei dem zuvor beschriebenen Verfahren zur Verzerrungsverringerung.
Bei Dioden-Begrenzerschaltungen, wie sie in dem erwähnten
Patent beschrieben sind, ist es möglich, die Dämpfungs-Steuerspannungs-Kennlinien
der Dioden-Dämpfungsglieder mit hoher Genauigkeit auszubilden und zu reproduzieren. Wegen der Verschiedenartigkeit
der Feldeffekttransistoren ist es schwierig, eine gleichmäßig reproduzierbare Steuerkennlinie bei der Fertigung
zu erzielen. Und auch diese Schwierigkeit wird durch die Erfindung beseitigt.
Daher ist eine Begrenzungsschaltung mit einem Signalkanal, der zwischen einem Ausgang und einem Eingang liegt und einen Reihenwiderstand
enthält und durch die Source-Drain-Strecke eines
Feldeffekttransistors geshuntet ist, dessen Tor mit einem Steueranschluß verbunden ist, dem eine Steuerspannung zur
Steuerung der durch den Transistor bewirkten Dämpfung zuführbar ist, nach der Erfindung derart ausgebildet, daß der Signalkanal
mehrere in Reihe geschaltete Widerstände mit jeweils einem nachgeschalteten Feldeffekttransistor, der den Signalkanal
shuntet, aufweist und die Tore der Transistoren mit einem einzigen Steueranschluß verbunden sind, dem zur Steuerung der
durch die Transistoren bewirkten Dämpfung eine Steuerspannung zuführbar ist, wobei die Schaltungsanordnung mit den Transistoren
so ausgelegt ist, daß die Transistoren bei verschiedenen Schwellwerten der Steuerspannung leitend werden.
Bei der Anwendung der Erfindung zur Verringerung von Störsignalen
haben sich zwei Transistoren als hinreichend erwiesen, doch können auch mehr als zwei Transistoren verwendet werden,
wenn dies erforderlich oder erwünscht ist. Vorzugsweise sind die Schwellwerte so gewählt, daß die Transistoren der Reihe
nach leitend werden, und zwar mit dem Transistor beginnend, der dem Eingang am nächsten liegt. Der zuerst leitend werdende
Transistor bewirkt den ersten Anteil der Dämpfung (einige wenige dB), und wenn man entsprechend niederwertige Widerstände
109832/1533
verwendet, dann läßt sich diese Dämpfung ziemlich genau bestimmen,
was für die Verringerung von Störsignalen wichtig ist. Dann wird der nächste Transistor leitend. Er bewirkt (wenn nur
zwei Transistoren vorgesehen sind) den größten Teil der noch erforderlichen Dämpfung, wobei der erste Transistor vollständig
leitend wird, um einen genauen Dämpfungswert der ersten Stufe zu gewährleisten.
Die Schaltung, bei der mehrere Transistoren verwendet werden, kann mit jeder der zuvor beschriebenen Schaltungen kombiniert
werden, wobei entweder eine Rückführung über einen Glättungskondensator oder ein Phasenspalter verwendet wird, was nachstehend
noch ausführlicher erläutert wird.
Die Erfindung wird im folgenden an Hand von Ausführungsbeispielen ausführlicher beschrieben.
Die Figuren 1 bis 6 sind schematische Schaltbilder verschiedener Ausführungen der Erfindung.
Bei allen Ausführungsbeispielen sind alle Widerstände, die in dem Signalkanal liegen, ohmsche Widerstände, doch können auch
Kondensatoren, Spulen oder komplexe Widerstände (Scheinwiderstände)
verwendet werden, wenn eine Begrenzungs- vjid Filterwirkung
kombiniert werden soll.
H&eh Fig. 1 ist ein Singangsanschlu3 10 über einen in Reihe
g3ssliaiwcv3n oh;nscii£ii¥Id.erstana R1 und einen Verstärker 9 mit
dsäi "/s^stär-kiiiigsfaktc-r A siit einem Ausgangsanschluß 11 verbundszi:.
D^r "Signalkanal 'fircl durch einen FET 12 geshuntet, der
gwissiiSii clem eingang des Verstärkers 9 und Masse oder Erde
lls.g-ie Eiii Steuera&sohluß 13 ist mit dem Tor des ?ET zur Zu-
£ül:-rm~±g sLslZT ntmierspamiimg verbunden, die darm die vom FET
f",mg bestimmt, Das Steuersignal wird von einer
1/
'^j ~~~ """■■■ίν -C-^J---!
erze-agt. ä.i© als Beispiel mit den Ein- und Aus-
3*ι\ 10 u::ti 11 verbunden dargestellt ist. Wie in
:. ?;.;.te2it srl'rtutert ist, kann das Begrenzer-Steuer-
■". ': 3 S 3 2 - 1 6 J 3 BAD ORIGINAL
signal durch Gleichrichten und Glätten des Ein- und/oder Ausgangssignals
des Begrenzers gebildet werden.
Ein Anschluß eines Endglättungskondensators C1 ist mit dem Anschluß
13 verbunden dargestellt. Der andere Anschluß des Kondensators ist nicht in der üblichen Weise geerdet, sondern mit
dem Ausgang eines Verstärkers 15 - mit dem Verstärkungsfaktor B - verbunden, der zusammen mit dem Verstärker 9 einen Gesamtverstärkungsfaktor
von w aufweist, wobei der Eingang dieser Verstärker mit dem FET"Ausgangsanschluß verbunden ist. Der
Gesamtverstärkungsfaktor läßt sich auch in Form der Gleichung =^ angeben. Der Verstärker 15 hat einen niedrigen Ausgangswiderstand.
Der Verstärker 9 kann beispielsweise eine hohe Verstärkung aufweisen, wobei der Verstärker 15 dann eine entsprechende
Dämpfung bewirkt. Man sieht also, daß die halbe FST-Ausgangsspannung über den Kondensator C1 zum Tor des FET
zurückgeführt wird, um die vom FET bewirkte Verzerrung zu verringern, ohne daß dabei die Glättungswirkung des Kondensators
beeinträchtigt wird oder die Verringerung der Verzerrung beeinträchtigt.
Der Steuerspanriungsgenerator 14 ist in den übrigen Figuren
ziii' Vereinfachung der Darstellung weggelassen. Bei der Schaltung
nach Fig., 2 wird der Faktor w auf andere Weise gebildet. Der Verstärker 9 und der Verstärker 15 haben einen Gesamtverscärkungsfaktor
von AB. Der Glättungskondensator C1 ist in Kondensatoren C2 und C3 aufgeteilt, deren Summe gleich Ci ist.
Das Spannurigsteilerverhältnis dieser Kondensatoren ist gleich
9 r.^j so daß sie nur die halbe FET-Ausgangsspannung zurückführen.
Mit anderen Worten, die Schaltung ist so ausgelegt, daß
• C2 - 1 ·
AB χ \>yjr~^j/ = ^ -ist.
Bei Äer 2chaI iiixig nach Fir;- ."■ ;--t ,4ΰ; Eingangsanschluß 10 mix
einem Pnasenspalter 16 verb^^-l^n, dessen beide Ausgänge über
zv/?i gleiche ohmszhe Widerstände R2 und R3 mit den beiden Zx;;-gärsgaja
-,-IrV. J).i fferenzver£tärkers 17 verbunden sind. Der Aus-
BAD ORIGINAL
1 C3 3 3 2 / 15 3 3
gangsanschluß 11 ist mit dem Ausgang dieses Verstärkers ver- *
bunden. Der Gegentakt-Signalkanal ist zwischen den Widerstän- **
den und dem Differenzverstärker durch den Dämpfungs-FET 12
geshuiv.;et, dessen Tor mit dem Steueranschluß 13 und dem Glättungskondensator
C1 verbunden ist. Wegen der symmetrischen : Anordnung wird die durch die geradzahligen Harmonischen be- :
wirkte Verzerrung, die normalerweise hervorgerufen wird, er- '«
heblich verringert. !
Fig. 4 stellt eine Begrenzerschaltung dar, bei der zwei Feld- ι
effekttransistoren zur Vereinfachung der Bildung der ge- ^*
wünschten Eigenschaften verwendet werden. Der Eingangsanschluß '{ -
10 ist über ohmsche Widerstände R4 und R5 sowie den Verstär- **; ||
ker 9, die in Reihe geschaltet sind, mit dem Ausgangsanschluß ·'"-■'
11 verbunden. Hinter dem Widerstand R4 liegt ein Shunt- oder *1>
Ableitzweig, der aus einem ohmschen Widerstand Ro in Reihe mit r:-
einem ersten FET 18 besteht. Hinter dem Widerstand R5 liegt ;*;
ein Shunt- oder A^ieitzweig, der aus einem ohmschen Wider- * '"**-
stand R7 in Reih^ mit einem zweiten FET 19 besteht. Der Steueranschluß
13 ist ait den Toren beider Transistoren verbunden» 'Y"
doch liegt eine Vor £ :?aniiun.:vs quelle 20. c*\e schematisch als
Batterie dargestellt ist, lediglich in der· c:bindung zum Tor
des Transistors .19, so daß, wenn die Steuerspannung am Anschluß 13 ansteigt, zunächst nur der Transistor 18 leitend
wird und der Transistor 19 anschließend anfängt leitend zu c J
werden. *-~
/ Bei der Vorspannungsquelle 20 kann es sich um einen ohmschen
Spannungsteiler handeln, der an einer festen Bezugs spannung, einer Silicium-Diode, einer Zener-Diode oder einer Spannung
liegt, die aus einem Signal der Begrenzerschaltung selbst ' oder einer äußeren Schaltung abgeleitet ist. Bei diesen Vor-Spannungsschaltungen
sind die Transistoren hinsichtlich ihrer ' * Pinch-off-Spannung aneinander angepaßt. Bei einem anderen Verfahren
sind die Tore gemeinsam mit dem Anschluß 13 verbunden, wobei Transistoren mit unterschiedlichen Pinch-off-Spannungen
verwendet werden, .
109832/1533
Zur Störsignalverringerung (Rauschverringerung) ist es zweckmäßig,
die ersten wenigen dB der Dämpfung genau einzustellen bzw. zu steuern und von den Eigenschaften (Kennlinien und
Parametern) der jeweils verwendeten Feldeffekttransistoren unabhängig zu machen, was am besten durch Verwendung verhältnismäßig
niederohmiger Widerstände R4 und R6 erreicht wird. Der erste FET 18 ist so vorgespannt, daß er vor dem zweiten
FET leitend zu werden beginnt, und das erste Dämpfungsglied, bestehend aus dem ersten RET 18 und den Widerständen R4 und
R6 (die beispielsweise jeweils einen Widerstandswert von 10 kOhm und 4,7 kOhm aufweisen können) bewirkt lediglich eine
verhältnismäßig geringe Dämpfung (etwa 10 dB). Nachdem der erste FET den ersten geringen Anteil der Dämpfung bewirkt
hat, wird der zweite FET 19 leitend, wodurch er den größten Teil der übrigen erforderlichen Dämpfung bewirkt. Bei der Verringerung
von Störsignalen bzw. Rauschunterdrückung bewirkt der zweite FET den größten Anteil der erforderlichen Herunterregelungsbegrenzung.(down-turning
limiting characteristic). Die "Herunterregelungs-Eigenschaften" sind in der oben erwähnten
Patentschrift erläutert. Eine hohe Genauigkeit und Reproduzierbarkeit wird selbst bei verhältnismäßig hohen
Dämpfungswerten (z.B. 30 dB) erzielt, weil der erste FET unter diesen Umständen vollständig leitend ist, so daß er in der
ersten Stufe einen genauen Dämpfungswert einstellt.
Bei der Störsignal- bzw. Rauschsignalverringerung ist es zweckmäßig, die Störsignale bzw. Übergangsschwingungen symmetrisch
zu begrenzen.- In diesem Zusammenhang wird in der erwähnten Patentschrift die Verwendung von Schwellwertbegrenzungs-Diöden
oder Dioden mit doppelseitiger Begrenzung (auch Abkappungs- oder Clippling-Dioden genannt) beschrieben.
Bei der Schaltung nach Fig. 4 ist es beispielsweise mitunter vorteilhaft, symmetrisch vorgespannte Schwellwertbegrenzungs-Dioden
am Ausgang zu verwenden. Die Dioden verhindern die Erzeugung unsymmetrischer Signalkomponenten durch einen oder
beide Feldeffekttransistor(en) während der Ansprech- oder Einregelzeit
des Begrenzers, in der die große Amplitude des zugeführten Signals eine erhebliche Nichtlinearität des FeId-
109832/1533
effekttransistors zur Folge haben kann.
Fig. 5 stellt eine Art der Vereinigung der vorteilhaften Merkmale der Schaltungen nach den Figuren 1 und 4 dar. Die Schal-~
tungen nach den Figuren 2 und 4 können in ähnlicher Weise kombiniert werden. Bei der Schaltung nach Fig. 5 verringert die
dem Glattungskondensator C1 zugeführte Korrekturspannung die
vom ersten FET-Dampfungsglied bewirkte Verzerrung (da das
weitere Dämpfungsglied noch gesperrt ist). Wenn der zweite FET 19 leitend wird (wodurch er die zurückgeführte Verzerrungskompensationsspannung
verringert), ist die vom ersten FET 18 bewirkte Dämpfung hinreichend, um nicht nur im ersten
FET, sondern auch im zweiten eine annehmbar niedrige Verzerrung zu erreichen.
Fig. 6 stellt eine Möglichkeit der Vereinigung der Schaltungen nach den Figuren 3 und 4 dar. Da der erste FET 18 die Hauptquelle von Verzerrungen darstellt, ist nur dieser FET in
symmetrischer Gegentakt-Schaltungsanordnung dargestellt, obwohl auch beide Stufen in Gegentakt geschaltet sein können.
Die Schaltungen nach den Figuren 4, 5 und 6 können auch durch
eine dritte FET-Dämpfungsstufe (oder irgendeine beliebig© Anzahl
zusätzlicher Stufen) ergänzt werden.
109832/1533