DE2033130A1 - Verfahren zur Herstellung einer mte gnerten Großschaltung - Google Patents

Verfahren zur Herstellung einer mte gnerten Großschaltung

Info

Publication number
DE2033130A1
DE2033130A1 DE19702033130 DE2033130A DE2033130A1 DE 2033130 A1 DE2033130 A1 DE 2033130A1 DE 19702033130 DE19702033130 DE 19702033130 DE 2033130 A DE2033130 A DE 2033130A DE 2033130 A1 DE2033130 A1 DE 2033130A1
Authority
DE
Germany
Prior art keywords
unit cells
conductive layer
circuit
unit
unit cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702033130
Other languages
English (en)
Inventor
Takahiro Hachioji Nagata Mi noru Kodaira Okabe, (Japan) P HOIl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5248269A external-priority patent/JPS492871B1/ja
Priority claimed from JP8183169A external-priority patent/JPS493035B1/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2033130A1 publication Critical patent/DE2033130A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

203313Q
Patentanwälte Dlpl.-Ing. R, BEETZ sen. Dipl-lnc·. K. LAIVTPRiECHT
Dr.-Ing. Π. Π Ξ Π T Z jr. 8 München 22, Steinsdorfstr. 10
81-15.865P(15.866H) 3.7.1970
HITACHI, LTD., Tokio (Japan) ,
Verfahren zur Herstellung einer integrierten
Großschaltung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Großschaltung, insbesondere einer integrierten Großschaltung, bei der eine Mehrzahl λ
von Einheitszellen auf einer Halbleiterwaffel gegenseitig " verbunden werden.
Speziell bezieht sich die Erfindung auf ein Verdrahtungsverfahren, das beim Herstellen einer integrierten Halbleitergroßschaltung mit einer Mehrzahl von untereinander verbundenen Einheitszellen angewendet wird.
Wie nach dem Stand der Technik bekannt ist, umfaßt eine integrierte Halbleitergroßschaltung 'zahlreiche Schaltungselemente, die auf einer einzelnen Halbleiterunter-
8i-(Pos. 22 482)-Tp-r
009*88/146
lage elektrisch miteinander kombiniert sind, um eine als Untersystem funktionierende Schaltung zu ergeben. Sie umfaßt tatsächlich einige 10 bis zu einigen 100 Malen die Zahl von Schaltungselementen in der gewöhnlichen integrierten Schaltung, die mit "IC" abgekürzt wird.
Gewöhnlich werden beim Herstellen einer integrierten Großschaltung eine Mehrzahl von Schaltkreiselementen zu einer Einheitszelle als Zwischenform mit einer bestimmten Schaltungsfunktion vereinigt, und eine Mehrzahl solcher Einheitszellen werden untereinander verbunden, um eine gewünschte Großschaltung zu vollenden, weil so die passende Anordnung der einzelnen Schaltungselemente auf einer Halbleiterunterlage erleichtert wird» Die Zuleitungen oder Drähte zur Schaffung der gegenseitigen Verbindung dieser Einheitszellen werden gebildet, indem man selektiv eine erste leitende Metallschicht ätzt, die auf einer Isolierschicht niedergeschlagen ist, die die Hauptoberfläche der Halbleiterunterlage bedeckt. Auch werden eine zweite und weitere metallische Leitschichten und dazwischen Isolierschichten niedergeschlagen, um die Verdrahtung der Einheitszellen herzustellen. Die Verdrahtung der Einheitszellen umfaßt gewöhnlich komplizierte Muster einschließlich Kreuzungspunkten. Dementsprechend wird zur Erleichterung der Verdrahtung die erste Leitschicht in dem die Einheitszelle umgebenden Teil vorgesehen und so geätzt, daß sie einen Hilfsleiterteil eines die einzelnen Einheitszellen umgebenden Musters bildet. Gewöhnlich wird der Hilfsleiter bei dem Schritt der Bildung von Zuleitungen zu einem bestimmten Muster geformt, um die innere Verdrahtung der einzelnen Einheitszellen zu vollenden.
Bei der Herstellung von integrierten Großechaltungen
60-9886/1464
ist es vom Standpunkt der Herstelldauer und -kosten aus äußerst nachteilig, wenn alle erforderlichen Schutzmasken einzeln für die jeweiligen verschiedenen Möglichkeiten von Großschaltunken ausgelegt werden müssen. Daher ist e» eine der Aufgaben auf diesem Fachgebiet, irgendwie Einheitszellen von etwa zueinander passenden Schaltkreisformeii zu entwerfen, um zu ermöglichen, verschiedene Typen von Großschaltungen aus der gleichen Halbleiterwaffel mit einer bestimmten Anordnung oder Verteilung von Einheitszellen zu erhalten, indem nur jeweils die für die gegenseitige Verdrahtung.der Einheitszellen verwendeten Masken Λ ausgewechselt werden.
Beim herkömmlichen Verfahren wird jedoch das Muster für nicht nur die Einheitszellen, sondern auch für den Hilfsleiter fixiert, so daß der Freiheitegrad im Bereich der Auslegung der gegenseitigen Verdrahtung der Einheitszellen gering ist und eine Tendenz; der VerdrahtungsZuführungen besteht, daß sie in der die einzelnen Einheitszellen umgebenden Zone ziemlich gedrängt vorliegen, wenn die herzustellende integrierte Großschaltung einen hohen Integrationsgrad oder eine komplizierte Schaltung aufweist. Ba die Verdrahtung ernstlichen Beschränkungen unterworfen ist, kann eine gewünschte integrierte Großschaltung nicht (J^
immer ohne weiteres erhalten werden.
Es ist daher Aufgabe der Erfindung, ein verbessertes Verfahren zur Herstellung einer integrierten Groußschaltung · mit einer Mehrzahl von Einheitszellen anzugeben, das es ermöglicht, die gegenseitige Verdrahtung der Einheitszellen zu vereinfachen und ohne weiteres eine gewünschte integrierte Großschaltung mit einem hohen Integrationsgrad zu erhalten.
009886/1-464
203313Q
Gegenstand der Erfindung, mit d©r diese Aufgabe gelöst wird, ist ein Verfahren zur Herstellung einer inte- . grierten Großschaltung mit dem Kennzeichen), daß man eine Halbleiterwaffel herstellt, eine Mehrzahl von Eixiheitszellen im Abstand voneinander und mit Elektroden auf der Oberfläche der Halbleiterwaffel bildet,, eine leitende Schicht unter Abstand rings um jede Einheitszelle anbringt, die leitende Schicht unter Bildung einer Mehr«* zahl enger Leitschichten ätzt, die engen Leitschichten mit einem dünnen Isolierfilm überzieht, im dünnen Isolierfilm Öffnungen zur Freilegung der bestimmten,, den gewünschten Einheitszellen gemeinsamen Oberfläche der engen Leitschicht schafft und Verbindungslinien aus leitender Schicht zwischen den Elektroden der gewünschten Einheitszellen und den Öffnungen zwecks elektrischer Verbindung der gewünschten Einheitezellen über die Verbindungslinien und die enge Leitschicht anbringt·
Erfindungsgemäß kann man zweckmäßig eine integrierte Großschaltung dadurch herstellen, daß man zunächst Ausgangsmuster herstellt, die bei den Schritten der Bildung einzelner Einheitseellen auf einer Halbleiterunterlage erforderlich sind, die Einheitszellen auf der Halbleiterunterlage mit Einheitsgroßschaltungsherstellungsmasken bildet, die bei einzelnen Schritten der Bildung der Einheitszellen verwendet werden, indem die Ausgangsmuster für jeden der Schritte auf der zu maskierenden Waffeloberfläche in einem Wiederholungsschritt oder -abstand entsprechend dem Integrationsgrad der gewünschten Großechaltung angeordnet werden, wobei die Zwischenleitschicht die einzelnen Einheitszellen umgibt, man die gegenseitige Verdrahtung der Einheitszellen (die Leitschicht wird im folgenden als breite Leitschicht bezeichnet) ««.behandelt läßt,
009883/1464
die restliche breite, die Einheitszellen umgebende Leitschicht zu engen Leitschichten ätzt, nachdem ein geeignetes Muster für die gegenseitige Verbindung der Einheitszellen entsprechend den Besonderheiten der gewünschten Großschaltung vorgegeben ist, und die Einheitszellen miteinander über die enge Leitschicht elektrisch verbindet.
Weiter kann man erfindungsgemäö eine gewünschte Großschaltung herstellen, indem man eine Mehrzahl von Einheitszellen eines Standardkreises auf einer Halbleiterwaf- A fei bildet, längs eines die einzelnen Einheitszellen umgebenden Waffeloberflächenteiles eine breite Leitschicht vorsieht, die VerbindungsZuleitungen in den einzelnen Einheitszellen zum Überführen einer Schaltung iß andere passende Schaltungen geeignet unterbricht, indem man die breite Leitschicht zu engen Leitschichten In einem erforderlichen Muster wegätzt und die in eine Schaltung umgewandelten Einheitszellen untereinander über die engen Leitbänder elektrisch verbindet·
Die auf einer Halbleiterunterlage erfindungsgemäß zu formende Einheitszelle kann nicht nur eine integrierte Schaltung, sondern auch ein Transistor, eine Diode oder ||
andere Elemente, wie z. B. ein Verunreinigungsdiffusions-WiderStandselement oder irgendeine Kombination davon sein.
Weiter kann erfindungsgemäß bei dem Schritt zur Bildung der Verdrahtungszuleitungön für die einzelnen Einheitszellen aus einer 1 Schicht aus leitendem Material, die auf einer Isolierschicht niedergeschlagen wird, die die Waffeloberfläche mit diesen Einheitezellen bedeckt, ein Teil der Niederechlagaschicht längs de» Waffelzwischenoborflächenteiis, der die einzelnen Einheitezellen umgibt,
0098SS/1464
stehen gelassen werden, «si die breite Leitschicht zu bilden. Alternativ kann die breite Leitschicht auch auf andere Weise, wie z« B0 nach dem selektiven Miederschlagsverfahren erzeugt werdeno
Weiter müssen die Abmessungen der auf der Halbleiterwaffel gebildeten EiEitieitszellen nicht konstant sein, sondern einige Ein-heitszellen können von größeren Abmessungen im Vergleich mit den. anderen sein» Auch sniß der Raster« abstand zwischen den einseinen Sinheitszellen nicht kon-
stant sein, sondern kann zum Teil größer sein« Besonders wo einige der Einheitszöllen ein© komplizierte"Schaltungsform aufweisen, ist der -Zwischenraum, der die Einheitszellen einer komplizierten Schaltung umgibt, vorzugsweise größer, da eine solche komplizierte.Schaltung mit ihren Einheit3!zellen wahrscheinlich eine komplisierte äußere Verdrahtung erfordert«
Zur Anordnung der Einheitsseilen auf der Halbleiterwaffel in verschiedenen Einselatoständen können ©riginalmuater für eine Mehrzahl verschiedener Typen von Einheitszellen als Bestandteilselemente einer Mehrzahl von integrierten Großschaltaugen im voraus, s· B« in - einem verringerten Zwlschenmaßstab hergestellt werden, raid Gesamtgroßschaltungs-Fabrikationsmaskan können entsprechend den Besonderheiten der gewünschten Großschaltungen mittels eines Zusammensetze und Viederholsystems gebildet werden. Mit diesen Masken lassen sich auf der Halbleiterwaffel Bliiheitszellen in verschiedenen Abständen erzeugen·
Bi© Erfindung wird aitharad der in der Zeichnung veranschaulichten Ausführungsbeispiele näher orläitt©rtj darin zeigenι
Fig. 1 bis 3 Teilansichten, zum Teil weggebrochen, zur Erläuterung der Verfahreneschritte eines AusfUhrungsbeispiels der Erfindung;
Fig· k und 5 Teilansichten zur Erläuterung vieler Einheitszellen, die erfindungegemäß auf einer Halbleiterwaffel angebracht sind, wobei Fig. ein Inspektionsergebnis der Einheitszellen wiedergibt;
;- . ■ ■■■■..
Fig. 6 vier identische, nicht miteinander verbundene p Einheitszellen}
Fig. 7 ein Schaltbild eines durch Abändern und Verbinden von Einheitszellen nach Fig. 6 erhaltenen Schaltungsaufbaues}
Fig. 8 schematisch Einheitszellenmuster in einem Zwischenverfahrensschritt zur Herstellung einer integrierten Großschaltung gemäß der Erfindung}
Fig. 9 und 10 schematische' Teilansichten von beispiels- λ weisen Großschaltungsherstellungsmasken gemäß der Erfindung; und
Fig. 11 eine schematische Teilansicht einer weiteren beispielsweisen Großschaltungsherstellungsmaske gemäß der Erfindung.
Ausführungsbeispiel 1
In Fig. 1 ist eine Halbleiterunterlage oder -waffel 1
Ö09886/14B4
«•ο —
mit. Einheitszellen 7 bis 10 dargestelltο Die Halbleiterunterlage 1 ist Zo Bo ' eine Sillziumeinkristallwaffel« Auf· der Hauptoberfläche der Unterlage 1 sind viele (nicht dargestellte) Schaltungselemente mittels einer bekannten Selektiwerunreinigungs-Biffusionstechnik erzeugt. Diese Schaltungselemente befinden sich innerhalb von Einheits» flächen, wie typisch durch ein gestricheltes Rechteck 6 für die Einheitszelle 7 angedeutet ist» Sie sind durch einen Isolierfilm 2, z, B· Siliziumdioxidfilra geschützt, der die Hauptoberfläche der Halbleiterunterlag© 1- bedeckt, und die Schaltungselemente sind untereinander über Verdrahtungsleitungen 3 verbunden, die durch selektives Ätzen einer ersten leitenden Metallschicht erzeugt sind, die auf dem Isolierfilm 2 niedergeschlagen ist, um Einheitszellen mit besonderen Schaliun.gsfunktionen zu erzeugen. In der Fig. 1 bezeichnet die Bezugsziffer h die Metalleiteranschlüsse der Einheitsselle®
Die Einheitszellen-Verdrahtungsleitungen 3 werden gebildet, indem man zunächst Öffnungen oder Fenster an geeigneten Stellen des Isolierfilme 2 für die erforderliche Verbindung der Schaltungselemente schafft, dann den Isolierfilm 2 einschließlich-der Fenster mit ©iner leitenden Schicht aus einem leitenden Werkstoff wie Aluminium, Nikkei, Molybdän, .Chrom odar Gold entweder als Einzelschicht oder einer Kombination von Unterschichten bedeekt und anschließend die leitende Schicht foioätst« Erfimdungsgemäß läßt man den gitterähnlichen Teil der leitenden Schicht außerhalb der Teile über den Einheitszellenzonen 7 bis 10 unbehandelt, um die einzelnen Einheitszellen beim Schritt der Bildung der Einheitszellenverdrahtungen zu wägeten*
Nachher wird der leitende Schichtteil 5 j© nach den
besonderen Erfordernissen einer gewünschten integrierten Großschaltung fotogeätzt, um enge Leitstreifen 11 nach einem für die gegenseitige Verdrahtung angenommenen Muster zu bilden, wie Fig. Z zeigt. Die leitende Schicht 5 kann auch zur Bildung von den Einhfeitszellen gemeinsamen Anschlüssen, wie z. B. Erdanschluß und Stromzuführtingsanschluß verwendet werden. In diesem Ausführungsbeispiel wird ein Erdanschluß 12 hergestellt, der zu allen Einheitszellen führt.
Die so auf der Halbleiterwaffel gebildeten engen Leitstreifen werden dann mit einem dünnen Isolierfilm 13 aus einem Material wie Siliziumdioxid bedeckt, wie Fig. 3 zeigt. Der Isolierfilm 13 kann beispielsweise durch thermische Zersetzung von Monosilan in Sauerstoffatmosphäre erzeugt werden. Dann stellt man Öffnungen oder Fenster indem SiO2-FiIm 13 dort her, wo sowohl die erforderlichen Stellen der engen leitenden Streifen 15 als auch die Elektrodenteile der Einheitszellen freizulegen sind. Anschließend wird der Isolierfilm 13 einschließlich der Fenster mit einer zweiten Leitschicht Ik bedeckt. So verbindet die leitende Schicht 14 elektrisch die Elektroden der Einheitszellen mit den engen Streifen 11 über die Fenster in dem SiO2-FiIm.
In dieser Weise werden die Einheitszellen 7 bis 10 elektrisch über die Anschlüsse ~\k und engen Leitstreifen zu einer gewünschten integrierten Großschaltung verbunden.
In diesem Ausführungsbeispiel ist, da die engen Streifen 11 durch Fotoätzen der ersten leitenden, auf der Isolierschicht in einem dem gewünschten Typ der Große-ch-altung angemessenen Muster gebildet werden, die gegenseitige Ver-
0*9866/1464
drahtußg der Einheitszellen weniger,Beschränkungen in der Auslegung der Verdrah"äuragsinuster unterworfen,, und ©s sind Verdrahtuiigsaraster mit Überbrückungen- zuns Vermeiden von Kreuzungen anwendbare
Da man das Muster für die ©nagen leitenden Streifen,, die aus der ersten leitenden Schicht, für die gegenseitige Verdrahtung der Einheitszellen erzeugt werden, entsprechend dem gewünschten Typ der integrierten Großschaltung auslegt, ist es nach dem Verfahren gemäß der Erfindung möglicht eine Auswahl von Großschaltungea aus der Halbleiterwaffel herzustellen,, die Einheitszellen des gleichen Schaltungsaufbaues enthält9 so daß eine gewünschte Großschaltung einfach-und preiswert erhältlich ist«
Ausführungsbaispiel 2
Erfindungsgeaaäß kann eine gewünschte integrierte Großschaltixng aus geeigneten Einheitszellen gebildet werden, die unter den Einheitszellen auf der Waffel ausgewählt werden, indem man die elektrischen Eigenschaften der Einheitszellen mißt9 wie in den Fig. h void. 5 erläutert wird. In Fig. h bezeichnet die Bezugsziffer 15 eine Siliziumwaffel, auf der eine Mehrzahl von Einheitszellen 16 gebildet ist· Die Einheitszellan werden nach einer Selektiwerunreinigurags-Difftusionsteehnik erzeugt» Längs des die Einheitsssellen tungefoeaden Fläehenteils wird eine breite Leitmetallsch±ch.t 1? ©rsseugio TataäehlicSa entspricht die Anordnung nach Fig«, 1 einem vergrößertea. Teil der Anordnung nach Fig. h„ Verschiedene ©!©ktrisetae Eigeras©haften der so.
gebildeten Einheits25©11 en werden gemessen, um B±ffl&®i-feszellen iiit; t>es tiara tesa ©lektiri sehen
finden. Fehlerhaft© Einheitszellen sind durch Kreuzchen
in Fig. 5 markiert. Dies ermöglicht die Auewahl eines
qualitizierten Einheitszellenblocke, der zur Herstellung
der integrierten GroOschaltung geeignet ist, aufgrund
der erhaltenen Verteilung von qualifizierten Einheitszellen über die gesamte Waffeloberfläche. In Fig. 5 ist ein
solcher Einheitszellenblock durch ein gestricheltes Hechteck 20 angedeutet, während die Bezugsziffer 18 fehlerhafte Einheitszellen und die Bezugsziffer 19 qualifizierte Einheitszellen bezeichnen.
Nachdem ein geeigneter Block ausgewählt ist, führt „ man das gleiche Verfahren wie im AusfUhrungebeispiel 1 in dem ausgewählten Block durch, um eine gewünschte integrierte Großschaltung herzustellen; der breite Leitschichtteil innerhalb des ausgewählten Blocks wird geätzt, um enge
Leitstreifen oder -schichten nach einem bestimmten Muster zu schaffen, dann wird die die engen Leitstreifen enthaltende Waffeloberfläche mit einer dünnen Isolierschicht bedeckt, Fenster oder Öffnungen werden danach in der dünnen Isolierschicht zwecks Freilegung bestimmter Teile der engen Leitstreifen angebracht, und schließlich wird eine
leitende Schicht zwecks elektrischer Verbindung der engen /4 Leitstreifen und der Elektroden der Einheitszellen ange- K
bracht, um die gewünschte integrierte Großschaltung fertigzustellen.
Ausführungsbeispiel 3
Wenn erfindungsgemäß die Einheitszellen von dem Aufbau mit geeigneten Zwischeninnenanschlüssen zusätzlich zu den Außenanschlüssen und zur Änderung der Einheitszellen-
009886/148A
_ 12_ 203313Q
funktion je nach den Erfordernissen geeignet sind, indem man in geeigneter Weise Zuleitungen innerhalb der Einheitszelle unterbricht, läßt sich die gleiche Muatermaeke bei dem Schritt der Erzeugung der inneren Verdrahtungsanschlüsse sowie der Erzeugung der Hilfsleitschicht verwenden· Wo die Einheitszellen geeignet sind, daß man anschließend ihren Schaltungsaufbau entsprechend der Auslegung der gewünschten integrierten Großschaltung abändert, ist eine erhöhte Wandelbarkelt für die gegenseitige Verdrahtung der Einheitszellen erforderlich, die mit der Hilfsleitschicht zu bewältigen ist. In dieser Hinsicht ist die Technik gemäß der Erfindung äußerst wertvoll.
Ein Beispiel der Erzeugung einer integrierten Großschal tung durch Abänderung des Schaltungsaufbaues von Einheitszellen »oll nun beschrieben werden.
Fig. 6 zeigt eine Ausgangsanordnung. In dieser Figur sind vier Einheitezellen Zk bis 27 dargestellt,, deren jede zwei UND-Kreise 21, einen ODER-Kreis 22 und einen Wandlerkreis 23 aufweist. So hat jede Einheitezelle UND-, ODER- und Wandlers chaltungs funktionen., Tatsächlich können viele solche Einheitezellen in Anordnung auf einer Halbleiterwaffel erzeugt werden, obwohl zur Erleichterung der Beschreibung und Darstellung nur vier solche Einheitszellen dargestellt sind. Unter den vier Einheitezellen ist die Einheitezelle Zk nicht der teilweisen Entfernung ihrer inneren Anschlüsse unterworfen, während die anderen drei " Einheitszellen 25 bis 2? der teilweisen Entfernung ihrer Innenanschlüsse unterworfen sind, um sie in eine Mehrzahl von Teilen zu unterteilen,, wie Fig. 7 zeigt» Im einzelnen wird bei den Einheltszellen 25 und 27 der Wandierkreis
00S88S/1464
vom Rest der Kreise getrennt, und bei der Einheitszelle 26 wird eines der UND-Tore vom Rest der Kreise getrennt· In der Figur deuten die stark ausgezogenen Linien 28 die die Einheitszellen verbindenden Anschlüsse an, Die Anschlüsse 28 sind tatsächlich die engen Leitstreifen, die aus der breiten Leitschicht gebildet sind, und sie sind, wie schon beschrieben, zu einer Leitschicht verbunden, "
Der Ausgangsanschluß eines UND-Tores, das in der Einheitszelle 26 vorliegt und wofür nur der Eingangsanschluß
I A3 eingerichtet ist, um Eingangsstrom aufzunehmen, ist über H eine Leitung 29 mit dem Ausgangsanschluß eines der UND-Tore verbunden, die in der Einheitszelle 25 enthalten sind, um ein Dreifacheingangs-UND-Tor zu bilden,- dessen UND-Ausgang dem Eingangsanschluß F des ODER-Tores der Einheitszelle 25 zugeführt wird, das seinerseits zum ODER-Tor in der Einheitszelle 2k über Leitungen 30 und 31 parallel geschaltet ist· So erzeugen vier Eingänge (zu den Eingangsanschlüssen E , F., E. und F„) einen ODER-Ausgang zwecks Zuführung zum Eingangsanschluß G des Wandlerkreises der Einheitszelle Zh, In ähnlicher Weise ist das ODER-Tor in der Einheitszelle 27 über Leitungen 32 und 33 parallel zum ODER-Tor in der Einheitszelle 26 geschaltet·- So erzeugen vier Eingänge C zu den Eingangsanschlussen E ,F-, E. und F.) einen ODER-Ausgang zwecks Zuführung zum Eingangsanschluß G„ des Wandlerkrelaes der Binheitszelle 26· Tatsächlich erhält der Eingangs ans ch'luß E' keinen Eingangsstrom, so daß nur die drei Eingänge (zu den Eingangsanschlüssen F„, E. und Fj einen ODER-Auβgang zur Zuführung zum Eingangsanschluß Gw. des Wandlerkreises der Einheitezelle 26 liefern.
DIt integriert· Großschaltung nach Fig« 7 hat drei Singangaansohlü··· jk bl· 36, die üb*r Leitungen 28«, 28«
009886/
und 28"· rait entsprechenden UND-ToranschlUssen verbunden sind, und zwei Ausgangsanschlussθ 37 und 38„ die mit einem Ausgangsanschluß X1, der zum Wandlerkreis der Einheitszelle Zk fUhrt bzw. mit einem Ausgangsanschluß X„ verbunden sind, der zum Wandlerkreis der Einheitezelle 26 führt. Sie funktioniert als Binäraddierer, die. Eingangesignale Ai und Bi an den entsprechenden Eingangsanschltissen Jh und 35 und ein Trägereingangssignal Cn am Eingangsanschluß J6 erhält, um ein Ausgangssignal ^r ,,
Ausgangsanschluß 37 und ein Trägerausgangssignal
Cn + 1 » <Ai + BiMCn + Ai
für die nächste Stufe am Ausgangsanschluß 38 zu erzeugen«
Bei der tatsächlichen Herstellung der integrierten Großschaltung werden die qualifizierten Einheitszellen geeignet behandelt, um teilweise ihre eigenen Zuleitungen zu entfernen, bevor die Oberfläche der Halbleiterwaffel mit einer Isolierschicht aus einem Material wie Siliziumdioxid bedeckt wird, worauf der Verfahrensschritt der Anbringung der Verdrahtungsleitungen zur Verbindung der behandelten Einheitszellen folgt.
In diesem Ausführungsbeispiel ist es möglich, viele Einheitszellen, z. Be die in Fig· 6 dargestellten, vorher auf einer Halbleiterwaffel anzuordnen sowie auch eine breite Leitschicht läng· d·· Waffeloberflächenteils vorzusehen, der die einzelnen Einheitszellen unglbt,, worauf
0Ö988S/ 1-4E4
203313Q
man die elektrischen Eigenschaften der Einheitszellen mißt, um ihre Qualifikation zu prüfen, dann einen Block von qualifizierten Einheitezellen auswählt und nachher die Schaltungsuinwandlung der Einheitszellen innerhalb des ausgewählten Blocke durchführt und gleichzeitig die breite leitende Schicht in viele enge leitende Streifen fotoätzt, wodurch die schaltungamäßig gewandelten Einheitszellen über die engen leitenden Streifen verbunden werden und eine integrierte Großschaltung mit gewünschtem Verhalten erhalten wird.
Ausführungsbeispiel k
Fig. 8 zeigt einen Satz von Mustermasken, die beiden Schritten zur Zusammenfassung vieler Einheitszellen zu einer integrierten Großschaltung erforderlich sind. Durchsichtige Unterlagen 39» ^0, 111, N haben entsprechende Muste$zonen A1, A„, ·.·, A einschließlich der Muster, die bei den Schritten der Erzeugung eingebetteter Zonen, verschiedener selektiver Diffusionen, wiez» B* Basisdiffusion und Emitterdiffusion, Erzeugung von Elektrodenöffnungen und Schaffung der inneren Verdrahtung der einzelnen Einheitszellen erforderlich sind. Diese Einheitszellenmuster werden vorher für eine Mehrzahl von Grundschaltungen hergestellt, um verschiedene Typen von integrierten Großschaltungen zu ergeben. Vorzugswelse lassen sie sich herstellen, indem man einzelne Schaltungselemente und zugehörige Teile entwirft und im verminderten Maßstab des Fotovervielfältigungsvorbildes (master reticle) kopiert»
In diesem Aueführungsbeispiel werden bevorratete Ori-
009888/W64
ginale für Einheitezellenmuster für eine Mehrzahl verschiedener Einheitszellen entsprechend den Erfordernissen , einer gewünschten integrierten Großschaltung ausgewählt und geeignet kombiniert» indem man ein Zusammensetz- und Viederholsysten anwendet, um eine Großschaltungsherstellungs-Modellmaske zu erzeugen, wo bestimmte Einheitszellenmuster zu einem endgültigen Maßstab regelmäßig abgestuft angeordnet sind« Dabei läßt sich der Wiederholschritt oder -abstand zwischen benachbarten Einheitszellen entsprechend dem Integrationsgrad der herzustellenden Großschaltung variieren, was ein Merkmal dieses Aueführungsbeispiels ist. Beispielsweise können für eine integrierte Groflschaltung mit einem niedrigen Integrrationsgrad und einer verhältnismäßig kleinen Zahl von Einheitszellen einzelne Einheitszellenmuster A auf einer durchsichtigen Unterlage kl alt eine» verhältnismäßig engen Abstand d entsprechend Fig. 9 angeordnet werden, während für eine integrierte Großschaltung mit einem hohen Integrationsgrad und einer relativ großen Zahl von Einheitszeilen die entsprechende Zahl von Einheitszellenmuster A. mit einem verhältnismäßig weiten Abstand dg entsprechend Fig* 10 angeordnet werden· Bei diesen Abständen läßt sich eine Anzahl von verschiedenen integrierten Großschaltungen mit entsprechenden Integrationsgraden vorteilhaft herstellen· Unter Verwendung der Einheitezellenmuster A. bis A , die aufgrund von wiederholtem Versuchen und überprüfen ausgearbeitet werden, lassen sich Einheltezeilen mit bestimmten Eigenschaften ohne Fehler erhalten.
Venn die Einheitezellen so erzeugt sind, wird eine breite leitende Schicht zur Umgebung der einzelnen Eink eitszellen zwecks gegenseitiger Verdrahtung dieser Einheitszellen in der beschriebenen Weise gemäß dem ersten
QÖ9886/H64
Ausführungsbeispiel hergestellt, um eine gewünschte inte* gri er te &r oß schaltung asu erhalten*
Bei diesem Ausführungsbeispiel können die bei der Bildung von engen Leitstreifen und Einheitszellenanschlüssen aus der breiten leitenden Schicht verwendeten Masken aus FestVerdrahtungenmetern, die für gewisse Standardtypen · von integrierten Großschaltungen ausgelegt sind, oder aus AuswahlVerdrahtungsmustern sein» die speziell für Jede = Halbleiterwaffel ausgelegt sind« Mit dem Begriff *Fe*tverdrahtungsmuster* ist ein Verdrahtungsmuster gemeint, das \ man verwendet, wenn eine integrierte Großechaltung aus Einheitszellen in bestimmter gegenseitiger Zuordnung geschaffen wird· So sind die Festverdrahtungsmuster gemäß der Erfindung sowohl beim Verfahren der Anbringung der Verdrahtung zwischen Einheitszellen auf einer Halbleiter·« waffel unabhängig von der Qualifikation der einzelnen Einheit szellen als auch für das Verfahren zur Erzeugung einer integrierten Großschaltung mit einer lOOprozentigen Ausbeute aus lediglich qualifizierten Einheitszellen geeignet, die in einer besonderen Anordnung auf der Halbleiterwafföl konzentriert und mit Hilfe der Inspektion jeder Einheit s zelle auf df er Waffel ausgewählt sind. Mit dem ,-
Begriff ! "Auswahlverdrahtungsmuster11 ist ein Spezialzweck- * VerdrahtungsjBUSter gemeint, das für jede Waffel - wie an sich bekannt - mittels eines elektronischen Rechners «absprechend dem* Verteilungszustand von qualifizierten Zellen auf der Halbleiterwaffel ausgelegt ist.
In diese» Ausführungsbeispiel läßt sich, da die bevorrateten Original· für die Einheitszellenmuster selektiv entsprechend den Erfordernissen einer gewünschten in* , tegrierten Großschaltung verwendet werden, um eine erfor-
darliehe Großschaltungsherstellungsmaske unter Anordnen von Einheitszellenmustern in Abstufung bis auf einen endgtiltigen Maßstab in einem Wiederholachritt zu erzeugen, der durch den Integrationsgrad der gewünschten Großschaltung bestlnunt wird, die zur Herstellung einer Großschaltungsherstellungsmaske erforderliche Zeit reduzieren, und •a iat eine integrierte Großschaltung ohne übermäßig gedrängte Verdrahtungsanechlüsse zwischen den Einheltszellen erhältlich.
Auch läßt sich in diesem Ausführungsbeispiel, wenn die Einheitszellen von dem Aufbau mit geeigneten Zwischeninnenanachlüssen zusätzlich zu den Außenanschlüssen und zur Umwandlung der Einheitszellenfunktion durch entsprechendes Unterbrechen der Leitungen innerhalb der Einheitszellen geeignet sind, wie im Auaführungsbeiopiel 3 die gleiche Mustermaske beim Schritt der Herstellung der inneren Verdrahtungsanschlüsse sowie beim Schritt der Bildung dar Hilfeleitschicht verwenden· So läßt sich das Anwendungsgebiet des gleichen Halbleiterwaffeltype weiter ausdehnen.
/ Waiter ist es, obwohl in den vorstehenden Beispielen
™ die Einheitszellenmuster der gleichen Art auf einer Maskenunterlage int einem konstanten Wiederholabstand angeordnet werden, erfindungsgemäß auch möglich, auf einer Maskenunterlage zwei oder mehr verschiedene Arten von Binheitazellennmstern anzuordnen, die aus einer Mehrzahl von vor-, her hergestellten verschiedenen Klnheitszellenamsterit in geeigneten Wiederholschritten ausgewählt sind.
Beispielsweise zeigt Fig. Tt eine Anordnung sweier verschiedener Arten von EinheitsaeileniBtaaterK B^ wind B2
§0983671414
In versehlβdenen Abstünden d„, d. und d., Venn die in Flg. 11 dargestellte Maske verwendet wird, tw eine integrierte Großschaltung in gleicher Weise wie in den vorherigen Beispielen herzustellen, IMQt Sich die Vielfältigkeit der Schaltungse.ualegung weiter ausdehnen, und es las- " sen sich integrierte Großechaltungen eit komplizierteren Schaltungefunktionen im Vergleich alt den vorigen Bei- ' spielen, in denen die gleichen Einheitszellenmuster in konstantem Wiederholschritt angeordnet werden, leicht herstellen,
■■■'.'.":■■ A
Durch Breitermachen des Leitschichtteils um eine Einheitszelle mit einem besonders komplizierten Schaltungsaufbau im Vergleich mit dem Teil um Einheitezellen einfacherer Schaltungsarten läßt sich die Erzeugung der Gesamtschaltung erleichtern und die Auebeute erhöhen.
Auch brauchen die Abmessungen der Einheitszellen nicht gleichmäßig zu sein, sondern man kann auch Einheitaseilan größerer Abmessungen unterbringen·
Veiter 1st dieses Ausführungsbeispiel auch beim Herstellen einer integrierten Großschaltung nach dem sogenann- ' ten "Selektivverdrahtungsmueterverfahren* anwendbar, wo die auf einer Halbleiterwaffel erzeugten Einheitβzellen hinsichtlich ihrer elektrischen Eigenschaften gemessen und nur qualifizierte Einheitszellen unter Bildung der Großachaltung miteinander verdrahtet werden. Die Wirkung der erweiterten Vielseitigkeit der Musterauslegung 1st sehr groß.
Vie im Vorstehenden gezeigt ist, werden erfindungsgemuß die Einheitezellen in der integrierten Großschaltung
009886/U64
UJo !ου
gegenseitig über viele enge Leitstreifen verdrahtet, die um die Einheitszellen angebracht sind5 so daß die gegen·=« seitige Verdrahtung äußerst einfach ist und man das Kreuzen von Verdrahtungsleittingen vermeidet.» So ist die Ausbeute sehr stark erhöht·
Auch ist, da die Einheitssellenmuster für eine Mehrzahl von verschiedenen Einheitszeilen vorher zä B0 in einem verringerten Zwisehenmaßstafo hergestellt und selektiv verwendet werden, um eine Großschaltungsherstellungs-Mustermaske nach dem Abstuf- und ¥iederholsy©tem entsprechend den Erfordernissen der gewünschten Großschaltung zu erzeugen, die zur Herstellung der Großschaltungsherstellungsmaske erforderliche Zeit sehr stark reduziert,, Weiter läßt sich, da der ¥iederholabstand beim Schritt der Erzeugung der Großschal ttangshers tel lungsmaake entsprechend dem Integrationsgrad der Großschaltung variierbar ist, eine ausreichende Fläche für die gegenseitige Verdrahtung der Einheitszellen einer integrierten Großschaltung mit einem hohen Integrationsgrad verfügbar machen« Außedem läßt sich das Muster für die gegenseitige Verdrahtung der Einheitszellen sehr stark vereinfachen..
009886/1464

Claims (1)

  1. Patentansprüche
    .7Verfahren zur Herstellung einer integrierten Großschaliung, dadurch gekennzeichnet , daß man eine Halbleiterwaffel herstellt, eine Mehrzahl von Einheitszellen im Abstand voneinander und mit Elektroden auf der Oberfläche der Halbleiterwaffel bildet, eine leitende Schicht unter Abstand rings um jede Einheitszelle anbringt, die leitende Schicht unter Bildung einer Mehr« (m
    zahl enger Leitschichten ätzt, die engen Leitschichten mit Ί einem dünnen Isolierfilm überzieht, im dünnen Isolierfilm Öffnungen zur Freilegung der bestimmten, din gewünschten Einheitszellen gemeinsamen Oberfläche der* engen Leitschicht schafft und Verbindungslinien aus leitender Schicht zwischen den Elektroden der gewünschten Einheitszellen und den Öffnungen zwecks elektrischer Verbindung der gewünschten Einheitszellen über die Verbindungslinien und die enge Leitschicht anbringt.
    2· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man zwischen der Bildung der leitenden Schicht und dem Ätzen der leitenden Schicht die elektrischen Eigenschaften * jeder Einheitszelle zwecks Auswahl von Einheitszellen gewünschter elektrischer Eigenschaften aus der Gesamtzahl der zur Verfügung stehenden Einheitszellen mißt und den Block gewünschter Gestalt auf der Waffel auswählt, in welchem die ausgewählten Einheitezellen mit den gewünschten elektrischen Eigenschaften enthalten sind, und daß man das Ätzen der leitenden Schicht und die weiteren Verfahrensachritte nur in diesem Block durchführt·
    3· Verfahren nach Anspruch 1 oder 2, dadurch gekenn-
    003886/1464
    zeichnet, daß beim Bilden der Einheitszellen Standard« einheitszellen gebildet werden.
    k. Verfahren nach Anspruch J9 dadurch gekennzeich-»
    net, daß man weiter einige der Standardeinheitszellen ätzt, um eine andere gewünscht© Schaltung harziasteilen»
    5· Verfahren nach Anspruch 1 oder 2„ dadurch gekennzeichnet, daß beim Bilden der Einheitszellen die Einheitszellen in der Weise verteilt werden, daß der Abstand zwischen bestimmten Einhaltsseilen von dem zwischen anderen Einheitezellen verschieden ist·
    6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, daß beim Ätzen der leitenden Schicht diese so geätzt wird, daß viele enge leitend© Schichten in dem Teil mit großem Abstand zwischen den Binheitsssellen und wenige en^e leitende Schichten in dem Teil mit geringem Abstand zwischen den Einheitszellen erzeugt werden»
    7· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Bilden der Einheitszellen jede Abmessung der Einheitszellen abweichend voneinander gemacht wird»
    8. Verfahren'nach Anspruch 2, dadurch gekennzeichnet,
    daß man beim Bilden einer Mehrzahl von Einheitszellen wenigstens eine Einheitszelle von großen. Abmessungen bildet.
    9· Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß unter den zunächst gebildeten Einh©itssell®ra wenigsten« ein« Einheitezelle mit einer komplizierten Schaltung 1st,
    00-9888/1464
    der Abstand zwischen der Einheitszelle komplizierter Schaltung und benachbarten anderen Einheitszellen größer als der zwischen den anderen Einheitszellen ist *and daß die Zahl der engen leitenden Schichten um diese Einheitszelle komplizierter Schaltung größer als die der engen leitenden Schichten um die anderen Einheitszellen 1st·
DE19702033130 1969-07-04 1970-07-03 Verfahren zur Herstellung einer mte gnerten Großschaltung Pending DE2033130A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5248269A JPS492871B1 (de) 1969-07-04 1969-07-04
JP8183169A JPS493035B1 (de) 1969-10-15 1969-10-15

Publications (1)

Publication Number Publication Date
DE2033130A1 true DE2033130A1 (de) 1971-02-04

Family

ID=26393084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702033130 Pending DE2033130A1 (de) 1969-07-04 1970-07-03 Verfahren zur Herstellung einer mte gnerten Großschaltung

Country Status (2)

Country Link
DE (1) DE2033130A1 (de)
GB (1) GB1277172A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2334405A1 (de) * 1972-07-10 1974-01-31 Amdahl Corp Lsi-plaettchen und verfahren zur herstellung derselben
FR2365883A1 (fr) * 1976-09-27 1978-04-21 Siemens Ag Plaquette semi-conductrice pour la fabrication de modules a densite elevee d'integration

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006492A (en) * 1975-06-23 1977-02-01 International Business Machines Corporation High density semiconductor chip organization
JP2009524925A (ja) * 2006-01-26 2009-07-02 エヌエックスピー ビー ヴィ 異なるコンポーネントを備える集積回路の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2334405A1 (de) * 1972-07-10 1974-01-31 Amdahl Corp Lsi-plaettchen und verfahren zur herstellung derselben
FR2365883A1 (fr) * 1976-09-27 1978-04-21 Siemens Ag Plaquette semi-conductrice pour la fabrication de modules a densite elevee d'integration

Also Published As

Publication number Publication date
GB1277172A (en) 1972-06-07

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
EP0005723B1 (de) Hochintegrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE3884698T2 (de) Verfahren zum Herstellen einer Speicherzelle.
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE3009434A1 (de) Monolithischer analog/digital- umsetzer
DE102017117813A1 (de) System und verfahren zum herstellen eines layoutentwurfs einer integrierten schaltung
DE3872737T2 (de) Verfahren zur kombinierung von &#34;gate array&#34;-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen.
DE1914933A1 (de) Verfahren zur Herstellung integrierter Schaltungen
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE3603332C2 (de)
DE102019117376B4 (de) Schirmung in einem Einheitskondensatorarray
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE2033130A1 (de) Verfahren zur Herstellung einer mte gnerten Großschaltung
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE4102718C2 (de) Integrierte Schaltung und Verfahren zur Generierung eines Layouts einer integrierten Schaltung
DE1964952A1 (de) Magnetspeicher fuer binaere Informationen