FR3089055A1 - Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré. - Google Patents

Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré. Download PDF

Info

Publication number
FR3089055A1
FR3089055A1 FR1871795A FR1871795A FR3089055A1 FR 3089055 A1 FR3089055 A1 FR 3089055A1 FR 1871795 A FR1871795 A FR 1871795A FR 1871795 A FR1871795 A FR 1871795A FR 3089055 A1 FR3089055 A1 FR 3089055A1
Authority
FR
France
Prior art keywords
integrated circuit
sheet
conductive material
cavity
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1871795A
Other languages
English (en)
Other versions
FR3089055B1 (fr
Inventor
Simon Vassal
Didier Courtecuisse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Priority to FR1871795A priority Critical patent/FR3089055B1/fr
Priority to PCT/FR2019/052797 priority patent/WO2020104759A1/fr
Publication of FR3089055A1 publication Critical patent/FR3089055A1/fr
Application granted granted Critical
Publication of FR3089055B1 publication Critical patent/FR3089055B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

L’invention concerne un procédé de fabrication d’un support (2) flexible de circuit intégré (7). Ce procédé comprend la réalisation d’au moins une cavité (12) sur la première face principale (13a) d’une feuille de matériau conducteur (13), préalablement à la fixation d’au moins un circuit intégré (7) dans cette cavité (12). L’invention concerne également un support (2) flexible de circuit intégré (7) réalisé selon ce procédé et un module comprenant un support (2) et un circuit intégré (7) logé dans la cavité (12). Figure à publier avec l’abrégé : Fig 4

Description

Description
Titre de l'invention : Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré. Domaine technique [0001] L’invention concerne le domaine des modules comprenant un circuit intégré. Ces modules sont utilisés par exemple pour des applications dans le domaine des documents électroniques identitaires, tels que les passeports électroniques (« ePassport » en anglais), les cartes d’identité électroniques (« elD » en anglais), les permis de conduire, les cartes d’accès sécurisé, les cartes de santé, etc.
[0002] De tels documents comprennent un module comprenant lui-même un circuit électronique intégré (puce électronique) montée sur un support permettant de connecter ce circuit intégré à une antenne également insérée dans le document.
Etat de la technique [0003] Un module de l’art antérieur est décrit par exemple dans le document DE 20 2012 100 694 Ul.
[0004] Comme représenté sur les figures 1 et 2, selon la technologie décrite dans ce document DE 20 2012 100 694 Ul pour réaliser un module, on produit un substrat 1 sous forme de bande comprenant une pluralité de supports 2 (Figure 1). Chaque support 2 est structuré sous forme de grille (aussi appelée « lead-frame » en anglais). Des évidements 3 permettent de délimiter au moins partiellement différentes zones au niveau de chaque support 2. Ces évidements 3 sont découpés sur la totalité de l’épaisseur du substrat 1. Ces évidements 3 permettent ainsi de délimiter, pour chaque support 2, une zone support 4, deux zones de connexion 5 et deux zones de report 6, intermédiaires entre la zone support 4 et chacune des zones de connexion 5 situées de part et d’autre d’une zone support 4. Comme représenté sur la figure 2, dans un module fini 10, la zone support 4 est destinée à recevoir un circuit intégré 7. Le circuit intégré 7 y est fixé à l’aide d’une couche (non-représentée) d’adhésif. Les zones de connexions 5 sont destinées à établir une connexion avec une antenne (non-représentée). Les zones de report 6 permettent de fixer et connecter une extrémité d’un fil de connexion 8 dans une région du support 2 en continuité électrique, via des portions conductrices 9 (voir figure 1) restées entre les évidements 3, avec une zone de connexion 5, alors que l’autre extrémité du fil électrique 8 est fixée et connectée à une borne conductrice du circuit intégré 7.
[0005] Certains évidements 3 permettent d’isoler, dans le module fini et individualisé, les zones de report 6 et les zones de connexions 5 respectivement électriquement reliées à chacun des deux pôles du circuit imprimé 7. D’autres évidements 3 permettent essentiellement de circonscrire le matériau d’encapsulation 11 qui vient protéger le circuit intégré 7 et ses fils de connexion 8.
Résumé de l’invention [0006] Il y a une recherche constante dans ce domaine afin, notamment, de rendre le module 10 le plus discret possible.
[0007] A cette fin, il est prévu un procédé de fabrication d’un support flexible de circuit intégré, comprenant :
[0008] - la fourniture d’une feuille de matériau électriquement conducteur ayant une première et une deuxième faces principales, [0009] - la réalisation d’au moins deux zones de connexion dans la feuille de matériau électriquement conducteur, [0010] - la fixation d’au moins un circuit intégré sur la première face principale de la feuille de matériau conducteur, [0011] - la connexion électrique du circuit intégré fixé sur la première face principale de la feuille de matériau conducteur, à au moins deux zones de connexion (éventuellement via des portions conductrices qui les relient à des zones de report), [0012] - la réalisation d’au moins une cavité sur la première face principale de la feuille de matériau conducteur, préalablement à la fixation d’au moins un circuit intégré sur cette première face, cette cavité étant configurée pour y loger au moins un circuit intégré.
[0013] Grâce à la réalisation d’une cavité dans laquelle peut être logé au moins un circuit intégré, il est possible de réduire l’épaisseur globale du module. Cette réduction d’épaisseur contribue à rendre le module pratiquement invisible, même lorsqu’il est intégré entre des feuillets relativement minces.
[0014] Ce procédé comporte en outre, l’une ou l’autre des caractéristiques suivantes considérées indépendamment les unes des autres ou en combinaison d’une ou plusieurs autres :
[0015] - il comprend le positionnement et la fixation d’un circuit intégré, dans une cavité réalisée sur la première face principale de la feuille de matériau conducteur, préalablement à sa connexion à au moins deux zones de connexion ; alternativement, la connexion est concomitante de la fixation du circuit intégré (technologie dite « flip chip », soit « de la puce retournée » en français) ;
- la cavité est réalisée par gravure chimique ; alternativement, la cavité est réalisée par martelage ou par une combinaison d’opérations comprenant une gravure chimique et un martelage ;
- les zones de connexion sont délimitées par des évidements découpés dans l’épaisseur de la feuille de matériau conducteur par estampage ;
- les zones de connexion sont définies à l’aide d’évidements découpés dans l’épaisseur de la feuille de matériau conducteur, préalablement à la réalisation de la cavité ;
- les zones de connexion sont définies à l’aide d’évidements découpés dans l’épaisseur de la feuille de matériau conducteur essentiellement simultanément avec la réalisation de la cavité, par gravure chimique, à l’aide d’un contrôle local des paramètres de gravure.
[0016] L’invention concerne également un support flexible de circuit intégré flexible, comprenant :
[0017] - une feuille de matériau électriquement conducteur ayant une première et une deuxième faces principales, avec au moins deux zones de connexion, éventuellement celles-ci sont en partie séparées d’une zone support par des évidements réalisées dans l’épaisseur de la feuille de matériau électriquement conducteur, [0018] - un circuit intégré attaché sur la première face principale de la feuille de matériau conducteur, et électriquement connecté à moins deux zones de connexion.
[0019] Il comprend en outre une cavité ménagée sur la première face principale de la feuille de matériau conducteur, au niveau de laquelle la feuille de matériau conducteur a une épaisseur moindre que sur d’autres zones de la feuille de matériau conducteur, cette cavité étant configurée pour recevoir un circuit intégré.
[0020] Ce support flexible comporte en outre éventuellement un matériau d’encapsulation recouvrant au moins un circuit intégré logé dans une cavité ménagée dans la feuille de matériau conducteur.
[0021] L’invention concerne également un module comprenant un support tel que mentionné ci-dessus, ainsi qu’un circuit intégré logé dans une cavité et connecté électriquement aux zones de connexion.
[0022] Ce module comprend éventuellement un matériau d’encapsulation recouvrant le circuit intégré, et la cavité a une profondeur adaptée pour que l’épaisseur totale maximale de la feuille de matériau conducteur, du circuit intégré et du matériau d’encapsulation soit comprise entre 150 et 350 micromètres et préférentiellement inférieure ou égale à 200 micromètres.
Brève description des dessins [0023] D’autres caractéristiques, buts et avantages de l’invention apparaîtront à la lecture de la description détaillée qui va suivre, et en regard des dessins annexés, donnés à titre d’exemple non limitatif et sur lesquels:
[0024] [fig.l] représente schématiquement vu de dessus, un substrat sous forme de bande comprenant une pluralité de supports de l’art antérieur ;
[0025] [fig-2] représente schématiquement en coupe, un module comprenant l’un des supports flexibles de la figure 1, ainsi qu’un circuit intégré [0026] [fig.3] représente schématiquement vu de dessus, un exemple de support de circuit intégré obtenu à l’aide d’un procédé conforme à l’invention ;
[0027] [fig.4] représente schématiquement différentes étapes d’un exemple de procédé selon l’invention ;
[0028] [fig.5] représente schématiquement différentes étapes d’un autre exemple de procédé conforme à l’invention ; et [0029] [fig.6] représente schématiquement différentes étapes d’encore un autre exemple de procédé conforme à l’invention.
Description détaillée [0030] Sur les différentes figures les éléments identiques ou similaires portent les mêmes références numériques.
[0031] La structure générale d’un substrat 1 sous forme de bande comprenant une pluralité de supports 2 conformes à l’invention est similaire à celle de l’art antérieur représentée sur la figure 1.
[0032] Comme représenté sur la figure 3, un support 2 conforme à l’invention est également structuré sous forme de grille ( « lead-frame »). Il comporte [0033] - des évidements 3 découpés sur la totalité de l’épaisseur du substrat 1, [0034] - une zone support 4, deux zones de connexion 5 et deux zones de report 6, [0035] - des portions conductrices 9 pour établir une continuité électrique entre les zones de connexion 5 et les zone de report 6.
[0036] En outre, le support 2 conforme à l’invention comporte une cavité 12 destinée à recevoir un circuit intégré 7.
[0037] La cavité peut être produite de différentes manières. Quatre exemples de procédés de réalisation d’un module 10 avec une cavité 12 sont décrits en relation respectivement avec les figures 4, 5, 6 et 7.
[0038] Selon l’exemple de procédé illustré sur la figure 4, on fournit, à une étape a), une feuille de matériau électriquement conducteur 13. Avantageusement, le procédé est mis en œuvre en continu de bobine à bobine (« reel-to-reel » ou « roll-t-o-roll » en anglais). Ce matériau électriquement conducteur est par exemple constitué de cuivre ou d’un alliage de cuivre Cependant, il est possible d’utiliser d’autres métaux ou alliages de métaux (exemples : inox, alliage d’aluminium). La feuille de matériau électriquement conducteur 13 comporte une première 13a et une deuxième 13b faces principales, délimitant la feuille de matériau électriquement conducteur 13 selon son épaisseur. Cette épaisseur est par exemple comprise entre 70 et 100 micromètres.
[0039] A une étape b), la feuille de matériau électriquement conducteur 13 est découpée pour former les évidements 3 (ouvertures traversantes) et ainsi structurer les supports 2 avec leur zone support 4, leurs zones de connexion 5, leurs zones de report 6 et leur portions conductrices 9. Cette opération de découpe est par exemple réalisée par estampage.
[0040] A une étape c) un masque est réalisé sur chacune des deux faces 13a, 13b de la feuille de matériau électriquement conducteur 13. Par exemple, le masquage est réalisé à l’aide de films photosensibles (de 10 à 50 micromètres d’épaisseur), laminés à chaud, puis exposés à la lumière ultra-violette. Ces films subissent un traitement par photolithographie pour n’exposer qu’une partie de la zone support 4, sur la première face 13a de la feuille de matériau électriquement conducteur 13. Eventuellement, des zones de la deuxième face 13b sont également exposées afin de réaliser des structures d’accrochage 14, comme se sera expliqué plus loin. Les zones exposées des films photosensibles sont révélées par une étape de développement alcalin. Les parties de la feuille de matériau conducteur 13 non protégées par les films photosensibles sont alors gravées sur une certaine profondeur de la feuille de matériau électriquement conducteur 13, pour former la cavité 12 et éventuellement les structures d’accrochage 14.
[0041] La cavité 12 est gravée par voie chimique sur une profondeur P de 25 à 75 % de l’épaisseur de la feuille de base. Après gravure de la cavité 12 et des éventuelles structures d’accrochage 14, les films de masquage sont enlevés.
[0042] A une étape d), un circuit intégré 7 est fixé sur la première face principale 13a de la feuille de matériau conducteur 13, dans la cavité 12, à l’aide d’un matériau non représenté (pâte ou adhésif), connu de l’homme du métier du domaine de la fixation des puces électroniques (technologie « die attach »). A l’issue de cette étape, l’épaisseur maximale de l’ensemble constitué par la feuille de matériau conducteur 13 et le circuit intégré 7 est comprise par exemple entre 70 et 150 pm.
[0043] A une étape e), le circuit intégré 7 est connecté aux zones de connexion 5, via les zones de report 6 et les portions conductrices 9, à l’aide de fils conducteurs 8 (par exemple des fils d’un alliage comprenant essentiellement de l’or, de d’argent, ou du cuivre de 15 à 25 pm micromètres de diamètre). Un matériau d’encapsulation 11 (Une résine ou tout autre matériau diélectrique adapté pour réaliser un surmoulage, par exemple du PVC) est ensuite surmoulé sur la portion du support 2 comprenant le circuit intégré 7, les fils conducteurs 8 et les zones de report 6. Si des structures d’accrochage 14 ont été réalisées, le surmoulage est avantageusement réalisé de manière à ce que le matériau d’encapsulation 11 qui a pénétré dans des évidements 3, pénètre également dans les éventuelles structures d’accrochage respectivement associées aux évidement 3.
[0044] Alternativement, l’étape e) est réalisée en laminant un film adhésif enlevable (« removable adhesive » en anglais), sur la deuxième face principale 13b de la feuille de matériau électriquement conducteur 13, afin d’obturer les évidements 3 et leurs éventuelles structures d’accrochage 14 respectives. Puis, le circuit intégré 7 est connecté aux zones de connexion 5, via les zones de report 6 et les portions conductrices 9, à l’aide de fils conducteur 8 (par exemple des fils d’un alliage comprenant essentiellement de l’or, de d’argent, ou du cuivre de 15 à 25 pm micromètres de diamètre. Puis un matériau d’encapsulation 11 est dispensé sur le circuit intégré 7 et les fils de connexion 8. Le contrôle de la surface sur laquelle le matériau d’encapsulation 11 s’étale peut être aidé par un positionnement et une forme adaptés des découpes 3. Eventuellement, le matériau d’encapsulation 11 est aplati avant qu’il ne soit complètement durci par polymérisation.
[0045] A l’issue de cette étape, l’épaisseur maximale E de l’ensemble constitué par la feuille de matériau conducteur 13, du circuit intégré 7 et du matériau d’encapsulation 11 est comprise par exemple entre 150 et 350 micromètres.
[0046] Selon une variante de ce procédé, la cavité 12 est réalisée par martelage avant, après, ou de manière concomitante à, la découpe par estampage des évidements 3. Il en est de même pour les éventuelles structures d’accrochage 14. Ceci permet de faire l’économie des opérations consistant à protéger la feuille de matériau conducteur 13 à l’aide de masques, ainsi que les opérations de photolithographie et de gravure (étape c) cidessus).
[0047] Un deuxième exemple de procédé selon l’invention est illustré par la figure 5. La nature et les épaisseurs des matériaux mis en œuvre pour ce deuxième exemple de procédé sont essentiellement les mêmes que pour le premier exemple. Seules les principales différences entre les premier et deuxième exemples de procédé sont décrites ci-dessous. Selon ce deuxième exemple de procédé, on fournit, à une étape a), une feuille de matériau électriquement conducteur 13. Avantageusement, le procédé est mis en œuvre en continu de bobine à bobine.
[0048] A une étape b) un masque est réalisé sur chacune des deux faces 13a, 13b de la feuille de matériau électriquement conducteur 13. Ce film subit un traitement par photolithographie pour exposer une partie de la zone support 4, sur la première face 13a de la feuille de matériau électriquement conducteur 13, ainsi que des zones correspondant aux évidements 3 et aux éventuelles structures d’accrochage 14, sur la deuxième face 13b. Puis, les zones non protégées sont gravées. Autrement dit, selon ce deuxième exemple de procédé, on fait l’économie d’une étape de découpe de la feuille de matériau électriquement conducteur 13 pour former des ouvertures traversantes correspondant aux évidements 3.
[0049] Les étapes suivantes c) et d) sont essentiellement les mêmes que celles décrites en relations avec la figure 4.
[0050] Un troisième exemple de procédé selon l’invention est illustré par la figure 6. La nature et les épaisseurs des matériaux mis en œuvre pour ce troisième exemple de procédé sont essentiellement les mêmes que pour les premier et deuxième exemples. Seules les principales différences entre les premier, deuxième et troisième exemples de procédé sont décrites ci-dessous. Selon ce troisième exemple de procédé, on fournit, à une étape a), une feuille de matériau électriquement conducteur 13. Avantageusement, le procédé est mis en œuvre en continu de bobine à bobine.
[0051] A une étape b) un masque est réalisé sur chacune des deux faces 13a, 13b de la feuille de matériau électriquement conducteur 13. Ce film subit un traitement par photolithographie, identique ou similaire à celui déjà décrit, pour n’exposer qu’une partie correspondant à la zone support 4, sur la première face 13a de la feuille de matériau électriquement conducteur 13. Eventuellement, des zones du film présent sur la deuxième face 13b sont également retirées afin de réaliser des structures d’accrochage 14. Une partie de la zone support 4 est alors gravée sur une certaine profondeur de la feuille de matériau électriquement conducteur 13, pour former la cavité 12. De même, les éventuelles structures d’accrochage 14 sont aussi gravées dans l’épaisseur de la feuille de matériau électriquement conducteur 13.
[0052] A une étape c), a feuille de matériau électriquement conducteur 13 est découpée, par exemple par estampage, pour former les évidements 3 et ainsi structurer les supports 2 avec leur zone support 4, leurs zones de connexion 5, leurs zones de report 6 et leur portions conductrices 9.
[0053] Les étapes suivantes d) et e) sont essentiellement les mêmes que celles décrites en relations avec la figure 4 ou la figure 5.
[0054] Selon une variante de ce procédé, la cavité 12 est réalisée à l’étape b) par martelage avant, après, ou de manière concomitante à, la découpe par estampage des évidements 3.

Claims (1)

  1. [Revendication 1] [Revendication 2] [Revendication 3] [Revendication 4] [Revendication 5] [Revendication 6] [Revendication 7]
    Revendications
    Procédé de fabrication d’un support (2) flexible de circuit intégré, comprenant :
    - la fourniture d’une feuille de matériau électriquement conducteur (13) ayant une première (13a) et une deuxième (13b) faces principales,
    - la réalisation d’au moins deux zones de connexion (5) dans la feuille de matériau électriquement conducteur (13),
    - la fixation d’au moins un circuit intégré (7) sur la première (13a) face principale de la feuille de matériau conducteur (13),
    - la connexion électrique du circuit intégré (7) fixé sur la première face principale (13a) de la feuille de matériau conducteur (13), à au moins deux zones de connexion (5), caractérisé par le fait qu’il comprend en outre
    - la réalisation d’au moins une cavité (12) sur la première face principale (13a) de la feuille de matériau conducteur (13), préalablement à la fixation d’au moins un circuit intégré (7) sur cette première face (13a), cette cavité (12) étant configurée pour y loger au moins un circuit intégré (7).
    Procédé selon la revendication 1, dans lequel la cavité (12) est réalisée par gravure chimique.
    Procédé selon la revendication 1, dans lequel la cavité (12) est réalisée par martelage.
    Procédé selon l’une des revendications précédentes, dans lequel les zones de connexion délimitées par des évidements (3) découpés dans l’épaisseur de la feuille de matériau conducteur par estampage. Procédé selon l’une des revendications précédentes, dans lequel les zones de connexion sont définies à l’aide d’évidements (3) découpés dans l’épaisseur de la feuille de matériau conducteur (13), préalablement à la réalisation de la cavité (12).
    Procédé selon l’une des revendications précédentes, dans lequel les zones de connexion sont définies à l’aide d’évidements (3) découpés dans l’épaisseur de la feuille de matériau conducteur (13) essentiellement simultanément à la réalisation de la cavité (12), par gravure chimique, à l’aide d’un contrôle local des paramètres de gravure. Procédé selon l’une des revendications précédentes, dans lequel des structures d’accrochage (14) sont réalisées sur la deuxième (13b) face principale, au niveau d’au moins certains évidements (3) découpés dans
    l’épaisseur de la feuille de matériau conducteur. [Revendication 8] Support flexible de circuit intégré, comprenant : - une feuille de matériau électriquement conducteur (13) ayant une première (13a) et une deuxième (13b) faces principales, avec une zone support et au moins deux zones de connexion (5), - un circuit intégré (7) attaché sur la première face principale (13a) de la feuille de matériau conducteur (13), et électriquement connecté à moins deux zones de connexion (5), caractérisé par le fait qu’il comprend en outre une cavité (12) ménagée sur la première face principale (13a) de la feuille de matériau conducteur (13), au niveau de laquelle la feuille de matériau conducteur (13) a une épaisseur moindre que sur d’autres zones (5, 6) de la feuille de matériau conducteur (13), cette cavité (12) étant configurée pour recevoir un circuit intégré (7). [Revendication 9] Support selon la revendication 8, comprenant un matériau d’encapsulation (11) recouvrant au moins un circuit intégré (7) logé dans une cavité (12) ménagée dans la feuille de matériau conducteur (13). [Revendication 10] Support selon la revendication 8 ou 9, comprenant des structures d’accrochage (14) réalisées sur la deuxième (13b) face principale, au niveau d’au moins certains évidements (3) découpés dans l’épaisseur de la feuille de matériau conducteur. [Revendication 11] Module comprenant un support selon l’une des revendications 7 à 10 et un circuit intégré (7) logé dans une cavité (12) et connecté électriquement aux zones de connexion (5). [Revendication 12] Module selon la revendication 10, comprenant un matériau d’encapsulation (11) recouvrant le circuit intégré (7), et dans lequel la cavité (12) a une profondeur (P) adaptée pour que l’épaisseur (E) totale maximale de la feuille de matériau conducteur (13), du circuit intégré (7) et du matériau d’encapsulation (11) soit comprise entre 150 et 350 micromètres et préférentiellement inférieure ou égale à 200 micromètres.
    1/2
FR1871795A 2018-11-23 2018-11-23 Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré. Active FR3089055B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1871795A FR3089055B1 (fr) 2018-11-23 2018-11-23 Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.
PCT/FR2019/052797 WO2020104759A1 (fr) 2018-11-23 2019-11-25 Procédé de fabrication d'un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1871795A FR3089055B1 (fr) 2018-11-23 2018-11-23 Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.

Publications (2)

Publication Number Publication Date
FR3089055A1 true FR3089055A1 (fr) 2020-05-29
FR3089055B1 FR3089055B1 (fr) 2021-08-27

Family

ID=66690456

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1871795A Active FR3089055B1 (fr) 2018-11-23 2018-11-23 Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.

Country Status (2)

Country Link
FR (1) FR3089055B1 (fr)
WO (1) WO2020104759A1 (fr)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US20040217450A1 (en) * 2003-05-02 2004-11-04 Siliconware Precision Industries Co., Ltd. Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20050230842A1 (en) * 2004-04-20 2005-10-20 Texas Instruments Incorporated Multi-chip flip package with substrate for inter-die coupling
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
JP2006253732A (ja) * 2000-12-28 2006-09-21 Renesas Technology Corp 半導体装置
CN200944402Y (zh) * 2006-03-10 2007-09-05 上海长丰智能卡有限公司 一种集成电路封装用载带
US20080122048A1 (en) * 2006-08-25 2008-05-29 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
US20090224385A1 (en) * 2008-03-05 2009-09-10 Advanced Optoelectronic Technology Inc. Package structure of integrated circuit device and manufacturing method thereof
CN102013419A (zh) * 2009-09-08 2011-04-13 上海长丰智能卡有限公司 一种微型射频模块封装用载带
DE202012100694U1 (de) 2012-02-29 2012-03-30 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel
CN101447036B (zh) * 2007-11-28 2012-05-23 上海长丰智能卡有限公司 一种非接触智能电子标签用微型模块及载带
CN102148213B (zh) * 2011-03-08 2014-06-04 日月光半导体（威海）有限公司 高功率芯片封装构造的导线架及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673687B1 (en) * 2009-05-06 2014-03-18 Marvell International Ltd. Etched hybrid die package
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
JP2006253732A (ja) * 2000-12-28 2006-09-21 Renesas Technology Corp 半導体装置
US20040217450A1 (en) * 2003-05-02 2004-11-04 Siliconware Precision Industries Co., Ltd. Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20050230842A1 (en) * 2004-04-20 2005-10-20 Texas Instruments Incorporated Multi-chip flip package with substrate for inter-die coupling
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
CN200944402Y (zh) * 2006-03-10 2007-09-05 上海长丰智能卡有限公司 一种集成电路封装用载带
US20080122048A1 (en) * 2006-08-25 2008-05-29 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
CN101447036B (zh) * 2007-11-28 2012-05-23 上海长丰智能卡有限公司 一种非接触智能电子标签用微型模块及载带
US20090224385A1 (en) * 2008-03-05 2009-09-10 Advanced Optoelectronic Technology Inc. Package structure of integrated circuit device and manufacturing method thereof
CN102013419A (zh) * 2009-09-08 2011-04-13 上海长丰智能卡有限公司 一种微型射频模块封装用载带
CN102148213B (zh) * 2011-03-08 2014-06-04 日月光半导体（威海）有限公司 高功率芯片封装构造的导线架及其制造方法
DE202012100694U1 (de) 2012-02-29 2012-03-30 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel

Also Published As

Publication number Publication date
WO2020104759A1 (fr) 2020-05-28
FR3089055B1 (fr) 2021-08-27

Similar Documents

Publication Publication Date Title
EP0344058B1 (fr) Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé
CN108039380B (zh) 使用金属箔将太阳能电池金属化
FR2619248A1 (fr) Cellule photovoltaique protegee, son procede de fabrication et ensemble comprenant de telles cellules
EP1376687A3 (fr) Elément semiconducteur et procédé de fabrication
EP1022773A3 (fr) Substrat pour un support pour puce
JP2018152369A (ja) 裏面入射型受光素子およびその製造方法
EP0321327B1 (fr) Procédé de mise en place d'un composant électronique et de ses connexions électriques sur un support
EP0321326B1 (fr) Procédé de mise en place sur un support, d'un composant électronique, muni de ses contacts
FR2618254A1 (fr) Procede et structure de prise de contact sur des plots de circuit integre.
FR3093230A1 (fr) Boîtier de puce électronique
EP2912604A1 (fr) Circuit électrique, module électronique pour carte à puce réalisé sur ce circuit électrique et procédé pour la réalisation d'un tel circuit électrique
FR3089055A1 (fr) Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.
EP3717679B1 (fr) Circuit électrique, module électronique pour carte à puce réalisé sur ce circuit électrique et procédé pour la réalisation d'un tel circuit électrique
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
WO2004097945A1 (fr) Procede de realisation d'un dispositif semi-conducteur a metallisations auto-alignees.
CN110494994A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN110246820B (zh) 半导体芯片和处理半导体芯片的方法
EP3042397B1 (fr) Procede de formation d'une cellule photovoltaique
FR2493045A1 (fr) Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication
EP1054446B1 (fr) Procédé de mise en boítier d'une puce semiconductrice
FR3006549A1 (fr) Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR3051313B1 (fr) Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime
EP3171395A1 (fr) Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200529

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6