DE2012819A1

DE2012819A1 - Digital-Parallel-Serien-Umformer

Info

Publication number: DE2012819A1
Application number: DE19702012819
Authority: DE
Inventors: Roger C Palo Alto Calif. Dahlberg (V.St.A.). G06f 11-12
Original assignee: Singer General Precision Inc
Current assignee: Singer General Precision Inc
Priority date: 1969-03-21
Filing date: 1970-03-18
Publication date: 1970-10-15
Also published as: JPS4947571B1; DE2012819C3; GB1259268A; DE2012819B2; US3631464A

Description

DR. E. WIEGAND DIPL-ING. W. NIEMANN DR. M. KOHLER DIPL-ING. C. GERNHARDT

München Hamburg

telefon: 395314 2000 H AM B U RG 50, 17. März I97O

TELEGRAMMErKARPATENT KÖN I GSTRASSE 28

W.2h139/70 8/Me

Singer-General Precision* Inc., Binghamton, New York (V.St.A'.)

Digital-Parallel -Serien-^Umformer,

Die Erfindung bezieht sich auf einen Digital-Parallel-Serien-Umformer und insbesondere auf eine Schaltung* die Digitalinformationen aus einer Anzahl Binärbits in einen 'kontinuierlichen Strom von Serienbinärbits umformt, und zwar unabhängig von einer Änderung der Folgegeschwindigkeit der ankommenden Informationen.

Eines der Hauptprobleme, die bei Digital-Parallel-Serien-Umformern angetroffen werden, ist die zeitliche Steuerung der Übertragung' einer Anzahl Bits, die auf einer gleichen Anzahl Leitungen gleichzeitig erschinen, in einen Serien-Strom von Bits auf einer einzigen Leitung. In Verbindung mit diesem Problem ist bei bisher bekannten Digital-Parallel -Serien-Umformern das Problem aufgetreten, einen kontinuierlichen Strom-von Informationen in Serienform zu schaffen, ohne daß darin irgendwelche Diskontinuitäten vorhanden sind. Diese Schwierigkeiten ergeben sich aus der Tatsache, daß die Folgegeschwindigkeit der ankommenden Wörter sich über einen kleinen Bereich ändert, wobei diese Änderung hauptsächlich auf eine Änderung der Geschwindigkeit der Speicher-

0091*2/1600

medien zurückζμführen ist, aus welchen die ankommenden Wörter zurückgewonnen werden.

Wegen dieser Probleme der bekannten Digital-Parallel-Serien-Umformer ergeben sich offensichtlich verschiedene Nachteile bei spezifischen Anwendungen solcher Umformer. Ein Beispiel einer solchen spezifischen Anwendung ist die Umformung von Parallel-Serlen-Binärdaten, die in einem umlaufenden magnetischen Speicher aufgezeichnet sind, in einen Serienstrom von Binärbits für die Darstellung auf einem Fernsehraster. Ein Video-Signal für die Fernsehras terdarstellunf: wird aus dem Serienstrom von Bits gebildet, der unabhängig von irgendeiner Änderung der Geschwindigkeit des umlaufenden Speichers kontinuierlich bleiben muß, weil sonst jede Diskontinuität in dem Video-Signal als sich wiederholendes Muster in der Darstellung erscheint.

Aufgabe der Erfindung ist, die oben genannten Nachteile zu beheben oder zu vermindern.

Gemäß der Erfindung ist ein Digital-Parallel-Serien-Umformer geschaffen, der folgende Bestandteile aufweist: ein Register, das so ausgebildet ist, daß es Informationen in Parallelform mit einer vorbestimmten Geschwindigkeit aufnimmt, eine Mehrzahl von Ubertragungstoren, deren jedes einen Eingang auiteist, der mLt einem entsprechenden Ausgang des Register's verbunden ist, und eine Generatoreinriehtung zur Erzeugung von Steuersignalen für die Übertragungstore, um die Informationen aus ihrer Parallel form im Heilster in Serienform zu übertragen, wobei die Generatoreinriehtunr; Synchronisiermittel. aufweist, welche die Steuersignale mit der vorbestimmten Geschwindigkeit synchronisieren.

Vorzugswelse enthäLt die die Steuersignale erzeugende Goneratoreinrichtuntf einen Oscillator, eine Einrichtung zum Erzeugen von Zoltsteuerlmpulüen mit der vorbestimmten Geschwindigkeit und eine Steuereinrichtung, die auf einen Ausgang der; Oszillator!-] und auf die Zeitsteueiiinpulso anspricht-, um die Frequenz des Oszillatorausgangs zu steuern.

0098A2/16₀0

»AD ORIGINAL

Der Oszillator kann einen Flip-Flop-Kreis, ein erstes Tor, das einen mit einem Ausgang des Flip-Flop-Kreises verbundenen Eingang und einen mit einem Eingang des Flip-Flop-Kreises verbundenen Ausgang besitzt, und ein zweites Tor aufweisen, das einen mit einem anderen Ausgang des Flip-Flop-Kreises verbundenen Eingang und einen mit einem anderen Eingang des Flip-Flop-Kreises verbundenen Ausgang besitzt, wobei der andere Eingang jedes Tores an eine Spannungsquelle angeschlossen ist.

Die Erfindung wird nachstehend an Hand der Zeichnung beispielsweise erläutert.

Fig. 1 ist ein Blockdiagramm eines Digital-Parallel-

Serien-Umformers gemäß der Erfindung. Fig. 2 zeigt verschiedene wichtige Wellenformen, die zum Verständnis der Prinzipien der Erfindung nützlich sind.

Fig. .j5 ist ein teilweise in Blockform und teilweise in schematischer Form gehaltenes Diagramm des Oszillatorkreises des Umformers gemäß Fig. 1. Fig. 4 ist ein Blockdiagramm des Zählers des Umformers gemäß Fig. 1.

Fig. 5. i³^ ein teilweise in Blockform und teilweise in schematischer Form gehaltenes Diagramm des Zeitgeberkreises und der Flip-Flop-Kreise des Umformers gemäß Fig. 1.
Fig. 6 ist ein schematisches Diagramm des Filterkreises

des Umformers gemäß Fig. 1.
Fig. 7 ist ein Blockdiagramm des Decodierkreises des Umformers gemäß Fig, I.

Fig. 8 ist ein teilweise in Blockform und teilweise in schematischer Form gehaltenes Diagramm des Datenauswertkreises des Umformers gemäß Fig. Fig. 9 ist- ein Blockdiagramm des Registers des Umformers

gemäß L'ig. 1.
Fig. 10 ist ein Blockdiagrarnm der Übertragung«tore des

0098A2/16QQ

Urnformers gemäß Fig. 1.

Fig.11 zeigt eine Anzahl von Wellenformen, die zur Erläuterung der Übertragung von Digitalwörtern in Form von Parallelbinärbits in einen kontinuierlichen Strom von Serienbinärbits bei dem Umformer gemäß Fig. 1 dienen.

Der in Fig. 1 dargestellte Digital-Parallel-Serien-Umformer gemäß der Erfindung weist eine Speichervorrichtung 12 auf, die eine magnetische Trommel od. dgl. sein kann und die Digitalwörter in Parallelform einem IJ-Bits-Register l4 zuführt. Ein Datenauswertkreis 16 ermöglicht dem Register· 14, die Digitaldaten aus der Speichervorrichtung 12 aufzunehmen. Sobald einmal die Informationen in dem Register 14 aufgenommen sind, stehen sie auf Auagangsleitungen 14a, I4b l4n zur Verfügung, um in einezi Serienstrom von Informationen übertragen zu werden.

Es ist eine Mehrzahl von Übertragungstoren Ib vorgesehen (es sind N 'Pore dargestellt), deren Eingänge jeweils mit den Ausgangsleitungen l4a ... l4n verbunden sind. Duron aufeinanderfolgendes Wirksammuohen der einzelnen Ubertragun^store IV) werden die auf den Leitungen 14a ... l4n befindlichen Informationen auf einer Ausgan^sleitun^ 2ü in einem Serieii-St]¹OIn verfügbar gemacht. Es ist leicht zu erkennen, dai3 die zeitliche Steuerung der den betreffenden Ubertragun^storen Io zugeführten Wirksammachungs- oder Steuerimpulsen von kritischer Wichtigkeit ist, wenn gewünscht wird, einen kontinuierlichen Strom von Serienbinärbits auf der Ausgangs1 ellung 20 zu erhalten. Wie bereits oben erwähnt, kann die Fallgeschwindigkeit der von der Speichervorrichtung 12 anlcotn-.eruien Wörter sich etwas ändern, was zu einer Diskontinuität in de:;; Strom der Serienbinärbits führt-, die am Ausgang der Übertragungstore IM verfügbar sind.

Die Erfindung Ivhebt oder vermindert dieses Di sUont .limit -ätsproblem, indem eine phasonverriegelte Schleife Ii dei;: Stromkreis vorgesehen ist, welche die Steuerimpulse den Üben ra.^unr;«-

0 0 98A2/16oO

■tore-η l8 zuführt. Insbesondere ist ein spannungsgesteuerter Oszillator 22 mit einem Zähler 24 verbunden, welcher den Ausgang des Oszillators 22 effektiv durch einen vorbestimmten Paktor teilt. Ein Ausgang des Zählers 24 1st mit einem Decodierkreis 26-verbunden., der den einzelnen Übertragungstoren 18 Steuerimpulse zuführt, und ein anderer Ausgang des Zählers 24 .wird zum Triggern des Datenauswertkreises l6 verwendet.

Eine der Speieherspuren in der Speichervorrichtung 12 entnält Zeitsteuerinformatianen, die einem Zeitgeberkreis 28 (clock circuit) zugeführt werden und die mit der Übertragung der Informationen aus der Speichervorrichtung 12 in das Register 1.4 synchronisiert sind. Der Zeitgeberkreis 28 erzeugt eine Reihe von Zeitsteuerimpulsen im Ansprechen auf die aus der Speichervorrichtung 12 erhaltenen Zeitateueririforrnat ionen.

Es ist ein Flip-Plop-Kreis 30 vorgesehen.,' der auf einen von dem Zähler 24 erhaltenen Ausgang und auf die von dem Zeitgeberkreis 28 erzeugten Zeitsteuerirnpulse anspricht, und als Ergebnis davon ist die Ausgangswellenform des Flip-Flop-Kreises 30 eine Rechteckwelle., deren mittlerer Gleichstromwert dem Phasenfehler zwischen den von dem Zeitgeberkreis 28 ■ankommenden Zeitsteuerimpulsen und den ins Positive gehenden Flanken der Signale der letzten Zählstufe des Zählers 24 proportional ist. Der Reehteckv/ellenausgang des Flip-Flop-Kreises j5Q wird mittels eines Filterkreises ^2 gefiltert, der eine Fehlerglelchspannung erzeugt, die dem Oszillator 22 zum Steuern seiner Frequenz zugeführt wird.

Die in Fig. 2 dargestellten Wellenformen sind für das Verständnis des gemäß einem offenen Stromkreis erfolgenden Arbeitens der phasenverriegelten Schleife nützlich, die den Oszillator 22, den Zähler 24, den Zeitgeberkreis 28, den Flip-Flop-Kreis 30 und den Filterkreis J2 enthält. Der Zähler 24 führt dem Flip-Flop-Kreis 30 ein Signal zu, welches die in Fig. 2 dargestellte Wellenform 34 hat. Der Zeitgeberkreis

Q D9842/16QO ^sad

28 führt dem Flip-Flop-Kreis ^O Zeitsteuerimpulse zu, welche die Wellenform 36 haben. Der Eingang zu dem Filterkreis ist ein offener Stromkreis. Der Ausgang des Flip-Flop-Kreises JO ist eine Rechteckwelle, welche die in Fig. 2 dargestellte Wellenform J>8 hat und einen mittleren - Gleichstromwert besitzt, der dem Phasenfehler zwischen dem von dem Zeitgeberkreis 28 ankommenden Zeitsteuerimpuls und den ins Positive gehenden Flanken des aus dem Zähler 24 erhaltenen Signals proportional ist.

Viie aus Fig. 2 ersichtlich ist, wird der Flip-Flop-Kx'eis y>0 durch jeden positiven Übergang der Wellenform 34 ergänzt und durch jeden aus dem Zeitgeberkreis 28 erhaltenen Impuls eingestellt ("SET"). Die beiden ersten positiven Impulse 38a und 38b der Wellenform 38 demonstrieren die Impulsbreite, die während der Bedingung erhalten wird, unter welcher der Oszillator 22 einen Ausgang von der gewünschten .Frequenz liefert. Die positiven Impulse 58c und 3Hd der Wellenform /58 demonstrieren die Impulsbreite, die während einer Bedingung erhalten wird, unter welcher die Frequenz des Ausgangs des Oszillators 22 kleiner als die gewünschte Frequenz ist,und die positLven Impulse 38 e und 381* der Wellenform 38 demonstrieren die Impulsbreite, dio während Bedingungen erhalten wird, unter welchen die Frequenz des Ausgangs des Oszillators 22 größer als die gewünschte Frequenz int.

Fig. 3 zeigt oin teilweise in Blockform und teilweise in schemat!.scher Form gehaltenes Diagramm des Oszillator*; des Umformers gemäß FJg. 1. Der Oszillator 22 Ist grundsätzlich ein astabiler Multivibrator, der von einem Flip-FLop-Ki'eis 40 und zwei logischen Umkehrungs(NOK)-Toren 42 gebildet hit. DIt; Schalt schwel le und damit die Verzöge rungs ze it der Tore 42 wird durch die an einen Eingang 44 angelegte Spannung gesteuert. Die Spannung an dem Eingang 44 wird teilweise von einem Spannungstellernetzwerk, welches ein Potentiometer 46 enthält, dessen Schiober mit dem Eingang 44 verbunden

009842/ieoQ

8A0 OWQINAL

ist, und teilweise von einer Spannung entwickelt, die dem mittleren Gleichstromwert des Signals am Ausgang des Flip-Flop-Kreises JÖproportional ist, das von dem Filterkreis entwickelt wird und einem Anschluß 48 zugeführt wird, der mit dem Eingang 44 verbunden ist.

Das eine Tor 42 hat einen Ausgang, der mit dem Einstell-Eingang "S" des Flip-Flop-Kreises 40 verbunden ist, und einen Eingang,, der über einen Widerstand 49 mit dem "l"-Ausgang des Flip-Flop-Kreises 40 verbunden ist. Das andere Tor 42 hat einen Ausgang, der mit dem Rückstelleingang "R" des Flip-Flop-Kreises 40 verbunden ist, uö einen Eingang, der über einen Widerstand 50 mit dem "θ"-Ausgang des Flip-Flop-Kreises 40 verbunden ist. Ein weiteres Tor 52 überträgt den Ausgang des Flip-Flop-Kreises' 40 auf eine Ausgangsleitung 54.

Die Tore 42 sind von ernittergekoppelten integrierten logischen Stromkreiselementen gebildet, die von der riichtsättigenden Art sind, so.daß der Oszillator 22 des Umformers gemäß Fig. 1 bei Verwendung von Digitalelementen einen linearen Funktionsausgang liefert.

Der Zähler 24 des Umformers gemäß Fig. 1 ist in Fig. in Form eines Blo_vckdiagramms dargestellt, und er enthält drei Flip-Flop-Kreise 56, 58, 60 und ein Tor 62. Zwei Eingänge jedes der Flip-Flop-Kreise 56, 5&V 60 sind mit einem Eingangsanschluß 64 verbunden, der an einen Ausgang des Oszillators 22 angeschlossen ist. Ausgänge 56a, 58a, 60a der Flip-iFlop-Kreise sind mit dem Decodierkreis des Umformers gemäß Fig. 1 verbunden. Ein Ausgang 56b des Flip-Flop-Kreises 56 ist mit dem einen Eingang des Tores 62 und mit zwei Eingängen des Flip-Flop-Kreises 58 verbunden.

Die Flip-Flop-Kreise 56, 58_s 60 sind von der gepufferten JK-Type, so daß, wenn an dem Ausgang 56b des Flip-Flop-Kreises 56 ein "O"-Pegel erscheint, der Flip-Flop-Kreis 58 so konditioniert wird, daß er beim Auftreten eines Impulses ah dem Anschluß 64 seinen Zustand ändert. Ein, Ausgang 58b

009842/1600

des Flip-Flop-Kreises 58 ist mit dem anderen Eingang des Tores 62 verbunden, so daß, wenn an den beiden Eingängen des Tores 62 ein "θ"-Pegel erscheint, eine am Ausgang des Tores 62 auftastende "θ" den Flip-Flop-Kreis 6o derart konditioniert, daß er beim Auftreten eines Impulses an dem Anschluß 64 seinen Zustand ändert. Ein Ausgang 60b des Flip-Flop-Kreises 6O ist mit einem Eingang des Datenauswertkreises l6 und mit einem Eingang des Flip-Flop-Kreises J50 des Umformers gemäß Fig. 1 verbunden.

Der Zeitgeberkreis 28 und der Flip-Flop-Kreis 30 des Umformers gemäß Fig. 1 sind im einzelnen in Fig. 5 dargestellt. Wie aus Fig. 5 ersichtlich ist, umfaßt der Zeitgeberkreis 28 zwei Flip-Flop-Kreise 66 und 6ά, die von der gepufferten JK-Type sind. Ein von der Speichervorrichtung 12 des Umformers gemäß Fig. 1 erhaltenes Zeitsteuersignal wird einem Eingang des Zeitgeberkreises an einem Anschluß 70 zugeführt, der mit einem Eingang des Flip-Flop-Kreises 66 verbunden ist. Der Flip-Flop-Kreis 66 wird beim Auftreten einer ins Negative gehenden Flanke des Signals konditioniert und bei dem nachfolgenden Auftreten einer ins Positive gehenden B'lanke des Signals getri.ggert.

Ein RC-Zeitkoriütantenkreis 72 ist mit einem Ausgang des Flip-Flop-Kreises 66 verbunden und erzeugt an einem Rückstelleingang 74 einen Zeitverzögerungs-Rückstellimpuls. Durch einen aus dem Flip-Flop-Kreis 66 erhaltenen zweckentsprechenden Aungang wird der Flip-Flop-Kreis 08 konditioniert und getriggert, um einen Ausgangs!mpuls an den Einstelleingang "S" des Flip-Flop-Kreises 50 zu liefern. Ein RC-Zeitkonstantenkreis 76, der zwischen einem Ausgang des Flip-Flop-Kreises 68 und dessen Rückstell-Eingang ¹¹R" geschaltet ist, steuert die Impulsbreite des dem Flip-Flop-Kreis .30 zugeführten Signals. Die J-K-Eingänge des Flip-Flop-Kreises JO sind mit dem Ausgang 00b dos Zählern 2^l\ (Fig. ^!\) verbunden, und ein AiUJf¹^n/¹; des I·'IJp-F 10p-Kr0.lf.50s ">() 1st über eine Leitung 78 mit dem Fi ] terkre i π '''P de:; Umformers gemäß FIj-,". 1 verbunden.

0098A2/1600

In Fig. 6 ist der Filterkreis 32 dargestellt, bei dem mit einem Eingangsanschluß 80 die Ausgangsleitung 78 des Flip-Flop-Kreises 30 (Fig. 5) verbunden ist. Der Filterkreis 32 bildet im wesentlichen einen Arbeitsverstärker, der mit einer kapazitiven Rückkopplung zur Durchführung einer Integration versehen ist. Im besonderen ist der Eingangsariscnluß 80 über einen Widerstand 82 mit der Basis eines Transistors 84 verbunden. Der Kollektor des Transistors 84 ist über einen Widerstand 85 an Erde' angeschlossen, und sein Emitter ist über einen V/iderstand 86 mit dem negativen Pol einer Spannungsquelle verbunden. Ein Transistor 87 ist zv/isehen Erde und den Emitter des Transistors 84 geschaltet, "jj und die Basis des Transistors 87 ist mit dem positiven Pol der Spannungsquelle verbunden.

Der Kollektor des Transistors 84 ist mit der Basis eines Transistors 88 verbunden, dessen Kollektor an Erde angeschlossen ist. Der Emitter des Transistors 88^N ist über einen Widerstand 89 mit dem negativen Pol der Spannungsquelle verbunden. Außerdem iüt der Emitter des Transistors Hc über einen Widerstand 90 und. einen diesem parallelgeschalteten Kondensator 92 mit der Uasis des Transistors 84 verbunden. Zwischen den Emitter des Transistors 88 und den negativen. Pol der Spannungsquelle ist ein Kondensator 93 geschaltet. Der Ausgang aus dem Filterkreis 32 wird über · μ einen V/iderstand 94 erhalten. Im Betrieb entwickelt das dem ^ Eingangsanschluß 80 zugeführte Rechteckwellensignal am Ausgang des Filterkreises 32 ein Gleichstromsignal, welches_ ' dem Mittelwert des Rechteckwellen-Eingangssigrials proportional 1st. ' ' ■

Der in Fig. 7 dargestellte Decodlerkrels 2.6 des Umformers gemäß Fig. 1 enthält mehrere Tore 95/ 96 und 97. Die Ausgänge 36a, 58a und 60a des in Fig. 4 dargestellten Zählers, sind mit Eingangsansohlür.sen 95a bzw. 96a, 97a des Decodierkreises verbunden. Die auf Leitungen 93b, 96b und 97b erscheinenden Ausgänge haben die gleiche Polarität wie das

009842/1600 ^

- ίο -

den betreffenden Toren zugeführte Eingangssignal, während die auf Leitungen 95c, 96c und 97c erscheinenden Ausgänge eine Polarität haben, die derjenigen des den Eingängen der betreffenden Tore zugeführten Signals entgegengesetzt ist. Das Ergebnis ist, daß die an den Ausgängen der Tore 95, 96 und 97 erscheinenden Signale ein aus drei Bits bestehendes Digitalwort liefern, welches dazu verwendet wird, die Übertragungstore 18 (Pig. I) wirksam zu machen.

In Fig. 8 ist der Datenauswertkreis l6 des Umformers gemäß Fig. 1 dargestellt. Ein Tor 98 ist mit drei Eingängen versehen, die mit den Ausgangsleitungen 95c, 96c und 97c des in Flg. 7 dargestellten Decodierkreises verbunden sind. Nur wenn jeder der dem Tor 98 zugeführten Eingänge eine'O" ist, ist der Ausgang auf einer Leitung 100 ebenfalls eine "θ". Der Datenauswertkreis 16 enthält ferner einen Flip-Flop-Kreis 102, der einen Eingang hat, welcher mit der Ausgangsleitung 6üb des in Fig. 4 dargestellten Zählers verbunden ist. Ein RO*-Zeitkonstantenkreis 104 1st zwischen einen Ausgang und einen Rückstell-Eingang des Flip-Flop-Kreises 102 geschaltet, um die Impulsbreite an dem Ausgang zu steuern. Der Ausgang des Flip-Flop-Kreises 102 ist mit zwei Toren lOü verbunden, die eine Umkehrung des Signals aUrchführcn und einen Ausgang auf Leitungen lOoa und lObb liefern.

In Fig. 9 ist das Register 14 des Umformers gemäß 1''Ig. 1 Im einzelnen dargestellt. Eine Mehrzahl von Torpaaren 108 bis ll'j ist so angeordnet, daß sie ein entsprechendes Eni'ormatlonsbit an Ihrem betreffenden Eingangsanschluß Iu8a, l()⁽)a usw. und das Komplement eines entsprechenden Bits an ihrem Eingangsanschluß 108b, 10i)b usw. empfangen. Jedes Tor 108 wird durch einen Impuls wirksam gemacht, der einem Anschluß 1.0 J zugeführt wird, welcher mit der Ausgangsleitung 100 (FLg. 8) verbunden ist. Die Torpaare 109, 110 und 111 werden durch einen Tmpuls wirksam gemacht, der einem Anschluß 11b zugeführt wird, welcher mit der Ai

009842/1600

BAD ORIGINAL

- li -

leitung 106a (Fig. 8) verbunden ist. Die Torpaare 1-12, 113, Il4 und 115 werden durch einen Impuls wirksam gemacht., der einem Anschluß 125 zugeführt wird,welcher mit der Ausgangs-' leitung 106b (Fig. 8) verbündten ist.

Das Digitalwort, das den Eingangsanschlüssen der Torpaare 108 bis 115 zugeführt wird, wird auf eine Mehrzahl von Flip-Flop-Kreisen 117 bis 124 übertragen, wenn ein Wirksammachungsimpuls am Eingang eines entsprechenden Tores der Tore· 108 bis 115 auftritt. Sobald die Informationen in die Flip-Flop-Kreise 117 bis 124 eingegeben sind, stehen sie an deren Ausgangsanschlüssen 126 bis 133 zur Verfügung.

In Fig. 10 sind die -Übertragungstore 18 des Umformers gemäß Fig. 1 im einzelnen dargestellt. Es ist eine Mehrzahl von Toren 135 bis 142 vorgesehen, deren jedes mit vier Eingängen versehen jst, von denen drei Eingänge mit den betreffenden Ausgängen des Decodierkreises 26 (Fig. 7) verbunden sind, während der· vierte Eingang mit feinem betreffenden Ausgangsanschluß der Ausgangsanschlüsse 126 bis 133 des Registers (Fig. 9) verbunden ist. Die Ausgänge der Tore 135 bis 142 werden jeweils über entsprechende Tore 145 bis 152 übertragen, wenn einem Anschluß 154 ein Wirksammachungssi'gnal zugeführt wird. Die Ausgänge der Tore 145 bis 152 sind miteinander verbunden und an einen Eingang eines Tores I56 angeschlossen, welches einen wahren Wert der Informationen auf einer Ausgangsleitung 158 und einen Komplementwert der Informationen auf einer Ausgangsleitung 160 liefert.

Zur Erläuterung der Arbeitsweise des hjß r aufgezeigten Digital-Parallel-Serien-Umformers wird auf Fig. 11 Bezug genommen, in der mehrere in der Schaltung auftretende Wellenformen wiedergegeben sind, die mit A bis N bezeichnet sind. Die Wellenformen A bis H stellen acht typische Informationsbits dar, die der Speichervorrichtung 12 entnommen und dem Register 14 zugeführt werden. Demgemäß würde das dem Register l4 zugefUhrte erste Informatioriswort aus den Binärbits 10 10 1 10 0 bestehen.

42/1600

Der Ausgang des Datenauswertkreises 16 hat die in Fig. 11 wiedergegebene We Ilen form I, und er tritt während der ersten Zählung in einem Zählzyklus des Zählers 24 auf. Dieser Ausgang erscheint auf den Leitungen l.Oöa und 106b (Fig. 8). Wegen der besonderen Verbindungsart des Tores 98 des Kreises l6 mit dem Ausgang des Decodierkreises 26 (Fig» 7) wird auf der Leitung 100 des Kreises l6 (Fig. 8) ein Ausgangsimpuls während der achten Zählung eines Zählzyklus des Zählers 24 erhalten.

Gemäß Fig. 10 werden Informationen in Aufeinanderfolge von den Toren 135 bis 142 durchgelassen (gated), wobei das Tor 135 Informationen während eines ersten Zählzyklus durchläßt, das Tor I36 Informationen während eines zweiten Zählzyklus durchläßt, das Tor IT? Informationen während eines dritten Zählzyklus durchläßt usw. Demgemäß werden Informationen, wenn sie von dem Tor 142 während der achten Zählung durchgelassen werden, in den Flip-Flop-Kreis 117 des Registers 14 (Fig. 9) eingegeben. Außerdem werden Informationen, wenn sie von dem Tor 135 während der ersten Zählung des Zählzyklus durchgelassen werden, in die Flip-Flop-Kreise 118 bis 124 des Registers l4 (Fig. 9) eingegeben.

Dio in Fig. 11 wiedergegebenen Wellenfortnen J, L und M entsprechen den in Fig. 2 dargestellten Wellenformen. Der Ausgang des Oszillators 22 hat die in Fig. 11 wiedergegebene Wellenform K, und der Serienstrom der Informationen auf der Ausgangsleitung 158 (Fig. 10) hat die in Fig. 11 wiedergebebene Wellenform N.

Aus einer Betrachtung der in Fig. 11 wiedergegebenen Wellenformen geht hervor, daß der Serienstrom der Informationen auf den Ausgangsleitungen 15b und I60 (Fig. 10) beim Auftreten eines Datenauswertimpulses eingeleitet wird. Der DatenauHwertimpuls auf den Aucgangsleitungen 106a und 106b (Fig. 8) tritt in einem ersten Zeitspalt eines Zählzyklus de« Zähltu*;; 24 auf, während der· Datonauswertimpuls auf der Aus-

0 098A 2/1600

BAD ORiGINAL

gangsleitung 1ΌΟ (Fig. 8) in dem vorhergehenden Zeitspalt des Zählzyklus auftritt. Dan gemäß werden Ini'ormat ionen, während eines ersten Zeitspaltes des Zählzyklus in., die Tore 109 bis 115 (Fig. 9) elng.egeb.eri,- und Informationen werden., von dem Tor" IJp (Flg. HO) auf. die Äusgangsleitungen= 158. und ll60 während, des¹ glei.ch.en Zelt spalt es des Zählzyklus übertragen.« Während der nächsten, sechs Zelt spalte- des Zähl — zyklus werden. Informationen, von den. F Ii ρ -Flop -Kreis en I..09 bis II·¹+ über entsprechende der Tore 136 bis !Al in Aufeinanderfolge auf die Ausgangsleltungen 158 und I60 übertragen.» V/ährend des achten Zeitspaltes des Zählzyklus werden Informationen, über die Tore. IO8 in den Plip-Flop-Kreis 117'und über das Tor lA-2^: auf die Ausgangsleitungen 158 und I60 .übertragen.: Jede Änderung der Zähll'requenz: zufolge einer Änderung' der Geschwindigkeit der Speichervorrichtung wird durch die pha.sen.ver riegel te Schleife korrigiert,, die den. Oszillator-22,, den. Zähler 24,_: den. Zeltgeberkrels 28, den Flip-Flop-Krelrj 30 und den. Filterkreis 32 enthält..

Der oben, beschriebene Digital—Earallel-öerien-UmtOrraer 1st in der Lage, einen, kontinuierlichen. Strom-von Serienblnärblts zu liefern, und zwar unabhängig von einer kLeinen. Änderung der Folgegeschwindlgkeit des ankommenden Wort.es,. und er ist daher geeignet, eine Fernsehrasterdarstellung von digitalen. Video—Informationen zu liefern. Auf Grund der phase η verriegelt en Schleife,, die auf einen Aungang aus dem Bezugoorszillator und weiterhin auf Zeitsteuerimpulse anspricht, wird die Augp.ngsfrequenz des Oszillators gesteuert.

09042/1600

Claims

Patentansprüche

1. Digital-Parallel-Serien-Uml'ortner, gekennzeichnet durch ein Register (14), das so ausgebildet ist, daß es Ini'ormationen in Parallelfortn mit einer vorbestimmten Geschwindigkeit aufnimmt, eine Mehrzahl von (ibertragungstoren (18), deren jedes einen Ausgang hat, der mit einem betreffenden der Ausgänge (l4a, l4b ... I4n) verbunden ist, und einer Einrichtung.(16, 22, 24, 2b, 28, 30, 32), welche Steuersignale IUr die Übertragungstore (l8) erzeugt, um die Informationen aus ihrer im Register (l4) vorliegenden Parallelform in Jerienform zu übertragen, und welche eine Synchronisiereinrichtung (Ιό, 2ö) enthält, welche die Steuersignale mit der vorbestimmten Geschwindigkeit synchronisiert.

2. Umformer nach Anspruch 1, dadurch gekennzeichnet, daß die die Steuersignale für die Übertragungstore (LB) erzeugende Einrichtung (l6, 22, 24, 26, 28, 30, 32) einen Oszillator (22), eine Einrichtung zum Erzeugen von Zeitsteuerimpuisen mit der vorbestimmten Geschwindigkeit und eine Steuereinrichtung (30, 32) aufweist, die auf einen Ausgang des Oszillators (22) und auf die Zeitsteuerimpulse anspricht, um die Frequenz des Ausgangs des Oszillators zu steuern.

3. Umformer nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinrichtung (30, 32) ein Signal erzeugt, welches dem Phasenmißverhältnis zwischen einem Ausgangs-Impuls des Oszillators (22) und einem der ZeitsteuerimpuLse proportional 1st.

4. Umformer nach Anspruch 3» dadurch gekennzeichnet, daß die Steuereinrichtung (30, 32) eine bistabile Vorrichtung (30), die einen Eingang besitzt, der mit einem Ausgang den Oszillators (22) verbunden 1st, und einen weiteren Eingang besitzt, der die Zeitsteuerimpulse empfängt, und eine Einrichtung (32) aufweist, die eine Gleichspannung erzeugt, deren Amplitude der mittleren Spannung eLnes Ausgang;;

009842/160Q

OWGiNAI.

signals der bistabilen Vorrichtung (50) porportional ist.

5. Umformer nach Anspruch 1, dadurch ^kennzeichnet, daß die die Steuersignale für die Übertragungstore (l8) erzeugende Einrichtung (l6, 22, 24, 26, 28, JO, 32) einen Oszillator (22) und eine Frequenzteilungseinrichtung (24) enthält, welche die Frequenz eines Ausgangs des Oszillators (22) teilt, um die Steuersignale zu erzeugen, und daß die Synchronisiereinrxchtung (l6, 26) eine bistabile Vorrichtung (JO), die "einen Eingang besitzt, der mit einem Ausgang der Prequenzteilungsexnrichtung (24) verbunden ist, eine Einrichtung (28), die Zeitsteuerimpulse mit der vorbestimmten Geschwindigkeit erzeugt und mit einem anderen Eingang der bistabilen Vorrichtung (30) verbunden ist, und eine Einrichtung (32) aufweist, die eine Gleichspannung erzeugt, deren Amplitude der mittleren Spannung eines Ausgangssignals der bistabilen Vorrichtung (30) proportional ist.

6. Umformer nach Anspruch 5* dadurch gekennzeichnet, daß der Oszillator (22) einen Flip-Flop-Kreis (4o), ein erstes Tor (42), das einen Eingang besitzt, der mit einem Ausgang ("l") des Flip-Flop-Kreises (4o) verbunden ist, und einen Ausgang besitzt, der mit einem Eingang ("S") des Flip-Flop-Kreises (40) verbunden ist, und ein zweites Tor (42) aufweist, das einen Eingang besitzt, der mit einem anderen Ausgang ("θ") des Flip-Flop-Kreises (40) verbunden ist, und einen Ausgang besitzt, der mit einem anderen Eingang (¹¹R") des Flip-Flop-Kreises (40) verbunden ist, wobei der andere Eingang jedes der beiden Tore (42) an eine Spannungsquelle (46) angeschlossen ist.

7. Oszillator zur VerwendunAnit dem Umformer gemäß Anspruch 1, gekennzeichnet durch einen Flip-Flop-Kreis (40), ein erstes Tor (42), das einen Eingang besitzt, der mit einem Ausgang ("l") des Flip-Flop-Kreises (40) verbunden ist, und einen Ausgang besitzt, der mit einem Eingang ("S") des Flip-Flop-Kreises (40) verbunden&st, und ein zweites Tor (42), das einen Eingang besitzt, der mit e'inam anderen

^009842/1600

Ausgang ("θ") des Flip-Flop-Kreises (4θ) verbunden int, und einen Ausgang besitzt, der mit eine:i anderen Eingang ("R") des Flip-Flop-Kreises (40) verbunden ist, wobei de":· andere Eingang jedes der beiden Tore .(4-2) an eine opannun;-. quelle (46) angeschlossen ist.

8. Oszillator nach Anspruch J, gekennzeichnet durch ein drittes Tor (52), das zwei Eingänge besitzt, die mit einem Ausgang ("l") und mit einem Ausgang ("θ") des Flip-Flop-Kreises (4θ) verbunden sind.

Q. Oszillator nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Spannungsquelle (46) einstellbar ist,um die Ausgangsfrequenz des Flip-Flop-Kreises (4θ) zu ändern.

009842/16Ü0 BAD ORIGINAL